KR100218523B1

KR100218523B1 - 엠펙 비디오 복호기

Info

Publication number: KR100218523B1
Application number: KR1019950035201A
Authority: KR
Inventors: 이성원
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-10-12
Filing date: 1995-10-12
Publication date: 1999-09-01
Also published as: US5889560A; JPH09135446A; KR970025143A

Abstract

이 발명은 엠펙(MPEG : Moving Picture Experts Group) 표준안을 따르는 비디오 복호기(Video Decoder)에 관한 것으로서, 엠펙에 따라 압축된 소정의 비트스트림을 입력받아, 비트스트림으로부터 소정의 파라미터와 데이터를 분리한 후 상기 파라미터를 복호하고, 상기 데이터에 대해 가변길이 복호, 역양자화, 역스캐닝 및 실행길이 복호 동작을 차례로 수행하여 블록단위로 데이터를 출력하는 전처리부와; 상기 전처리부로부터 파라미터 및 데이터를 입력받아, 데이터에 대한 역이산코스 변환을 수행하여 매크로 블록단위로 데이터를 출력하는 역변환부와; 상기 역변환부로부터 데이터를 입력받아, 소정의 기준 프레임과 상기 역변환부의 데이터에 의해 만들어지는 프레임을 조합하여 움직임를 보상한 데이터를 생성하며, 이를 비디오 신호로서 외부에 출력하는 보상부로 구성되어, 역변환(Inverse transformation) 동작이 수행되기 직전에 실행길이복호(Run length decoding) 동작이 수행되도록 함으로써 전체적인 파이프라인(pipeline)의 수를 줄일 수 있고 사용되는 버퍼의 개수를 줄일 수 있다.

Description

엠펙 비디오 복호기

제1도는 이 발명의 실시예에 따른 엠펙 비디오 복호기의 구성 블록도.

제2도는 종래의 기술에 따른 엠펙 비디오 복호기의 구성 블록도.

* 도면의 주요부분에 대한 부호의 설명

110 : 구문 해독기 112 : 가변길이 복호기

114 : 파라미터 복호기 116 : 역양자화기

118 : 역스캔 및 실행길이 복호기 120 : 블록버퍼

130 : 역이산 코스변환기 140 : 매크로 블록버퍼

150 : 움직임 보상기 152 : 메모리

이 발명은 엠펙(MPEG : Moving Picture Experts Group) 표준안을 따르는 비디오 복호기(Video Decoder)에 관한 것으로서, 더욱 상세하게 말하자면 역변환(Inverse transformation) 동작이 수행되기 직전에 실행길이복호(Run length decoing) 동작이 수행되도록 함으로써 전체적인 파이프라인(pipeline)의 수를 줄일 수 있고 버퍼의 개수를 줄일 수 있는 비디오 복호기에 관한 것이다.

멀티미디어(Multi-media)의 발전은 디지털로의 진행과 더불어 화상압축기술에 그 기반을 두고 있다. 최근들어, 정보의 디지털화가 급속도로 발전되고 있으며, 이에 따라 멀티미디어 발전에 있어서 다른 하나의 근거인 화상압축기술이 매우 중요하게 부각되고 있다.

이러한 기술적 배경하에 탄생된 엠펙(MPEG : Moving Picture Experts Group)은 멀티미디어 환경에 가장 핵심기술인 디지털 동영상의 압축부호화를 위한 국제적인 표준안이다.

엠펙 표준화 활동은 엠펙-비디오(MPEG Video), 엠펙-오디오(MPEG Audio) 및 엠펙-시스템(MPEG System)에 관련되어 있으며, 엠펙 비디오는 비디오 신호압축 알고리즘의 표준화를, 엠펙-오디오는 디지털 오디오 신호압축 알고리즘의 표준화를, 그리고 엠펙-시스템은 압축된 다단 비디오 및 오디오 비트 스트림의 동기 및 다중화 문제를 다루고 있다.

기본적으로 엠펙은 정지화상의 압축에 관한 표준안인 제이펙(JPEG : Joint Photograph Experts Group)의 프레임 압축기능에 시간중복성, 즉 프레임들 사이에 있는 중복성을 제거하는 부분이 추가된 형태를 가지고 있다.

위와 같은 엠펙 표준안을 따르는 비디오 복호기를 설명하기 전에, 기술적 이해를 돕기 위하여 엠펙 비디오신호의 부호화 과정을 설명한다.

엠펙 비디오 부호화 과정은 전처리(Preprocessing) 단계, 변환(Transformation) 단계, 양자화(Quantization)단계 및 가변길이 부호화(Variable length coding) 단계로 이루어진다.

전처리 단계에서는 디지털 영상 데이터를 샘플링(sampling)또는 필터링(filtering)하여 화면이 소정 크기를 가지도록 하는 데이터 처리가 수행된다.

변화 단계는 데이터들의 연관성을 추출하는 부분으로서, 적응차분 펄스폭변조(AD CM : Adaptive Differential Pilse Code Mod lation)와 같은 파형 부호화와 이산코스변환(DCT : Discrete Cosine Transformation)을 이용한 변환부호화가 널리 이용딘다.

특히, 이산코스변환 기법이 적용되면, 구해진 계수값들의 상관관계가 적고 에너지가 저주파 쪽으로 집중되는 현상이 나타난다. 이 경우, 이후의 양자화 과정에서 소정의 처리를 하면, 높은 압축율의 우수한 화질을 얻을 수 있다.

양자화 단계에서는 변환 단계를 거쳐 나온 데이터들이 제한된 비트수로 표시되며, 이로 인해 데이터 양이 줄어들 수 있다.

가변길이부호화 단계에서는 통계적으로 자주 나오는 값은 작은 수의 비트소, 드물게 나오는 값은 수많은 수의 비트로 표시됨으로써 전체 비트 수가 줄어든다.

상기 가변길이부호화 단계에 의해 얻어진 비트 스트림(bit stream)은 패킷(packet)화된 후, 콤팩트 디스크(CD : Compact Disk)또는 하드 디스크(Hard disk)와 같은 기록매체에 저장되거나 유선 또는 무선 통신채널을 통해 전송된다.

위와 같이, 기록되거나 전송된 비트 스트림은 엠펙 비디오 복호기에 의해 비디오 신호로 재생된다.

이하, 첨부된 도면을 참조하여 종래의 기술에 따른 엠펙 비디오 복호기를 설명한다.

제2도는 종래의 기술에 따른 엠펙 비디오 복호기의 구성 블록도이다.

제2도에 도시된 바와 같이, 종래의 기술에 따른 엠펙 비디오 복호기는, 전처리 단계를 수행하기 위한 구문 해독기(Syntax parser)(210), 가변길이 복호기(Variable length decoder)(212), 실행길이 복호기(Run length decoder)(214) 및 파라미터 복호기(Parameter cecoder)(216)와; 전처리 단계와 역양자화 단계를 매개하는 블록 버퍼(220)와; 역양자화 단계를 수행하기 위한 역양자화기(Inverse quantizer)(230) 및 역스캔기(Inverse scanner)(232)와; 역양자화 단계와 역변환 단계를 매개하는 블록 버퍼(240)와; 역변환 단계를 수행하기 위한 역이산코스 변환기(Inverse diecrete cosine transfomer)(250)와; 역변환 단계와 보상 단계를 매개하는 매크로블록 버퍼(260)와; 보상 단계를 수행하기 위한 움직임 보상기(Motion compensater)(270)로 구성딘다.

위에서 설명한 바와 같이, 종래의 엠펙 비디오 복호기는 4단(전처리 단계, 역양자화 단계, 역변환 단계, 보상 단계)의 파이프라인 단계를 갖는다.

상기와 같이 구성되는 엠펙 비디오 복호기는 아래의 순서에 따라 복호동작이 수행된다.

구문 해독기(210)→가변길이 복호기(212)→실행길이 복호기(214)→블록 버퍼(220)→역양자화기(230)→역스캔기(232)→블록 버퍼(240)→역이산코스 변환기(250)→매크로블록 버퍼(260)→움직임 보상기(270)

이러한 순서로 복호동작이 진행되면 3개의 버퍼가 필요하며, 전체적인 파이프라인(pipeline)의 단계(stage) 수는 4가 된다. 파이프라인의 단계 수가 많아지면, 제어가 복잡해지며 버퍼가 많이 사용된다.

이 발명의 목적은 상술한 바와 같은 종래의 기술적 문제점을 해결하기 위한것으로서, 복호 동작의 순서를 변경하여 역이산코스 변환동작이 수행되기 직전에 실행길이 복호동작이 수행되도록 함으로써 파이프라인의 단계수를 3단계로 줄여 제어가 용이하도록 하고 더 적은 수의 버퍼를 이용할 수 있도록 하는 엠펙 비디오 복호기를 제공하는 데 있다.

특히, 이 발명은 종래의 기술에 따른 복호기의 전처리 단계와 역양자화 단계에서 역양자화, 역스캐닝, 실행길이 복호동작이 순서에 관계없이 수행 가능하다는 사실을 이용하고 있다.

또한, 동출원인에 의해 대한민국에 출원된 출원번호 제 95-950 호에 개시된 역양자화부의 메모리 어드레싱을 이용한 역스캔 및 런길이 복호장치를 이용하고 있다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 엠펙에 따라 압축된 소정의 비트스트림을 입력받아, 비트스트림으로부터 소정의 파라미터와 데이터를 분리한 후 상기 파라미터를 복호하고, 상기 데이터에 대해 가변길이 복호, 역양자화, 역스캐닝 및 실행길이 복호 동작을 차례로 수행하여 블록단위로 데이터를 출력하는 전처리부와;

상기 전처리부로부터 파라미터 및 데이터를 입력받아, 데이터에 대한 역이산코스 변환을 수행하여 매크로 블록단위로 데이터를 출력하는 역변환부와; 상기 역변환부로부터 데이터를 입력받아, 소정의 기준 프레임과 상기 역변환부의 데이터에 의해 만들어지는 프레임를 조합하여 움직임을 보상한 데이터를 생성하며, 이를 비디오 신호로서 외부에 출력하는 보상부를 포함하여 이루어진다.

상기 전처리부와 역변환부 사이에는 블록 단위의 데이터를 매개하기 위한 블록 버퍼가 부가되고, 상기 역변환부와 보상부 사이에는 매크로블록 단위의 데이터를 매개하기 위한 매크로블록 버퍼가 부가된다.

상기한 이 발명의 구성에서, 실행길이 복호동작이 전처리부의 마지막과정이 되도록 구성함으로써 파이프라인의 단계를 줄일 수 있다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.

제1도는 이 발명의 실시예에 따른 엠펙 비디오 복호기의 구성 블록도이다.

제1도에 도시된 바와 같이, 이 발명의 실시예에 따른 엠펙 비디오 복호기는, 차례로 연결된 구문해독기(110), 가변길이 복호기(112), 역양자화기(116), 역스캔 및 실행길이 복호기(118)와; 신호의 쌍방향 전송이 가능하도록 상기 복호기(118) 후단에 연결된 블록버퍼(120)와; 상기 가변길이 복호기(112)의 출력을 입력 받아 블록버퍼(120)에 전달하도록 연결된 파라미터 복호기(114)와; 신호의 쌍방향 전송이 가능하도록 상기 블록버퍼(120)의 후단에 차례로 연결된 역이산코스 변환기(130),매크로블록 버퍼(140), 움직임 보상기(150)와; 상기 움직임 보상기(150)에 의해 억세스(access) 가능하도록 연결된 메모리(152)로 구성된다.

상기 구문해독기(110)에는 비트 스트림이 인가되고, 움직임 보상기(150)에서는 비디오 신호가 출력된다.

이 발명의 실시예에 따른 엠펙 비디오 복호기에는 블록 동기화(Block Synchronization)방식이 적용되어 있다.

이 방식에 따르면, 블록간의 인터페이스(interface)는 기본적으로 비동기식파이프라인(asynchronous pipeline)에 의거하여 수행된다. 즉, 하나의 단계에서 현재 블록의 출력은 다음 단계가 준비(ready)되어야 처리된다. 또한, 현재 단계에서의 동작이 완료되지 않은 경우에는 처리가 일시정지(hold)된다.

따라서, 각 단계는 전단으로 준비(ready)신호를 주며, 다음단으로 일시정지(hold) 신호를 준다. 이와 같은 처리에서 각 단계의 주기가 어긋나면 전체적으로 정지기간이 많이 생기게 된다.

이를 방지하기 위하여, 각 단계의 전단과 후단에 버퍼를 이중으로 두어 하나의 입력단위에 대한 처리는 멈추지 않게 된다. 이와 같이 구성할 경우, 준비신호와 일시정지 신호는 버퍼를 통하여 주도록 한다. 즉, '버러가 비어있는가'(buffer empty) 또는 '버퍼가 차 있는가'(buffer full)를 앞, 뒤 단계로 전달하게 된다.

각 단계내의 블록들은 동기식 파이프라인을 형성하며, 이에 따라 한 단계가 동작을 시작하면, 입력에서부터 출력까지의 전달시간은 항상 같게 된다.

상기 제1도에 도시된 바와 같이, 엠펙 비디오 복호기의 전체 파이프라인 단계는 3단계로 되어 있다.

첫 번째는 전처리 단계(parsing stage)로서, 이 단계는 심벌율(symbol rate)과 블록단위로 동작한다. 구문해독기(110), 가변길이 복호기(112), 역양자화기(116), 역스캔 및 실행길이 복호기(118)와 파라미터 복호기(114)는 상기 전처리 단계를 수행하기 위한 것이다.

두 번째는 역변환 단계(inverse transformation stage)로서, 화소율(pixel rate)과 블록단위로 동작한다. 역이산코스 변환기(130)는 역변환 단계를 수행하기 위한 것이다.

세 번째는 보상 단계(compensation stage)로서, 화소율(pixel rate)과 매크로블록 단위로 동작한다. 움직임 보상기(150)와 메모리(152)는 보상 단계를 수행하기 위한 것이다.

각 단계의 상세한 동작을 제1도의 구성을 참조하여 설명한다.

전원이 인가되어 회로의 동작이 시작되면, 콤팩트 디스크 등의 기록매체나 통신채널을 통해 전송된 비트스트림이 구문해독기(110)에 입력된다.

구문해독기(110)에서는 비트스트림으로부터 파라미터와 데이터가 분리되고, 분리된 각 파라미터 중에서 가변길이 부호화된 파라미터와 데이터를 가변길이 복호기(112)에 의해 가변길이 복호화가 수행된다.

상기 가변길이 복호기(112)에서 출력된 파라미터와, 상기 구문해독기(110)에서 분리된 파라미터 중 가변길이 부호화되지 않은 파라미터는 파라미터 복호기(114)에 입력되어 복호된 후 블록버퍼(120)에 출력된다. 여기서, 파라미터는 외부시스템에 필요한 시스템 파라미터와 각 복호기의 상태를 세팅하기 위한 파라미터와 복호 과정에 관한 파라미터이다.

가변길이 복호기(112)에서 출력된 데이터는 역양자화기(116)와 역스캔 및 실행길이 복호기(118)에 의해 차례로 복호되며, 복호된 데이터는 블록 단위로 볼록버퍼(120)에 출력된다.

이때, 각 블록 처리의 마지막에서 블록 버퍼(120)의 준비신호를 확인하여 일시정지 할것인지 결정된다. 매크로블록 이상의 정보는 각 레벨의 동기신호에서 리프레쉬되어 블록버퍼(120)를 통해 다음 단계로 전달된다.

상기와 같이 수행되는 전처리 단계에서, 실행길이 복호화는 가장 마지막으로 수행되어야 한다. 만약, 실행길이 복호화가 그 이전에 처리되면, 파리프라인의 단계가 늘어난다.

전처리 단계의 동작에서 가변길이 복호화, 역양자화, 역스캔닝 및 실행길이 복호화는 모두 심벌단위로 처리되며, 가변길이 복호화를 제외하고는 순서와 관계없이 동작 수행이 가능하다.

역이산코스 변환기(130)는 블록버퍼(120)의 준비신호를 확인한 후 블록버퍼(120)의 데이터를 입력으로 사용한다. 상기 역이산코스 변환기(130)로 전달되는 블록버퍼(120)의 데이터 포맷(datd format)은 보상 단계로 전달될 파라미터들, 블록의 수(block number) 및 블록의 압축되지 않은 이산코스변환 계수(d screte cosine transformation coefficients)이다. 역이산코스변환의 계산은 매크로블록버퍼(140)의 준비신호가 도달할 경우에 시작된다.

상기 매크로블록 버퍼(140)는 소정 수의 블록이 모두 처리되면, 보상 단계로 준비신호를 전달한다. 이때, 역변화코스 변환기(130)는 첫 번째 블록의 처리전에 매크로 블록 이상의 파라미터를 저장하고 역이산코스변환을 수행한다. 또한, 보상 단계로는 파라미터 준비신호가 전달된다.

움직임 보상기(150)는 매크로블록 버퍼(140)의 준비신호를 확인한 후 버퍼(140)의 데이터를 처리한다. 매크로블록 버퍼(140)로부터 준비신호가 도달하지 않은 경우에도 이전 매크로블록의 움직임 보상이 모두 끝나고 기준 프레임(reference frame)이 필요한 경우, 파라미터 준비신호가 확인되면 메모리(152)로부터 기준 프레임을 읽어들이기 시작한다.

움직임 보상기(150)는 상기 기준 프레임과 이전 매크로블록에 의해 구성되는 프레임를 조합하며, 프레임이 모두 조합되면 매크로블록 버퍼(140)로부터 준비신호가 도달하더라도 보상 동작을 수행하지 않는다.

조합된 프레임을 구성하는 데이터는 비디오 신호로서 외부에 제공되며, 보상 동작의 재시동은 수직동기신호(VSYNC :Vertical SYNChronous)에 의해 개시된다.

이상에서와 같이 이 발명의 실시예에서, 복호동작의 순서를 변경하고 실행 길이 복호 동작과 역스캐닝 동작을 결합하여 수행함으로써 전체적인 파이프라인의 단계 수를 줄일 수 있는 엠펙 비디오 디코더를 제공할 수 있다.

또한, 전체적인 파이프라인의 단계 수를 줄임으로써 제어를 간단하게 하고, 버퍼의 개수를 줄일 수 있다.

Claims

엠펙에 따라 압축된 소정의 비트스트림을 입력받아, 비트스트림으로부터 소정의 파라미터와 데이터를 분리한 후 상기 파라미터를 복호하고, 상기 데이터에 대해 가변길이 복호, 역양자화, 역스캐닝 및 실행길이 복호 동작을 차례로 수행하여 블록단위로 데이터를 출력하는 전처리부와; 상기 전처리부로부터 파라미터 및 데이터를 입력받아, 데이터에 대한 역이산코스 변환을 수행하여 매크로 블록단위로 데이터를 출력하는 역변환부와; 상기 역변환부로부터 데이터를 입력받아, 소정의 기준 프레임과 상기 역변환부의 데이터에 의해 만들어지는 프레임을 조합하여 움직임을 보상한 데이터를 생성하며, 이를 비디오 신호로서 외부에 출력하는 보상부를 포함하여 이루어지는 것을 특징으로 하는 엠펙 비디오 복호기.
제1항에 있어서, 상기 전처리부와 역변환부 사이에서 블록 단위의 데이터를 매개하기 위한 블록 버퍼와; 상기 역변환부와 보상부 사이에서 매크로블록 단위의 데이터를 매개하기 위한 매크로블록 버퍼를 부가하여 포함하는 것을 특징으로 하는 엠펙 비디오 복호기.
제1항 또는 제2항에 있어서, 상기한 전처리부는 비트스트림으로부터 데이터와 파라미터를 분리하는 구문해독기와; 상기 구문해독기의 출력에 대하여 가변길이 복호화 동작을 수행하는 가변길이 복호기와; 상기 구문해독기의 출력과 상기 가변길이 복호기의 출력 중 파라미터를 복호하여 상기 블록버퍼에 제공하는 파라미터 복호기와; 상기 가변길이 복호기의 출력에 대하여 역양자화를 수행하기 위한 역양자화기와; 상기 역양자화기의 출력을 역스캐닝하고, 상기 역스캐닝에 의해 얻어지는 데이터에 대하여 실행길이 복호화를 수행하며, 상기 복호화된 데이터를 블록단위로 블록버퍼에 제공하는 역스캔 및 실행길이 복호기로 구성되는 것을 특징으로 하는 엠펙 비디오 복호기.
제3항에 있어서, 상기한 가변길이 복호기에서 출력되는 파라미터는 외부시스템에 필요한 시스템 파라미터와, 각 복호기의 상태를 세팅하기 위한 파라미터와, 복호 과정에 관한 파라미터인 것을 특징으로 하는 엠펙 비디오 복호기.