JP3623980B2 - 圧縮されたフレームの復号方法及び装置 - Google Patents
圧縮されたフレームの復号方法及び装置 Download PDFInfo
- Publication number
- JP3623980B2 JP3623980B2 JP06293194A JP6293194A JP3623980B2 JP 3623980 B2 JP3623980 B2 JP 3623980B2 JP 06293194 A JP06293194 A JP 06293194A JP 6293194 A JP6293194 A JP 6293194A JP 3623980 B2 JP3623980 B2 JP 3623980B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- type
- decoding
- decoded
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、符号化されたデジタルフレームの復号方法であって、単位時間ごとに取り扱われる画素数が固定され、フレームが、各々が各水平及び垂直方向に複数の画素を有するブロックに分割され、逐次送出されるブロック中の処理に基づいて圧縮が行なわれ、各フレームが二つのフィールドの形態でディスプレイされ、フレームを、タイプＩ、タイプＰ及びタイプＢを有する少なくとも３タイプのものとし、前記タイプＩのフレームが、他のフレームを参照することなく絶対値で符号化され、前記タイプＰのフレームが、先行するタイプＩ又はタイプＰのフレームを参照して符号化され、前記タイプＢのフレームが、各々が前記タイプＩ又はタイプＢのフレームである少なくとも二つの他のフレームを参照して符号化され、前記タイプＩ又はタイプＰのフレームと前記タイプＢのフレームとの所定の対を設定して、前記タイプＩ又はタイプＰのフレームが、それに先行して表示される必要がある前記タイプＢのフレームを符号化し又は復号する役割を果たし、符号化又は復号されたフレームを格納するメモリスペースを有する、フレームの復号方法に関する。これは標準規格及び高規格のディジタル・テレビジョンに適用できるものである。
【０００２】
【従来の技術】
低レートのフレーム用の圧縮アルゴリズムは、相当大きいメモリ容量を用いる。既知のシステムはフレームのレベルでメモリ制御を使用する。しかしこの方法を用いることには、この制御に必要なメモリのサイズが余りに大きい数のメモリユニットを使うので、制限がある。
【０００３】
【発明が解決しようとする課題】
本発明は、単位時間に取り扱われる画素の数は一定であるという事実を利用する。その直接の結果が、１フレーム中の符号化されるべき画素の数、従って該フレームを記憶するために必要なメモリ語の数は限定される、そしてフレームの圧縮用のアルゴリズムは逐次送出されるブロックでの取り扱いに基づく、ということである。本発明はまた、フレーム圧縮アルゴリズムが（偶と奇と）２つのフィールドで構成されるフレームに適用されるという事実を利用する。
【０００４】
本発明は平均的価格の復号器とメモリとで経済的な方法を提供しようというもので、その方法を用いれば、使用可能なメモリのタイプを考慮に入れた上でこのメモリの制御を余りに複雑にすることなく、復号されたフレームを最小サイズのメモリ中に記憶することができる。従ってこれは復号されたフレームを記憶しようと意図するメモリユニットの数が増加するという問題を解決する。
【０００５】
【課題を解決するための手段】
この目的は、前記メモリスペースを５ページの形態で配置し、そのうちの４ページが、各々が前記タイプＩ又はタイプＰのフィールドを格納するのに用いられ、第５ページが、各々が１フィールドの全部の容量を有するセクションに分割され、そのセクションは、前記タイプＢのフレームのフィールドの一部を格納するのに用いられ、その部分が、フレームの幅と同じ幅を有するブロックのラインを有し、前記タイプＢのフレームが、前記フィールド又はフレームの一部の連続する段階で一度に復号され、復号された又は復号中の部分が、前記第５ページ中の既にその内容がディスプレイされているセクションのアドレスに毎回漸進的に位置することにより達成される。
【０００６】
セクションの幅に対する適切な妥協が、上記セクションはその各々が１ブロックのラインの容量（すなわちフレーム・ラインの長さを並んで占有するブロックの量）を持つ「ブロックのライン」区域であり、１ブロックのラインの引き続く段階で両方向タイプのフレームと共に１度に復号され、丁度今復号されたばかりの又は現在復号中の上記ブロックのラインは、第５ページ中の既にその内容がディスプレイされているブロックのライン区域のアドレスに毎回漸進的に位置することにより獲得される。
【０００７】
従って、１秒当たり25フレームの標準品質を持つ画像の復号中に、16メガビットの容量を持つ１つの同じメモリユニット内にすべてのページを位置させることが可能であり、且つ復号のために受信したフレームもまた、同じユニットの残りの部分に位置する。
【０００８】
セクションの制御は内部フレーム又は予測フレームに対しても実行され、該制御のためにフィールドの一部により使用される各セクションは、もしこのセクションの内容が既にディスプレイされているならば、そしてもしそれが動き補償用の参照としては最早用いられないならば、丁度今復号されたばかりのフィールド又は現在復号中のフィールドの一部を記憶するために再割当てされることを好適とする。
【０００９】
本発明は、内部フレームと予測フレームとは輝度及びクロミナンスのいずれもフィールドごとに完全に記憶されるという認識、及び両方向フレームは輝度もクロミナンスもブロックのライン中に記憶されるという認識に基づいている。この配列は、すべてのフィールドに対する動き補償がＩ（内部）フィールド又はＰ（予測）フィールドに基づいて実行されるという事実、及び動きベクトルの振幅は制限されないという事実に関係がある。
【００１０】
１秒当たり25フレームの標準品質を持ちそれが内部フレームである画像を復号する場合にあっては、フィールドの復号の開始とそのディスプレイの開始と間の遅延フィールドの数は、３とするのが好適であり、また、１秒当たり60フレームでディスプレイしなければならない１秒当たり24フレームの場合にあっては、フィールドの復号の開始とそのディスプレイの開始と間の遅延フィールドの数は、４とするのが好適である。
【００１１】
上述の方法を実行する装置は、その各々が１フィールドを入れる容量のある４つのページと第５のページとに分割され、該第５ページは複数のセクションに分割され、その１セクションは１フィールドの全部を入れることができ、また該第５ページはフィールドのサイズに２セクションのサイズを足したものより大きいサイズを持つメモリを有することを特徴とし、また、該メモリは更に制御エレメントをも有し、該制御エレメントは両方向タイプのフレームに対しフィールド又はフレームの復号された部分のディスプレイを制御する手段を設けて、それにより各セクションを再割り当てして、もしこのセクションの内容が既にディスプレイされているならば丁度今復号されたばかりのフィールドの部分又は現在復号中のフィールドの部分を登録するようにし、及び、上記制御エレメントはメモリ・アドレスを復号エレメントに与える手段を設けて、丁度今復号されたばかりのフィールド或いはフレームの各部分の開始又は現在復号中のフィールド或いはフレームの各部分の開始が該アドレスに書き込まれることを特徴とする。
【００１２】
該装置は第１ないし第４ページ用のセクション制御手段を設けて、該手段により各セクションは、もしこのセクションの内容が既にディスプレイされているならば、そしてもしそれが動き補償用の参照としては最早用いられないならば、丁度今復号されたばかりのフィールドの新しい部分又は現在復号中のフィールドの新しい部分を記憶するために再割り当てされることを好適とする。
【００１３】
【実施例】
本発明の詳細は以下に記述する実施例及び図面により明らかにされる。
【００１４】
本発明は復号過程に関するものではあるが、符号化過程の予備的な説明をして置くことが復号方法及び装置をより良く理解するのに役立つであろう。
【００１５】
動画用の圧縮アルゴリズムは、特別の取り扱い（離散コサイン変換、適応量子化、エントロピー符号化）及び時間的取り扱い（動き補償、時間内挿）を利用する。
【００１６】
３つのタイプのフレームが定義される：─ 他のフレームを参照しないで符号化されるタイプＩ (「内部」"intra")と呼ばれるフレーム、─ 先行するフレームでそれ自身がＩ又はＰタイプのフレームを参照して符号化されるタイプＰ (「予測」"predicted")と呼ばれるフレーム、─ タイプＢ（「両方向内挿」"bidirectionally interpolated"）と呼ばれるフレーム、すなわち先行のＩ又はＰタイプのフレーム若しくは後続のＩ又はＰタイプのフレームに関係するもの。
【００１７】
フレームＢのために使用される予測は常に隣接のＩ又はＰフレームから生成される。従ってＩ及びＰフレームは、それらが動き補償のための参照フレームとして用いられるのであるから特定の役割を演じる。
【００１８】
符号化される前のフレームのシーケンスの一例は次のようになっている、すなわち、上の行は受信したフレームから符号器により生成されたフレームのタイプＩ、Ｐ又はＢを示し、それらはすべて符号化の前に他のフレームを参照しないで定義されたものであり、下の行はこれらのフレームの到着の順序を示すもので、タイプ： I B B P B B P B B …到着の順序：0 1 2 3 4 5 6 7 8 …というようになる。
【００１９】
図１は、他のフレームがそれから生成されるフレームを示している。フレームP3はフレームI0から生成される、フレームB1及びB2はフレームI0及びP3から生成される、フレームP6はフレームP3から生成される、フレームB4及びB5はフレームP3及びP6から生成される、フレームP9はフレームP6から生成される、フレームB7及びB8はフレームP6及びP9から生成される、等々である。
【００２０】
３番目のフレームP3は符号器中で１番目のフレームI0から創成され、従ってそれは後者のフレームの後にこの符号器を離れ、タイプＢの１番目及び２番目のフレームはフレームI0及びP3から創成され、従ってそれらはそれらの後に符号器を離れ、フレームP6はフレームP3から創成され、等々、上記の例でのフレームは次のような順序で符号器を離れる（従って復号器に到着する）：タイプ： I P B B P B B …対応する到着の順序：0 3 1 2 6 4 5 ….
【００２１】
フレームの水平及び垂直方向の寸法はDIMH及びDIMVと表される。符号化モードはフレーム・モードか又はフィールド・モードかのどちらかであって、フレーム・モードの場合にはDIMH×DIMVのフォーマットを持つテーブルの形でフレームが与えられ、フィールド・モードの場合にはその寸法がDIMH×DIMV／2 の２つの引き続くフィールドの形でフレームが与えられる。各フレーム（又はフィールド）は、その水平及び垂直方向の寸法がそれぞれＨ及びＶのブロックに分断される。通常はＨ及びＶの値は８画素又は16画素である。
【００２２】
復号に関する限り、スクリーン上のフレームのディスプレイの順序、すなわち復号器を離れる順序は符号器に到着する順序と同じである：タイプ： I B B P B B P …離れる順序：0 1 2 3 4 5 6 ….
【００２３】
ディスプレイは常にフィールドごとに実行され、ラインを基にする。
【００２４】
予測及び内挿符号化モードが用いられるとき（フレームＢ）、フレームは復号器のレベルで再配列されることがあり、その場合にはメモリの特定の制御が必要とされる。
【００２５】
図２は、従来の技術の復号器中のフレームのメモリ制御の一例を示し、そこではそれぞれをP1, P2, P3と名付ける３個のメモリ・ページを用い、各ページが１フレームを含むことができる。この図の最上行にどのフレームが復号器に到着したかが示される：前に示した順序が茲に再び示される（I0, P3, B1, 等）。三角形の斜辺は復号の進行及び対応するページの充填を示す。その復号に従いフレームI0はページP1に位置する（三角形０）。その復号に従いフレームP3はページP2に位置する（三角形３）。続いてフレームP6はページP1に記入され、等々、２つのうちの１つのフレームＩ又はＰがP1に書き込まれ、他がP2に書き込まれる。その復号に従いフレームB1はページP3に位置する（三角形１）。フレームのディスプレイ時はこの図の最下行に示される。各フレームは２つのフィールドの形でディスプレイされ、従ってフレーム０は２つの偶フィールド(0e)及び２つの奇フィールド(0o)中にそれぞれ示される、フレーム１は２つの偶フィールド(1e)及び２つの奇フィールド(1o)中にそれぞれ示される、等々。フレームB1の復号時間の半分が経過したとき（すなわち、フレームがフィールド・モードで符号化されているならばその１番目のフィールドが復号されたとき、又はフレームがフレーム・モードで符号化されているならば、偶半フィールドか奇半フィールドかのいずれかであるフレームの上半が復号されたとき）に、両方向フレームの復号のためにディスプレイを開始することができる（時点t1）。フィールド1eがディスプレイされるときにはそれは最早必要ではなく、従ってページP3の一部が既に利用できる（時点t2）。このページP3の一部がフィールド1oのディスプレイ中（時点t2とt3との間）に空になった部分と同様にフレームB2（三角形２）を書き込むために使用され、それによりこのフレームB2の復号時間の半分が経過したとき（時点t3）ディスプレイを開始することができる、等々。これはページP3の特定の制御を必要としない、その理由は新しい両方向フレームがこの画像に先行するものと同じアドレスで再書き込みされるからである。
【００２６】
本発明の方法では、P1, P2, P3, P4と名付けられた４つのページに対応する２つの参照フレームが記憶され、その各ページはフィールドＩ又はＰを記憶するために用いられるフィールドを含み、またブロックのラインはPBと名付けられたページに記憶され、これは「ブロックのライン」<"line-of-block"> 区域に分割され、復号されたフレームＢのブロックのラインを１つ含むことができる。１フィールドからのブロックの１ラインを含むことのできるメモリ・スペース、すなわち、その各々が輝度用のDIMH画素を持つＶ個のラインを含むメモリ・スペースがブロックのライン区域と呼ばれる。このようなスペースは、標準的な規定では例えば 720×16画素を含む。Ｔframe の値を50Hzシステムでは40msに等しいとし、60Hzシステムでは33msに等しいとするときに、Ｔdec と呼ばれる１フレームの復号時間は最大でもＴframe に等しいものとする。ブロックの１ラインを復号する経過時間は符号化されるべきフレームの内容に依存し、限定されている。その結果、ブロックの１ラインの復号時間は複雑な確率法則に従うことになる。復号時間は線形であるとする、すなわちブロックの１ラインを復号する経過時間はほぼ(V/DIMV)* Ｔdec に等しいとする。しかし、本発明によれば復号が事前又は事後に実行されるような場合に対して使用されるモデルに関し必要とされる装置が用いられる。
【００２７】
復号過程の時間ダイアグラムが図３に示される。このシーケンスは、フレームが復号されるときのリズムに関し二重リズムでディスプレイされる場合に対応する。これは30Hzで符号化し60Hzでディスプレイするのに対応するか又は25Hzで符号化し50Hzでディスプレイするのに対応する。符号化のリズムとディスプレイのリズムとが異なる場合が後に論じられる。
【００２８】
図３中の時点t1からページPBはB1の奇フィールドを含む。しかし、ページPBの大きさが、フィールド符号化の場合にフィールドの大きさにブロックの１ラインの大きさを加えたものより大きいとし、フレーム符号化の場合にブロックの２ラインの大きさより大きいとするならば、フレームB2は書き込むことができる。ページPBの最小のメモリ・サイズ "ＴailleminＥ" は：ＴailleminＥ＝ (DIMH×DIMV／2)＋(2×Ｖ×DIMH)である。
【００２９】
この過程は、フレーム又はフィールドのレベルでのメモリ制御に基づく既知のシステムに関しメモリ制御により大きな柔軟性を与える。図３では、偶フィールドB1のディスプレイの開始と終了との間に(DIMV/2)×Ｖ個のブロックのライン区域がディスプレイ過程によって開放されたのである。この期間中にこれらのメモリ区域は復号されたフレームB1の２番目の部分を記憶するために復号過程中で利用することができる。
【００３０】
図４はページPBの一部の状態を示し、各四角形がブロックのライン区域を表している。これは図３の時点t2における状態、すなわち奇フレーム1oの半分がディスプレイされているときに関するものである。例えば "B2 no.p+1"というのは今問題のブロックのライン区域が２番のフレームＢの "p+1"番のブロックのラインを含むことを指す。B2 no.p の前に位置するブロックのライン"B1 no.n-6" は既にディスプレイされており、従ってメモリ区域（……）は空である。同じように"B1 no.n-2" と"B1 no.n" との間のブロックのラインは既にディスプレイされており、従ってメモリ区域は空である。
【００３１】
この型の制御を用いて、最小サイズ (DIMH×DIMV／2)＋(2×Ｖ×DIMH) と最大サイズDIMH×DIMVとの間のメモリ・スペースがページPBのために用いられる。
【００３２】
復号時間が線形のシステムに対してページPBに必要なサイズは (2/3)×DIMH×DIMVである。
【００３３】
上述の原理は60Hzシステムにも同様に適用できるし、ページP1, P2, P3, P4,PBは常にブロックのラインに配列される。しかし、60Hzシステムの場合には復号器は30Hz又は60Hzで符号化されたシーケンスを復号することができなければならず、また24Hzで符号化されたフィルム・シーケンスも復号することができなければならない（それに対し50Hzシステムではすべてのシーケンスが25Hz又は50Hzで符号化されている）。
【００３４】
図５は、24Hzで復号し60Hzでディスプレイするシーケンスを示す。フレームは30Hzで与えられるのだから、復号されたフレームは僅かに1/30秒しか継続しない。これに対して符号化リズムは24Hz、すなわち復号されるべきフレームは1/24秒ごとに到着する。使用可能なフレームの数より大きいディスプレイ周波数を得るために、２フレームごとに１フィールドが２回ディスプレイされる（茲では、1oの後に再び1eがディスプレイされ、3eの後に再び3oがディスプレイされ、等々。更にまた、この第２補充フィールド1eは偶であるから、その次のフィールドは奇でなければならず、このことからそれに続くディスプレイは2eではなく2oになる）。60Hz復号器は30Hz又は24Hzで符号化されたシーケンス列を復号する能力がなければならず、またディスプレイと復号との間の遅延フィールドの数は一定でなければならない。その結果、60Hzでは復号とディスプレイとの間の遅延は常に４フィールドに固定される。このことは、最初の復号されたフィールドと最初のディスプレイされたフィールドと間の遅延フィールドの数が３である50Hzシステムとの、かなりの相違を構成する。
【００３５】
30Hzで符号化し60Hzでディスプレイするシーケンスの復号の場合、すなわち60Hzでの復号の場合に、フレーム２の復号の開始が遅延しないために、ページPBは（完全なフレームB1を記憶するために）完全なフレームを含まなければならず、またフレームB2の復号から得られる最初のブロックのラインを記憶するために２つのブロックのラインを含まなければならない。60HzでのＥに対する最小の大きさは (DIMH×DIMV)+(2×Ｖ×DIMH) である。
【００３６】
図６は、本発明による動画の圧縮復元及び復号用のシステムの分割を示す。それは機能的に４つのエレメントに分割される：─ メモリ４は、その各々が内部フィールド又は予測フィールドを含むために用いられる４つのページP1, P2, P3, P4、及び５番目のページPBに分割され、該５番目のページPBはブロックのライン区域と呼ばれる区域に分割され、それらの区域の各々は両方向フレームのブロックのラインを記憶するために用いられる。更にメモリ４は、"FIFO"と名付けられる区域を含み、これは復号器の受信したフレームを記憶するために用いられる。
─ 復号エレメント１は、導線７により圧縮された形で受信したフレームを復号及び圧縮の復元をするため、及び外部メモリ４に書き込むために用いる。
─ ディスプレイ・エレメント３は、復号されたフレームを外部メモリから読み出して、それらを任意のディスプレイ装置（図示されていない）に、ビデオ同期信号と同期をとって導線８経由で供給する。
─ フレーム・メモリの制御エレメント２は、それによって本発明を実行するものである。
フレーム・メモリの制御エレメント２は、次に記載のものを復号エレメント１に与える：─ 復号中のフレームの各ブロックのラインの開始が其処に書き込まれているメモリ・アドレス,─ 動き補償用に使われる予測フィールド（過去及び将来の参照資料）のメモリ・アドレス.
【００３７】
タイプＢのフレームに対しては、このエレメントは次の規約に基づいて機能する：ブロックのラインによって使われる各区域は、もしその内容が既にディスプレイされているならば、復号中にブロックのラインを記憶するために再割当てされることができる。このようなメモリ制御は情報工学の分野では既知であり、従ってその機能についての記述は当業者にはこれで十分であろう。
【００３８】
フレームＢから復号中の各新しいブロックのラインに対して、フレーム・メモリの制御エレメント２は、フレーム符号化の場合にはブロックのライン２つを割り当て、フィールド符号化の場合にはブロックのライン１つを割り当てる。もしブロックのメモリ・ラインが１つも使えなければ、ページPB中に２つのブロックのラインが使えるようになるまで復号過程は停止する。この状態はフレームＢが極めて強力に圧縮されているときに生じることがあり、その場合に復号過程は、DCT 復号及び「半画素」<"demi-pixel">動き補償が実行されなければならない場合におけるよりも更に急速に実現されることがある。この場合は開始に当たってページPBに対し更に大きい区域を保留することにより避けられる。フレーム・メモリの制御エレメント２は、復号化されるべきフレームを記憶するために、既にディスプレイされたフィールドを含む２つのメモリ区域の割当てと共に、新しい復号されたフレームＩ又はＰの各々に対しても変更される。もしフィールド区域に含まれるフレームがディスプレイされていれば、ブロックのラインのレベルにおける制御も、フレームＩ又はＰに対するフレーム・メモリ用の制御エレメントにより（フレームＢに対し実現したもの以外に）実行されることがある。そのときフレーム・メモリの制御エレメント２は次の規約に従って機能する：フィールド又はブロックのラインにより利用される各区域は、もしその内容が既にディスプレイされているならば、そしてそれは動き補償用の参照としては最早使われないならば、復号中に同じタイプのフィールド又はブロックのラインを記憶するために再割当てされることがある。従ってもしフィールド・メモリのブロックのライン第「ｎ」番が完全にディスプレイされているならば、それは復号中にフレームＩ又はＰのブロックのライン第「ｐ」番（ｐ＜ｎとする）を記憶するために、もし他のフィールド・メモリが１つも使えないならば、使用することができる。従って例えば純粋に予測的な符号化過程の場合（すなわち、タイプＢのフレームが無く、フレームＰはフレームＢがフレームＰの間に挿入されている場合におけるよりも高いリズムで復号器により受信される場合）には、ブロックのライン中に配列されたメモリP1又はメモリP3は、偶フィールドの下半分をそれらの下部に含み、その次の偶フィールドの開始をそれらの上部に含むことができ、同様に、ブロックのライン中に配列されたメモリP2及びメモリP4は、奇フィールドの下半分をそれらの下部に含み、その次の奇フィールドの開始をそれらの上部に含むことができる。
【００３９】
フレーム・メモリの制御エレメント２はディスプレイ・エレメントに、ディスプレイ中のフレームの各ブロックのラインの開始に対応するメモリ・アドレスを与える。ディスプレイ・エレメントによりＶ本のディスプレイ・ラインごとに行われる各要請に応じて、フレーム・メモリに対する制御エレメント２は、ディスプレイされるべきブロックのラインの開始が位置する外部メモリ・アドレスを供給する。
【００４０】
ディスプレイ過程はメモリに対して優位でなければならないから、復号過程の入力で圧縮されたデータの欠落により復号過程が中断されなければならないときを除き、それは決してディスプレイに必要なデータを予想して実行されてはならない。ディスプレイ過程はブロックのライン区域ごとのメモリを開放し、それは引き続いて、復号中のブロックのラインを記憶するためにフレーム・メモリの制御エレメント２により再割当てされる。
【００４１】
図７は、図６のフレーム・メモリの制御エレメント２の内部分割を示す。該エレメントは次の３つのモジュールにより構成される：制御モジュール９，「メモリユニット」モジュール６，及び「計算ユニット」モジュール５である。制御ユニット９は復号エレメント１から導線10経由で復号されたフレームの特徴に対応する２進数列からの情報を受信する、特に：─ フレームのタイプ，─ 符号化のタイプ，─ クロミナンスの副標本化のタイプを受信する。それはまた、復号エレメントから導線11経由で、その次の復号されるべきブロックのラインに対するメモリ割当て要請を受信する。
【００４２】
復号エレメントからの各メモリ・アドレス要請に応じて、制御モジュールは外部メモリ中に存在する各ブロックのラインに係わる情報を含むメモリユニット（MUと記す）を探索する。もしブロックのラインが１つも使用できなければ、記憶されるべきブロックのラインに対応するメモリ・スペースが空くという予想の下に復号動作を停止する。もしブロックのライン区域が１つ使用可能であれば、ユニットMUは計算ユニット５（CUと記す）に対する指標を与え、これは外部メモリ４中の対応するメモリ・アドレスを生成し、それを導線13に供給する。引き続きこのアドレスはユニットCUによって復号エレメント１に供給される。ディスプレイ・エレメント３は、該ディスプレイ・エレメントにより外部メモリ４からその次にディスプレイされようとするブロックのラインが其処で読み出されるべきメモリ・アドレスを、導線12経由でモジュール９に要請する。
【００４３】
ディスプレイ・エレメントからのメモリ・アドレスの各要請に応じて、制御モジュールは、指標をユニットCUに供給するユニットMUを探索し、該指標は外部メモリ・アドレスを供給するために復号される。もしこのアドレスが得られなければ、換言すればもし復号過程が正しく実行されなければ、フレーム・メモリの制御エレメント２は、正規にディスプレイされるフレームに十分近接しているフレームを供給するという観点で、最後のフレームＩ又はＰに伴うブロックのラインのメモリ区域のアドレスをディスプレイ・エレメント３に供給する。
【００４４】
ユニットMUはメモリとアドレス生成器とにより構成される。メモリ中に記憶されているブロックのラインの数は限定されているから、外部メモリ中のブロックのラインの指標がユニットMUのメモリに対するアドレスとして使用される。このアドレスに伴うデータは２つのフィールドで構成される：─ データ：フレーム中のブロックのラインの指標に対応するもの．
─ 制御：メモリ中のブロックのラインに伴うすべての制御情報を含むもの．
【００４５】
制御モジュール９は常に復号エレメント１及びディスプレイ・エレメント３の要請に関する予想の下に働く。それは、ブロックのライン第「ｎ」番を復号中（又はディスプレイ中）に、ブロックのライン第「 n＋1 」番が其処に書き込まれなければならない（又は読み出されなければならない）メモリ・アドレスを計算する。
【００４６】
メモリの制御はフレームＢに対してはブロックのラインに基づいて実行されるから、メモリの拡大は小メモリ増加<small memory increments> に対応するブロックのラインごとに実現する。それに反しフレームのシーケンスについての試験は、Ｔdec 及びＴailleminＥの一対の最適値を見出すために復号時間Ｔdec に対する正確な限界を先験的に知ることなく、Ｔdec 及びＴailleminＥの種々の値で行ってもよい。
【００４７】
また一方では、もしフレームＢに対するブロックのラインに割り当てられたメモリサイズが固定しているならば、復号システムの動作周波数は、フレームＢのブロックのラインを記憶するために割り当てられたメモリサイズにより課せられる制限に合致するようなＴdec 値をもたらすように定めることができる。
【００４８】
本発明は50Hzシステムにおいて特に興味があり、そこではフレーム当たりのメモリ制御はクロミナンスに対して水平及び垂直に因数２の副標本化フォーマットのために３フレームを記憶することになり3× 720× 576×12 ＝ 14.93×106 ビットである。もし復号フレーム用のシステムが16メガビットのDRAMで構築されるとするならば、約 7.4×106 ビット／秒の等価レートに対応する圧縮されたフレームを記憶するために、其処では 1.847×106 ビットしか使用可能でない。
【００４９】
本発明では画素メモリ部に14.197×106 ビットのみが使用され、その結果として、2.58×106 ビットが16メガビット・メモリ・システムで圧縮されたフレーム用に使うことができる、これは約10.4×106 ビット／秒のレートに対応する。
【図面の簡単な説明】
【図１】図１は、フレームの相互に関する符号化を説明する図である。
【図２】図２は、従来の技術の時間ダイアグラムを示す図である。
【図３】図３は、本発明の方法による時間ダイアグラムを示す図である。
【図４】図４は、タイプＢのフレームのブロックのラインを含むメモリ・ページの一部の制御を説明する図である。
【図５】図５は、１秒当たり60フィールドの形でディスプレイされる１秒当たり24フレームの映画画像の場合における本発明の方法による時間ダイアグラムを示す図である。
【図６】図６は、ページP1からP4までとPBとに分割されたメモリを持つ本発明による圧縮復元及び復号装置の分割を図式的に示す図である。
【図７】図７は、図６のエレメント２の構造を図式的に示す図である。
【符号の説明】
１ 復号エレメント
２ フレーム・メモリの制御エレメント
３ ディスプレイ・エレメント
４ メモリ
５ 「計算ユニット」モジュール
６ 「メモリユニット」モジュール
９ 制御モジュール
【産業上の利用分野】
本発明は、符号化されたデジタルフレームの復号方法であって、単位時間ごとに取り扱われる画素数が固定され、フレームが、各々が各水平及び垂直方向に複数の画素を有するブロックに分割され、逐次送出されるブロック中の処理に基づいて圧縮が行なわれ、各フレームが二つのフィールドの形態でディスプレイされ、フレームを、タイプＩ、タイプＰ及びタイプＢを有する少なくとも３タイプのものとし、前記タイプＩのフレームが、他のフレームを参照することなく絶対値で符号化され、前記タイプＰのフレームが、先行するタイプＩ又はタイプＰのフレームを参照して符号化され、前記タイプＢのフレームが、各々が前記タイプＩ又はタイプＢのフレームである少なくとも二つの他のフレームを参照して符号化され、前記タイプＩ又はタイプＰのフレームと前記タイプＢのフレームとの所定の対を設定して、前記タイプＩ又はタイプＰのフレームが、それに先行して表示される必要がある前記タイプＢのフレームを符号化し又は復号する役割を果たし、符号化又は復号されたフレームを格納するメモリスペースを有する、フレームの復号方法に関する。これは標準規格及び高規格のディジタル・テレビジョンに適用できるものである。
【０００２】
【従来の技術】
低レートのフレーム用の圧縮アルゴリズムは、相当大きいメモリ容量を用いる。既知のシステムはフレームのレベルでメモリ制御を使用する。しかしこの方法を用いることには、この制御に必要なメモリのサイズが余りに大きい数のメモリユニットを使うので、制限がある。
【０００３】
【発明が解決しようとする課題】
本発明は、単位時間に取り扱われる画素の数は一定であるという事実を利用する。その直接の結果が、１フレーム中の符号化されるべき画素の数、従って該フレームを記憶するために必要なメモリ語の数は限定される、そしてフレームの圧縮用のアルゴリズムは逐次送出されるブロックでの取り扱いに基づく、ということである。本発明はまた、フレーム圧縮アルゴリズムが（偶と奇と）２つのフィールドで構成されるフレームに適用されるという事実を利用する。
【０００４】
本発明は平均的価格の復号器とメモリとで経済的な方法を提供しようというもので、その方法を用いれば、使用可能なメモリのタイプを考慮に入れた上でこのメモリの制御を余りに複雑にすることなく、復号されたフレームを最小サイズのメモリ中に記憶することができる。従ってこれは復号されたフレームを記憶しようと意図するメモリユニットの数が増加するという問題を解決する。
【０００５】
【課題を解決するための手段】
この目的は、前記メモリスペースを５ページの形態で配置し、そのうちの４ページが、各々が前記タイプＩ又はタイプＰのフィールドを格納するのに用いられ、第５ページが、各々が１フィールドの全部の容量を有するセクションに分割され、そのセクションは、前記タイプＢのフレームのフィールドの一部を格納するのに用いられ、その部分が、フレームの幅と同じ幅を有するブロックのラインを有し、前記タイプＢのフレームが、前記フィールド又はフレームの一部の連続する段階で一度に復号され、復号された又は復号中の部分が、前記第５ページ中の既にその内容がディスプレイされているセクションのアドレスに毎回漸進的に位置することにより達成される。
【０００６】
セクションの幅に対する適切な妥協が、上記セクションはその各々が１ブロックのラインの容量（すなわちフレーム・ラインの長さを並んで占有するブロックの量）を持つ「ブロックのライン」区域であり、１ブロックのラインの引き続く段階で両方向タイプのフレームと共に１度に復号され、丁度今復号されたばかりの又は現在復号中の上記ブロックのラインは、第５ページ中の既にその内容がディスプレイされているブロックのライン区域のアドレスに毎回漸進的に位置することにより獲得される。
【０００７】
従って、１秒当たり25フレームの標準品質を持つ画像の復号中に、16メガビットの容量を持つ１つの同じメモリユニット内にすべてのページを位置させることが可能であり、且つ復号のために受信したフレームもまた、同じユニットの残りの部分に位置する。
【０００８】
セクションの制御は内部フレーム又は予測フレームに対しても実行され、該制御のためにフィールドの一部により使用される各セクションは、もしこのセクションの内容が既にディスプレイされているならば、そしてもしそれが動き補償用の参照としては最早用いられないならば、丁度今復号されたばかりのフィールド又は現在復号中のフィールドの一部を記憶するために再割当てされることを好適とする。
【０００９】
本発明は、内部フレームと予測フレームとは輝度及びクロミナンスのいずれもフィールドごとに完全に記憶されるという認識、及び両方向フレームは輝度もクロミナンスもブロックのライン中に記憶されるという認識に基づいている。この配列は、すべてのフィールドに対する動き補償がＩ（内部）フィールド又はＰ（予測）フィールドに基づいて実行されるという事実、及び動きベクトルの振幅は制限されないという事実に関係がある。
【００１０】
１秒当たり25フレームの標準品質を持ちそれが内部フレームである画像を復号する場合にあっては、フィールドの復号の開始とそのディスプレイの開始と間の遅延フィールドの数は、３とするのが好適であり、また、１秒当たり60フレームでディスプレイしなければならない１秒当たり24フレームの場合にあっては、フィールドの復号の開始とそのディスプレイの開始と間の遅延フィールドの数は、４とするのが好適である。
【００１１】
上述の方法を実行する装置は、その各々が１フィールドを入れる容量のある４つのページと第５のページとに分割され、該第５ページは複数のセクションに分割され、その１セクションは１フィールドの全部を入れることができ、また該第５ページはフィールドのサイズに２セクションのサイズを足したものより大きいサイズを持つメモリを有することを特徴とし、また、該メモリは更に制御エレメントをも有し、該制御エレメントは両方向タイプのフレームに対しフィールド又はフレームの復号された部分のディスプレイを制御する手段を設けて、それにより各セクションを再割り当てして、もしこのセクションの内容が既にディスプレイされているならば丁度今復号されたばかりのフィールドの部分又は現在復号中のフィールドの部分を登録するようにし、及び、上記制御エレメントはメモリ・アドレスを復号エレメントに与える手段を設けて、丁度今復号されたばかりのフィールド或いはフレームの各部分の開始又は現在復号中のフィールド或いはフレームの各部分の開始が該アドレスに書き込まれることを特徴とする。
【００１２】
該装置は第１ないし第４ページ用のセクション制御手段を設けて、該手段により各セクションは、もしこのセクションの内容が既にディスプレイされているならば、そしてもしそれが動き補償用の参照としては最早用いられないならば、丁度今復号されたばかりのフィールドの新しい部分又は現在復号中のフィールドの新しい部分を記憶するために再割り当てされることを好適とする。
【００１３】
【実施例】
本発明の詳細は以下に記述する実施例及び図面により明らかにされる。
【００１４】
本発明は復号過程に関するものではあるが、符号化過程の予備的な説明をして置くことが復号方法及び装置をより良く理解するのに役立つであろう。
【００１５】
動画用の圧縮アルゴリズムは、特別の取り扱い（離散コサイン変換、適応量子化、エントロピー符号化）及び時間的取り扱い（動き補償、時間内挿）を利用する。
【００１６】
３つのタイプのフレームが定義される：─ 他のフレームを参照しないで符号化されるタイプＩ (「内部」"intra")と呼ばれるフレーム、─ 先行するフレームでそれ自身がＩ又はＰタイプのフレームを参照して符号化されるタイプＰ (「予測」"predicted")と呼ばれるフレーム、─ タイプＢ（「両方向内挿」"bidirectionally interpolated"）と呼ばれるフレーム、すなわち先行のＩ又はＰタイプのフレーム若しくは後続のＩ又はＰタイプのフレームに関係するもの。
【００１７】
フレームＢのために使用される予測は常に隣接のＩ又はＰフレームから生成される。従ってＩ及びＰフレームは、それらが動き補償のための参照フレームとして用いられるのであるから特定の役割を演じる。
【００１８】
符号化される前のフレームのシーケンスの一例は次のようになっている、すなわち、上の行は受信したフレームから符号器により生成されたフレームのタイプＩ、Ｐ又はＢを示し、それらはすべて符号化の前に他のフレームを参照しないで定義されたものであり、下の行はこれらのフレームの到着の順序を示すもので、タイプ： I B B P B B P B B …到着の順序：0 1 2 3 4 5 6 7 8 …というようになる。
【００１９】
図１は、他のフレームがそれから生成されるフレームを示している。フレームP3はフレームI0から生成される、フレームB1及びB2はフレームI0及びP3から生成される、フレームP6はフレームP3から生成される、フレームB4及びB5はフレームP3及びP6から生成される、フレームP9はフレームP6から生成される、フレームB7及びB8はフレームP6及びP9から生成される、等々である。
【００２０】
３番目のフレームP3は符号器中で１番目のフレームI0から創成され、従ってそれは後者のフレームの後にこの符号器を離れ、タイプＢの１番目及び２番目のフレームはフレームI0及びP3から創成され、従ってそれらはそれらの後に符号器を離れ、フレームP6はフレームP3から創成され、等々、上記の例でのフレームは次のような順序で符号器を離れる（従って復号器に到着する）：タイプ： I P B B P B B …対応する到着の順序：0 3 1 2 6 4 5 ….
【００２１】
フレームの水平及び垂直方向の寸法はDIMH及びDIMVと表される。符号化モードはフレーム・モードか又はフィールド・モードかのどちらかであって、フレーム・モードの場合にはDIMH×DIMVのフォーマットを持つテーブルの形でフレームが与えられ、フィールド・モードの場合にはその寸法がDIMH×DIMV／2 の２つの引き続くフィールドの形でフレームが与えられる。各フレーム（又はフィールド）は、その水平及び垂直方向の寸法がそれぞれＨ及びＶのブロックに分断される。通常はＨ及びＶの値は８画素又は16画素である。
【００２２】
復号に関する限り、スクリーン上のフレームのディスプレイの順序、すなわち復号器を離れる順序は符号器に到着する順序と同じである：タイプ： I B B P B B P …離れる順序：0 1 2 3 4 5 6 ….
【００２３】
ディスプレイは常にフィールドごとに実行され、ラインを基にする。
【００２４】
予測及び内挿符号化モードが用いられるとき（フレームＢ）、フレームは復号器のレベルで再配列されることがあり、その場合にはメモリの特定の制御が必要とされる。
【００２５】
図２は、従来の技術の復号器中のフレームのメモリ制御の一例を示し、そこではそれぞれをP1, P2, P3と名付ける３個のメモリ・ページを用い、各ページが１フレームを含むことができる。この図の最上行にどのフレームが復号器に到着したかが示される：前に示した順序が茲に再び示される（I0, P3, B1, 等）。三角形の斜辺は復号の進行及び対応するページの充填を示す。その復号に従いフレームI0はページP1に位置する（三角形０）。その復号に従いフレームP3はページP2に位置する（三角形３）。続いてフレームP6はページP1に記入され、等々、２つのうちの１つのフレームＩ又はＰがP1に書き込まれ、他がP2に書き込まれる。その復号に従いフレームB1はページP3に位置する（三角形１）。フレームのディスプレイ時はこの図の最下行に示される。各フレームは２つのフィールドの形でディスプレイされ、従ってフレーム０は２つの偶フィールド(0e)及び２つの奇フィールド(0o)中にそれぞれ示される、フレーム１は２つの偶フィールド(1e)及び２つの奇フィールド(1o)中にそれぞれ示される、等々。フレームB1の復号時間の半分が経過したとき（すなわち、フレームがフィールド・モードで符号化されているならばその１番目のフィールドが復号されたとき、又はフレームがフレーム・モードで符号化されているならば、偶半フィールドか奇半フィールドかのいずれかであるフレームの上半が復号されたとき）に、両方向フレームの復号のためにディスプレイを開始することができる（時点t1）。フィールド1eがディスプレイされるときにはそれは最早必要ではなく、従ってページP3の一部が既に利用できる（時点t2）。このページP3の一部がフィールド1oのディスプレイ中（時点t2とt3との間）に空になった部分と同様にフレームB2（三角形２）を書き込むために使用され、それによりこのフレームB2の復号時間の半分が経過したとき（時点t3）ディスプレイを開始することができる、等々。これはページP3の特定の制御を必要としない、その理由は新しい両方向フレームがこの画像に先行するものと同じアドレスで再書き込みされるからである。
【００２６】
本発明の方法では、P1, P2, P3, P4と名付けられた４つのページに対応する２つの参照フレームが記憶され、その各ページはフィールドＩ又はＰを記憶するために用いられるフィールドを含み、またブロックのラインはPBと名付けられたページに記憶され、これは「ブロックのライン」<"line-of-block"> 区域に分割され、復号されたフレームＢのブロックのラインを１つ含むことができる。１フィールドからのブロックの１ラインを含むことのできるメモリ・スペース、すなわち、その各々が輝度用のDIMH画素を持つＶ個のラインを含むメモリ・スペースがブロックのライン区域と呼ばれる。このようなスペースは、標準的な規定では例えば 720×16画素を含む。Ｔframe の値を50Hzシステムでは40msに等しいとし、60Hzシステムでは33msに等しいとするときに、Ｔdec と呼ばれる１フレームの復号時間は最大でもＴframe に等しいものとする。ブロックの１ラインを復号する経過時間は符号化されるべきフレームの内容に依存し、限定されている。その結果、ブロックの１ラインの復号時間は複雑な確率法則に従うことになる。復号時間は線形であるとする、すなわちブロックの１ラインを復号する経過時間はほぼ(V/DIMV)* Ｔdec に等しいとする。しかし、本発明によれば復号が事前又は事後に実行されるような場合に対して使用されるモデルに関し必要とされる装置が用いられる。
【００２７】
復号過程の時間ダイアグラムが図３に示される。このシーケンスは、フレームが復号されるときのリズムに関し二重リズムでディスプレイされる場合に対応する。これは30Hzで符号化し60Hzでディスプレイするのに対応するか又は25Hzで符号化し50Hzでディスプレイするのに対応する。符号化のリズムとディスプレイのリズムとが異なる場合が後に論じられる。
【００２８】
図３中の時点t1からページPBはB1の奇フィールドを含む。しかし、ページPBの大きさが、フィールド符号化の場合にフィールドの大きさにブロックの１ラインの大きさを加えたものより大きいとし、フレーム符号化の場合にブロックの２ラインの大きさより大きいとするならば、フレームB2は書き込むことができる。ページPBの最小のメモリ・サイズ "ＴailleminＥ" は：ＴailleminＥ＝ (DIMH×DIMV／2)＋(2×Ｖ×DIMH)である。
【００２９】
この過程は、フレーム又はフィールドのレベルでのメモリ制御に基づく既知のシステムに関しメモリ制御により大きな柔軟性を与える。図３では、偶フィールドB1のディスプレイの開始と終了との間に(DIMV/2)×Ｖ個のブロックのライン区域がディスプレイ過程によって開放されたのである。この期間中にこれらのメモリ区域は復号されたフレームB1の２番目の部分を記憶するために復号過程中で利用することができる。
【００３０】
図４はページPBの一部の状態を示し、各四角形がブロックのライン区域を表している。これは図３の時点t2における状態、すなわち奇フレーム1oの半分がディスプレイされているときに関するものである。例えば "B2 no.p+1"というのは今問題のブロックのライン区域が２番のフレームＢの "p+1"番のブロックのラインを含むことを指す。B2 no.p の前に位置するブロックのライン"B1 no.n-6" は既にディスプレイされており、従ってメモリ区域（……）は空である。同じように"B1 no.n-2" と"B1 no.n" との間のブロックのラインは既にディスプレイされており、従ってメモリ区域は空である。
【００３１】
この型の制御を用いて、最小サイズ (DIMH×DIMV／2)＋(2×Ｖ×DIMH) と最大サイズDIMH×DIMVとの間のメモリ・スペースがページPBのために用いられる。
【００３２】
復号時間が線形のシステムに対してページPBに必要なサイズは (2/3)×DIMH×DIMVである。
【００３３】
上述の原理は60Hzシステムにも同様に適用できるし、ページP1, P2, P3, P4,PBは常にブロックのラインに配列される。しかし、60Hzシステムの場合には復号器は30Hz又は60Hzで符号化されたシーケンスを復号することができなければならず、また24Hzで符号化されたフィルム・シーケンスも復号することができなければならない（それに対し50Hzシステムではすべてのシーケンスが25Hz又は50Hzで符号化されている）。
【００３４】
図５は、24Hzで復号し60Hzでディスプレイするシーケンスを示す。フレームは30Hzで与えられるのだから、復号されたフレームは僅かに1/30秒しか継続しない。これに対して符号化リズムは24Hz、すなわち復号されるべきフレームは1/24秒ごとに到着する。使用可能なフレームの数より大きいディスプレイ周波数を得るために、２フレームごとに１フィールドが２回ディスプレイされる（茲では、1oの後に再び1eがディスプレイされ、3eの後に再び3oがディスプレイされ、等々。更にまた、この第２補充フィールド1eは偶であるから、その次のフィールドは奇でなければならず、このことからそれに続くディスプレイは2eではなく2oになる）。60Hz復号器は30Hz又は24Hzで符号化されたシーケンス列を復号する能力がなければならず、またディスプレイと復号との間の遅延フィールドの数は一定でなければならない。その結果、60Hzでは復号とディスプレイとの間の遅延は常に４フィールドに固定される。このことは、最初の復号されたフィールドと最初のディスプレイされたフィールドと間の遅延フィールドの数が３である50Hzシステムとの、かなりの相違を構成する。
【００３５】
30Hzで符号化し60Hzでディスプレイするシーケンスの復号の場合、すなわち60Hzでの復号の場合に、フレーム２の復号の開始が遅延しないために、ページPBは（完全なフレームB1を記憶するために）完全なフレームを含まなければならず、またフレームB2の復号から得られる最初のブロックのラインを記憶するために２つのブロックのラインを含まなければならない。60HzでのＥに対する最小の大きさは (DIMH×DIMV)+(2×Ｖ×DIMH) である。
【００３６】
図６は、本発明による動画の圧縮復元及び復号用のシステムの分割を示す。それは機能的に４つのエレメントに分割される：─ メモリ４は、その各々が内部フィールド又は予測フィールドを含むために用いられる４つのページP1, P2, P3, P4、及び５番目のページPBに分割され、該５番目のページPBはブロックのライン区域と呼ばれる区域に分割され、それらの区域の各々は両方向フレームのブロックのラインを記憶するために用いられる。更にメモリ４は、"FIFO"と名付けられる区域を含み、これは復号器の受信したフレームを記憶するために用いられる。
─ 復号エレメント１は、導線７により圧縮された形で受信したフレームを復号及び圧縮の復元をするため、及び外部メモリ４に書き込むために用いる。
─ ディスプレイ・エレメント３は、復号されたフレームを外部メモリから読み出して、それらを任意のディスプレイ装置（図示されていない）に、ビデオ同期信号と同期をとって導線８経由で供給する。
─ フレーム・メモリの制御エレメント２は、それによって本発明を実行するものである。
フレーム・メモリの制御エレメント２は、次に記載のものを復号エレメント１に与える：─ 復号中のフレームの各ブロックのラインの開始が其処に書き込まれているメモリ・アドレス,─ 動き補償用に使われる予測フィールド（過去及び将来の参照資料）のメモリ・アドレス.
【００３７】
タイプＢのフレームに対しては、このエレメントは次の規約に基づいて機能する：ブロックのラインによって使われる各区域は、もしその内容が既にディスプレイされているならば、復号中にブロックのラインを記憶するために再割当てされることができる。このようなメモリ制御は情報工学の分野では既知であり、従ってその機能についての記述は当業者にはこれで十分であろう。
【００３８】
フレームＢから復号中の各新しいブロックのラインに対して、フレーム・メモリの制御エレメント２は、フレーム符号化の場合にはブロックのライン２つを割り当て、フィールド符号化の場合にはブロックのライン１つを割り当てる。もしブロックのメモリ・ラインが１つも使えなければ、ページPB中に２つのブロックのラインが使えるようになるまで復号過程は停止する。この状態はフレームＢが極めて強力に圧縮されているときに生じることがあり、その場合に復号過程は、DCT 復号及び「半画素」<"demi-pixel">動き補償が実行されなければならない場合におけるよりも更に急速に実現されることがある。この場合は開始に当たってページPBに対し更に大きい区域を保留することにより避けられる。フレーム・メモリの制御エレメント２は、復号化されるべきフレームを記憶するために、既にディスプレイされたフィールドを含む２つのメモリ区域の割当てと共に、新しい復号されたフレームＩ又はＰの各々に対しても変更される。もしフィールド区域に含まれるフレームがディスプレイされていれば、ブロックのラインのレベルにおける制御も、フレームＩ又はＰに対するフレーム・メモリ用の制御エレメントにより（フレームＢに対し実現したもの以外に）実行されることがある。そのときフレーム・メモリの制御エレメント２は次の規約に従って機能する：フィールド又はブロックのラインにより利用される各区域は、もしその内容が既にディスプレイされているならば、そしてそれは動き補償用の参照としては最早使われないならば、復号中に同じタイプのフィールド又はブロックのラインを記憶するために再割当てされることがある。従ってもしフィールド・メモリのブロックのライン第「ｎ」番が完全にディスプレイされているならば、それは復号中にフレームＩ又はＰのブロックのライン第「ｐ」番（ｐ＜ｎとする）を記憶するために、もし他のフィールド・メモリが１つも使えないならば、使用することができる。従って例えば純粋に予測的な符号化過程の場合（すなわち、タイプＢのフレームが無く、フレームＰはフレームＢがフレームＰの間に挿入されている場合におけるよりも高いリズムで復号器により受信される場合）には、ブロックのライン中に配列されたメモリP1又はメモリP3は、偶フィールドの下半分をそれらの下部に含み、その次の偶フィールドの開始をそれらの上部に含むことができ、同様に、ブロックのライン中に配列されたメモリP2及びメモリP4は、奇フィールドの下半分をそれらの下部に含み、その次の奇フィールドの開始をそれらの上部に含むことができる。
【００３９】
フレーム・メモリの制御エレメント２はディスプレイ・エレメントに、ディスプレイ中のフレームの各ブロックのラインの開始に対応するメモリ・アドレスを与える。ディスプレイ・エレメントによりＶ本のディスプレイ・ラインごとに行われる各要請に応じて、フレーム・メモリに対する制御エレメント２は、ディスプレイされるべきブロックのラインの開始が位置する外部メモリ・アドレスを供給する。
【００４０】
ディスプレイ過程はメモリに対して優位でなければならないから、復号過程の入力で圧縮されたデータの欠落により復号過程が中断されなければならないときを除き、それは決してディスプレイに必要なデータを予想して実行されてはならない。ディスプレイ過程はブロックのライン区域ごとのメモリを開放し、それは引き続いて、復号中のブロックのラインを記憶するためにフレーム・メモリの制御エレメント２により再割当てされる。
【００４１】
図７は、図６のフレーム・メモリの制御エレメント２の内部分割を示す。該エレメントは次の３つのモジュールにより構成される：制御モジュール９，「メモリユニット」モジュール６，及び「計算ユニット」モジュール５である。制御ユニット９は復号エレメント１から導線10経由で復号されたフレームの特徴に対応する２進数列からの情報を受信する、特に：─ フレームのタイプ，─ 符号化のタイプ，─ クロミナンスの副標本化のタイプを受信する。それはまた、復号エレメントから導線11経由で、その次の復号されるべきブロックのラインに対するメモリ割当て要請を受信する。
【００４２】
復号エレメントからの各メモリ・アドレス要請に応じて、制御モジュールは外部メモリ中に存在する各ブロックのラインに係わる情報を含むメモリユニット（MUと記す）を探索する。もしブロックのラインが１つも使用できなければ、記憶されるべきブロックのラインに対応するメモリ・スペースが空くという予想の下に復号動作を停止する。もしブロックのライン区域が１つ使用可能であれば、ユニットMUは計算ユニット５（CUと記す）に対する指標を与え、これは外部メモリ４中の対応するメモリ・アドレスを生成し、それを導線13に供給する。引き続きこのアドレスはユニットCUによって復号エレメント１に供給される。ディスプレイ・エレメント３は、該ディスプレイ・エレメントにより外部メモリ４からその次にディスプレイされようとするブロックのラインが其処で読み出されるべきメモリ・アドレスを、導線12経由でモジュール９に要請する。
【００４３】
ディスプレイ・エレメントからのメモリ・アドレスの各要請に応じて、制御モジュールは、指標をユニットCUに供給するユニットMUを探索し、該指標は外部メモリ・アドレスを供給するために復号される。もしこのアドレスが得られなければ、換言すればもし復号過程が正しく実行されなければ、フレーム・メモリの制御エレメント２は、正規にディスプレイされるフレームに十分近接しているフレームを供給するという観点で、最後のフレームＩ又はＰに伴うブロックのラインのメモリ区域のアドレスをディスプレイ・エレメント３に供給する。
【００４４】
ユニットMUはメモリとアドレス生成器とにより構成される。メモリ中に記憶されているブロックのラインの数は限定されているから、外部メモリ中のブロックのラインの指標がユニットMUのメモリに対するアドレスとして使用される。このアドレスに伴うデータは２つのフィールドで構成される：─ データ：フレーム中のブロックのラインの指標に対応するもの．
─ 制御：メモリ中のブロックのラインに伴うすべての制御情報を含むもの．
【００４５】
制御モジュール９は常に復号エレメント１及びディスプレイ・エレメント３の要請に関する予想の下に働く。それは、ブロックのライン第「ｎ」番を復号中（又はディスプレイ中）に、ブロックのライン第「 n＋1 」番が其処に書き込まれなければならない（又は読み出されなければならない）メモリ・アドレスを計算する。
【００４６】
メモリの制御はフレームＢに対してはブロックのラインに基づいて実行されるから、メモリの拡大は小メモリ増加<small memory increments> に対応するブロックのラインごとに実現する。それに反しフレームのシーケンスについての試験は、Ｔdec 及びＴailleminＥの一対の最適値を見出すために復号時間Ｔdec に対する正確な限界を先験的に知ることなく、Ｔdec 及びＴailleminＥの種々の値で行ってもよい。
【００４７】
また一方では、もしフレームＢに対するブロックのラインに割り当てられたメモリサイズが固定しているならば、復号システムの動作周波数は、フレームＢのブロックのラインを記憶するために割り当てられたメモリサイズにより課せられる制限に合致するようなＴdec 値をもたらすように定めることができる。
【００４８】
本発明は50Hzシステムにおいて特に興味があり、そこではフレーム当たりのメモリ制御はクロミナンスに対して水平及び垂直に因数２の副標本化フォーマットのために３フレームを記憶することになり3× 720× 576×12 ＝ 14.93×106 ビットである。もし復号フレーム用のシステムが16メガビットのDRAMで構築されるとするならば、約 7.4×106 ビット／秒の等価レートに対応する圧縮されたフレームを記憶するために、其処では 1.847×106 ビットしか使用可能でない。
【００４９】
本発明では画素メモリ部に14.197×106 ビットのみが使用され、その結果として、2.58×106 ビットが16メガビット・メモリ・システムで圧縮されたフレーム用に使うことができる、これは約10.4×106 ビット／秒のレートに対応する。
【図面の簡単な説明】
【図１】図１は、フレームの相互に関する符号化を説明する図である。
【図２】図２は、従来の技術の時間ダイアグラムを示す図である。
【図３】図３は、本発明の方法による時間ダイアグラムを示す図である。
【図４】図４は、タイプＢのフレームのブロックのラインを含むメモリ・ページの一部の制御を説明する図である。
【図５】図５は、１秒当たり60フィールドの形でディスプレイされる１秒当たり24フレームの映画画像の場合における本発明の方法による時間ダイアグラムを示す図である。
【図６】図６は、ページP1からP4までとPBとに分割されたメモリを持つ本発明による圧縮復元及び復号装置の分割を図式的に示す図である。
【図７】図７は、図６のエレメント２の構造を図式的に示す図である。
【符号の説明】
１ 復号エレメント
２ フレーム・メモリの制御エレメント
３ ディスプレイ・エレメント
４ メモリ
５ 「計算ユニット」モジュール
６ 「メモリユニット」モジュール
９ 制御モジュール
Claims (7)
- 符号化されたデジタルフレームの復号方法であって、単位時間ごとに取り扱われる画素数が固定され、フレームが、各々が各水平及び垂直方向に複数の画素を有するブロックに分割され、逐次送出されるブロック中の処理に基づいて圧縮が行なわれ、各フレームが二つのフィールドの形態でディスプレイされ、フレームを、タイプＩ、タイプＰ及びタイプＢを有する少なくとも３タイプのものとし、前記タイプＩのフレームが、他のフレームを参照することなく絶対値で符号化され、前記タイプＰのフレームが、先行するタイプＩ又はタイプＰのフレームを参照して符号化され、前記タイプＢのフレームが、各々が前記タイプＩ又はタイプＢのフレームである少なくとも二つの他のフレームを参照して符号化され、前記タイプＩ又はタイプＰのフレームと前記タイプＢのフレームとの所定の対を設定して、前記タイプＩ又はタイプＰのフレームが、それに先行して表示される必要がある前記タイプＢのフレームを符号化し又は復号する役割を果たし、符号化又は復号されたフレームを格納するメモリスペースを有する、フレームの復号方法において、前記メモリスペースを５ページの形態で配置し、そのうちの４ページが、各々が前記タイプＩ又はタイプＰのフィールドを格納するのに用いられ、第５ページが、各々が１フィールドの全部の容量を有するセクションに分割され、そのセクションは、前記タイプＢのフレームのフィールドの一部を格納するのに用いられ、その部分が、フレームの幅と同じ幅を有するブロックのラインを有し、前記タイプＢのフレームが、前記フィールド又はフレームの一部の連続する段階で一度に復号され、復号された又は復号中の部分が、前記第５ページ中の既にその内容がディスプレイされているセクションのアドレスに毎回漸進的に位置することを特徴とするデジタルフレームの復号方法。
- 請求項１に記載のフレームの復号方法において、上記セクションは、フレーム・ラインの長さを並んで占有するブロックの量に対応するブロックのライン区域であり、１ブロックのラインの連続する段階で両方向タイプのフレームと共に１度に復号され、丁度今復号されたばかりの又は現在復号中の上記ブロックのラインは、第５ページ中の既にその内容がディスプレイされているブロックのライン区域のアドレスに毎回漸進的に位置することを特徴とするフレームの復号方法。
- 請求項１又は２に記載のフレームの復号方法において、セクションの制御はタイプＩのフレーム又はタイプＰのフレームに対しても実行され、該制御のためにフィールドの一部により使用される各セクションは、もしこのセクションの内容が既にディスプレイされているならば、そしてもしそれが動き補償用の参照としては最早用いられないならば、丁度今復号されたばかりのフィールド又は現在復号中のフィールドの一部を記憶するために再割当てされることを特徴とするフレームの復号方法。
- １秒当たり25フレームの標準品質の画像を復号するための、請求項１ないし３のうちのいずれか１項に記載のフレームの復号方法において、すべてのページは、16メガビットの容量を持つ１つの同じメモリユニット内に位置し、復号するために受信したフレームもまた同じユニットのメモリの残りの部分に位置することを特徴とするフレームの復号方法。
- １秒当たり25フレームの標準品質の画像を復号するための、請求項１ないし４のうちのいずれか１項に記載のフレームの復号方法において、タイプＩのフレームに対しては、フィールドの復号の開始とそれのディスプレイの開始との間の遅延フィールドの数は３であることを特徴とするフレームの復号方法。
- 符号化されたディジタルフレームの復号装置であって、該装置では、単位時間ごとに取り扱われる画素の数は固定されており、各々がフレームの一部を表すブロックに１フレームが分割され、また、フレームに対する圧縮アルゴリズムは逐次送出されるブロック中での処理に基づくものを用いて、上記フレームは各々が２つのフィールドの形で符号化され、フレームを、タイプＩ、タイプＰ及びタイプＢを有する少なくとも３タイプのものとし、前記タイプＩのフレームが、他のフレームを参照することなく絶対値で符号化され、前記タイプＰのフレームが、先行するタイプＩ又はタイプＰのフレームを参照して符号化され、前記タイプＢのフレームが、各々が前記タイプＩ又はタイプＢのフレームである少なくとも二つの他のフレームを参照して符号化され、前記タイプＩ又はタイプＰのフレームと前記タイプＢのフレームとの所定の対を設定して、前記タイプＩ又はタイプＰのフレームが、それに先行して表示される必要がある前記タイプＢのフレームを符号化し又は復号する役割を果たし、符号化又は復号されたフレームを格納するメモリスペースを有するメモリ、及び、圧縮された形で受信したフレームを復号するため、並びに復号され終わったフレーム又は現在復号中のフレームをメモリに書き込むための復号エレメントのあるフレーム復号装置において、上記メモリは各々が１フィールドを入れる容量のある４つのページと第５のページとに分割され、該第５ページは複数のセクションに分割され、その１セクションは１フィールドの全部を入れることができ、また該第５ページはフィールドのサイズに２セクションのサイズを足したものより大きいサイズを持ち、上記メモリは更に制御エレメントをも有し、該制御エレメントはタイプＢのフレームに対しフィールド又はフレームの復号された部分のディスプレイを制御する手段を設けて、それにより各セクションを再割り当てして、もしこのセクションの内容が既にディスプレイされているならば丁度今復号されたばかりのフィールドの部分又は現在復号中のフィールドの部分を登録するようにし、また、上記制御エレメントはメモリ・アドレスを復号エレメントに与える手段を設けて、丁度今復号されたばかりのフィールド或いはフレームの各部分の開始又は現在復号中のフィールド或いはフレームの各部分の開始が該アドレスに書き込まれることを特徴とするフレーム復号装置。
- 請求項６に記載のフレーム復号装置において、該装置は第１ないし第４ページ用のセクション制御手段を設けて、該手段により各セクションは、もしこのセクションの内容が既にディスプレイされているならば、そしてもしそれが動き補償用の参照としては最早用いられないならば、丁度今復号されたばかりのフィールドの新しい部分又は現在復号中のフィールドの新しい部分を記憶するために再割り当てされることを特徴とするフレーム復号装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9303778 | 1993-03-31 | ||
| FR9303778A FR2703535A1 (fr) | 1993-03-31 | 1993-03-31 | Procédé et dispositif pour décoder des images comprimées. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0723399A JPH0723399A (ja) | 1995-01-24 |
| JP3623980B2 true JP3623980B2 (ja) | 2005-02-23 |
Family
ID=9445587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06293194A Expired - Lifetime JP3623980B2 (ja) | 1993-03-31 | 1994-03-31 | 圧縮されたフレームの復号方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5561465A (ja) |
| EP (1) | EP0618722B1 (ja) |
| JP (1) | JP3623980B2 (ja) |
| DE (1) | DE69411791T2 (ja) |
| FR (1) | FR2703535A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768629A (en) * | 1993-06-24 | 1998-06-16 | Discovision Associates | Token-based adaptive video processing arrangement |
| KR950703259A (ko) * | 1993-06-28 | 1995-08-23 | 오오가 노리오 | 동화상 복호화 장치(Moving picture decoding apparatus) |
| EP0710028A3 (en) * | 1994-10-28 | 2000-01-19 | Kabushiki Kaisha Toshiba | Image decoding apparatus |
| FR2728092A1 (fr) * | 1994-12-07 | 1996-06-14 | Philips Electronique Lab | Procede pour le decodage d'images comprimees |
| JP3694912B2 (ja) * | 1995-02-23 | 2005-09-14 | 株式会社日立製作所 | メモリ制御方法及び画像復号装置 |
| FR2731864B1 (fr) * | 1995-03-14 | 1997-06-06 | Sgs Thomson Microelectronics | Decodeur mpeg a capacite memoire reduite |
| JPH08275170A (ja) * | 1995-03-30 | 1996-10-18 | Canon Inc | 画像処理装置 |
| JPH08289302A (ja) * | 1995-04-14 | 1996-11-01 | Toshiba Corp | 画像復号化装置 |
| GB2301973B (en) * | 1995-06-06 | 1999-10-20 | Sony Uk Ltd | Motion compensated video processing |
| JPH0974566A (ja) * | 1995-09-04 | 1997-03-18 | Sony Corp | 圧縮符号化装置及び圧縮符号化データの記録装置 |
| US6057893A (en) * | 1995-12-28 | 2000-05-02 | Sony Corporation | Picture encoding method, picture encoding apparatus, picture transmitting method and picture recording medium |
| JP3535297B2 (ja) * | 1996-01-26 | 2004-06-07 | ローム株式会社 | 画像データ復号方法およびこの方法を用いた画像データ復号装置 |
| KR100215824B1 (ko) * | 1996-04-09 | 1999-08-16 | 구자홍 | 엠펙 디코더의 프레임 메모리 및 영상 데이타 디코딩방법 |
| JPH11510989A (ja) * | 1996-06-05 | 1999-09-21 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 符号化ディジタルビデオ信号を復号化する方法および装置 |
| DE69731342T2 (de) * | 1996-08-22 | 2005-03-17 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildverarbeitungsvorrichtung |
| KR100198541B1 (ko) | 1996-08-26 | 1999-06-15 | 구자홍 | 영상 프레임 데이터를 일 메모리에 저장하는 방법 |
| US5870087A (en) * | 1996-11-13 | 1999-02-09 | Lsi Logic Corporation | MPEG decoder system and method having a unified memory for transport decode and system controller functions |
| GB9704027D0 (en) * | 1997-02-26 | 1997-04-16 | Discovision Ass | Memory manager for mpeg decoder |
| US6128340A (en) * | 1997-03-14 | 2000-10-03 | Sony Corporation | Decoder system with 2.53 frame display buffer |
| AU7796998A (en) * | 1997-05-30 | 1998-12-30 | Sony Electronics Inc. | Two pass decoding of mpeg b pictures for memory storage reduction |
| US5903311A (en) * | 1997-05-30 | 1999-05-11 | Sony Corporation | Run level pair buffering for fast variable length decoder circuit |
| KR100269111B1 (ko) * | 1997-06-27 | 2000-10-16 | 윤종용 | 비디오 디코딩과 출력 타이밍 제어방법 및 그 장치 |
| US6198773B1 (en) | 1997-12-18 | 2001-03-06 | Zoran Corporation | Video memory management for MPEG video decode and display system |
| US6765625B1 (en) * | 1998-03-09 | 2004-07-20 | Divio, Inc. | Method and apparatus for bit-shuffling video data |
| JP3120773B2 (ja) * | 1998-04-06 | 2000-12-25 | 日本電気株式会社 | 画像処理装置 |
| US6970176B1 (en) | 1998-06-23 | 2005-11-29 | Van Der Meulen Pieter Sierd | Video processing in PC uses statistically tuned color cube |
| FR2780185B1 (fr) * | 1998-06-23 | 2000-08-11 | St Microelectronics Sa | Procede et dispositif de traitement d'images, comprimees notamment selon les normes mpeg |
| EP1758403A3 (en) * | 1998-12-23 | 2007-09-26 | Zoran Corporation | Video memory management for MPEG video decode and display system |
| JP4486755B2 (ja) * | 1998-12-23 | 2010-06-23 | ゾラン コーポレイション | Ｍｐｅｇビデオ復号・表示システムのためのビデオメモリ管理 |
| US6658056B1 (en) | 1999-03-30 | 2003-12-02 | Sony Corporation | Digital video decoding, buffering and frame-rate converting method and apparatus |
| US6246720B1 (en) * | 1999-10-21 | 2001-06-12 | Sony Corporation Of Japan | Flexible software-based decoding system with decoupled decoding timing and output timing |
| JP2003515290A (ja) * | 1999-11-17 | 2003-04-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｍｐｅｇビデオストリームの逆転再生 |
| AU2001296326A1 (en) * | 2000-09-27 | 2002-04-08 | The Regents Of The University Of California | Client-based interactive digital television architecture |
| KR100750096B1 (ko) * | 2001-04-19 | 2007-08-21 | 삼성전자주식회사 | 효율적인 영상 처리를 위한 전/후처리 방법 및 그를적용한 전/후 처리 시스템 |
| AU2003242037A1 (en) * | 2002-07-02 | 2004-01-23 | Matsushita Electric Industrial Co., Ltd. | Image encoding method and image decoding method |
| JP2004159191A (ja) * | 2002-11-07 | 2004-06-03 | Seiko Epson Corp | 画像データに応じたフレームレートの変換 |
| US20040179610A1 (en) * | 2003-02-21 | 2004-09-16 | Jiuhuai Lu | Apparatus and method employing a configurable reference and loop filter for efficient video coding |
| KR100693669B1 (ko) * | 2003-03-03 | 2007-03-09 | 엘지전자 주식회사 | 피일드 매크로 블록의 레퍼런스 픽쳐 결정 방법 |
| TWI244339B (en) * | 2004-10-20 | 2005-11-21 | Sunplus Technology Co Ltd | Memory managing method and video data decoding method |
| US8559510B2 (en) * | 2006-08-10 | 2013-10-15 | Canon Kabushiki Kaisha | Image decoding apparatus |
| JP4799504B2 (ja) * | 2006-08-10 | 2011-10-26 | キヤノン株式会社 | 画像復号化装置及びその制御方法 |
| KR101187530B1 (ko) * | 2011-03-02 | 2012-10-02 | 한국과학기술원 | 모노스코픽, 스테레오 스코픽 및 멀티뷰를 위한 렌더링 방법, 시스템 및 이를 위한 기록매체 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2653629B1 (fr) * | 1989-10-20 | 1995-07-07 | Europ Rech Electr Lab | Dispositif de compensation de mouvement et recepteur de television comportant un tel dispositif. |
| EP0683615B1 (en) * | 1990-10-31 | 1999-05-19 | Victor Company Of Japan, Ltd. | Compression method for interlace moving image signals |
| US5168356A (en) * | 1991-02-27 | 1992-12-01 | General Electric Company | Apparatus for segmenting encoded video signal for transmission |
| US5317397A (en) * | 1991-05-31 | 1994-05-31 | Kabushiki Kaisha Toshiba | Predictive coding using spatial-temporal filtering and plural motion vectors |
| JPH05137131A (ja) * | 1991-11-13 | 1993-06-01 | Sony Corp | フレーム間動き予測方法 |
| US5293229A (en) * | 1992-03-27 | 1994-03-08 | Matsushita Electric Corporation Of America | Apparatus and method for processing groups of fields in a video data compression system |
-
1993
- 1993-03-31 FR FR9303778A patent/FR2703535A1/fr active Pending
-
1994
- 1994-03-25 EP EP94200805A patent/EP0618722B1/fr not_active Expired - Lifetime
- 1994-03-25 DE DE69411791T patent/DE69411791T2/de not_active Expired - Fee Related
- 1994-03-30 US US08/221,148 patent/US5561465A/en not_active Expired - Lifetime
- 1994-03-31 JP JP06293194A patent/JP3623980B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2703535A1 (fr) | 1994-10-07 |
| JPH0723399A (ja) | 1995-01-24 |
| EP0618722B1 (fr) | 1998-07-22 |
| DE69411791T2 (de) | 1999-02-25 |
| DE69411791D1 (de) | 1998-08-27 |
| US5561465A (en) | 1996-10-01 |
| EP0618722A1 (fr) | 1994-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3623980B2 (ja) | 圧縮されたフレームの復号方法及び装置 | |
| JP3943129B2 (ja) | ３：２のプルダウンで映像をデコードしそして表示するメモリ利用法 | |
| US7333545B2 (en) | Digital video decoding, buffering and frame-rate converting method and apparatus | |
| US6002438A (en) | Method and apparatus for storing decoded video information | |
| US6301299B1 (en) | Memory controller for an ATSC video decoder | |
| US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| US5701160A (en) | Image encoding and decoding apparatus | |
| EP1727090A1 (en) | Method and system for digital decoding 3d stereoscopic video images | |
| US5729303A (en) | Memory control system and picture decoder using the same | |
| US6028612A (en) | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| JPH0818953A (ja) | 動画像復号表示装置 | |
| KR100391038B1 (ko) | 감소된메모리용량을요구하는압축비디오데이터디코딩방법 | |
| US5936670A (en) | Method and device for decoding coded digital video signals | |
| US5828425A (en) | Apparatus for decoding video data | |
| US6525783B1 (en) | Video decoding system | |
| EP0667717B1 (en) | Method and apparatus for reproducing picture data | |
| US5754243A (en) | Letter-box transformation device | |
| JP3869038B2 (ja) | 復号化方法及び受信装置 | |
| JP3123938B2 (ja) | 映像フレームデータを一メモリに貯蔵する方法 | |
| EP0632662A1 (en) | Motion compensator for video coder/decoder | |
| JPH08280022A (ja) | 符号化ビデオ信号の復号化方法及び装置 | |
| WO2000059218A1 (en) | Digital video decoding, buffering and frame-rate converting method and apparatus | |
| US5113243A (en) | Method of and device for decoding animated images | |
| US5774590A (en) | Image data reproducing apparatus | |
| KR0130452B1 (ko) | 영상복호장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |