KR100269111B1

KR100269111B1 - 비디오 디코딩과 출력 타이밍 제어방법 및 그 장치

Info

Publication number: KR100269111B1
Application number: KR1019970028146A
Authority: KR
Inventors: 유필호
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-06-27
Filing date: 1997-06-27
Publication date: 2000-10-16
Also published as: US6141383A; KR19990004132A

Abstract

본 발명의 비디오 디코딩과 출력 타이밍 제어방법과 그 장치가 개시되어 있다. 본 발명은 입력되는 비디오 비트 스트림에 포함된 B 픽쳐를 이전의 I와 P 픽쳐 및 이후의 I와 P 픽쳐를 근거로 하여 디코딩하는 비디오 디코더, 디코딩된 B 픽쳐를 1 프레임 저장하는 메모리와 메모리에 저장된 디코딩된 B 픽쳐를 출력하는 동안 출력 진행정도와 디코딩 진행정도를 비교하여 중첩되지 않도록 B 픽쳐의 디코딩을 제어하는 디코딩 제어기를 포함하여 B 픽쳐 저장용 메모리 크기를 1 프레임으로 하면서 픽쳐의 디코딩과 출력이 중첩되지 않게 하여 2 프레임 크기의 메모리를 사용하지 않고도 디코딩 효율이 저하되지 않는다.

Description

비디오 디코딩과 출력 타이밍 제어방법 및 그 장치

본 발명은 디코딩 분야에 관한 것으로, 특히 MPEG2 비트 스트림을 디코딩하는 비디오 디코더에 있어서 연속되는 B 픽쳐들의 디코딩과 출력 타이밍을 제어하는 방법 및 그 장치에 관한 것이다.

MPEG(moving picture experts group)-2 비디오의 픽쳐 타입은 I(intra-coded)픽쳐, B(bidirectionally-coded) 픽쳐, P(predictive-coded) 픽쳐 세가지가 있고, MPEG2 비디오는 프레임 픽쳐 또는 필드 픽쳐 단위로 코딩된다. I 픽쳐는 다른 픽쳐와 상관없이 디코딩될 수 있고, P 픽쳐는 이전의 I 또는 P 픽쳐로부터 디코딩될 수 있으며, B 픽쳐는 이전의 I/P 픽쳐들과 이후의 I/P 픽쳐들로부터 디코딩될 수 있다.

입력 픽쳐들이 I,B,P 픽쳐 모두 포함되어 있는 경우에는 디코딩 순서와 디스플레이(출력) 순서가 다르기 때문에 디코딩 타이밍과 출력 타이밍을 제대로 제어하여야만 원래의 화상으로 복원할 수 있다. 따라서, 비디오 디코더는 I와 P 픽쳐 디코딩을 위한 각각의 프레임 메모리를 포함하고, 또한 B 픽쳐 디코딩을 위한 이전의 I/P 프레임과 이후의 I/P프레임이 저장된 메모리가 있어야 한다.

여기서, B 픽쳐가 프레임 픽쳐인데 필드별로 출력되어야 하는 경우가 있기 때문에 B 픽쳐도 최소한 1필드는 저장된 후에 출력되어야 한다. 그러나, B 픽쳐를 1필드만 저장하는 경우는 1 필드 출력기간에 1 프레임을 디코딩해야 하기 때문에 디코딩 시간 분배가 효율적이지 못한 문제점이 있었다.

또한, B 픽쳐 1 프레임을 디코딩하여 저장하고, 그 저장된 1 프레임의 B 픽쳐를 출력하는 동안에 다음 B 픽쳐 1 프레임을 저장하기 위해서 B 픽쳐 저장용 메모리 크기를 2 프레임으로 하면 디코딩과 출력 타이밍 제어는 쉽게 이루어지지만 하드웨어의 부담이 커지는 문제점이 있었다.

따라서, MPEG2 메인 프로파일 하이 레벨(main profile high level)의 최대 프레임 크기가 약 27Mbit이기 때문에 B 픽쳐 저장용 메모리 공간을 1 프레임으로 하는 것이 경제적이다. 그러나, B 픽쳐를 1 프레임만 저장하면, B 픽쳐가 프레임픽쳐인데 필드별로 출력되어야 하는 경우 연속하는 B 픽쳐들의 디코딩과 출력 타이밍 제어가 복잡해지는 문제점이 있었다.

본 발명의 목적은 B 픽쳐의 디코딩과 출력에 필요한 메모리 크기를 1 프레임으로 사용하고 연속되는 B 픽쳐들의 디코딩된 데이터와 출력 데이터가 서로 중첩되지 않도록 용이하게 제어하는 방법을 제공하는 데 있다.

본 발명의 다른 목적은 B 픽쳐의 디코딩과 출력에 필요한 메모리크기를 1 프레임으로 사용하고, 연속되는 B 픽쳐들의 디코딩된 데이터와 출력 데이터가 서로 중첩되지 않도록 용이하게 제어하는 장치를 제공하는 데 있다.

상기한 목적을 달성하기 위하여, 본 발명에 의한 비디오 디코딩과 출력 타이밍 제어방법은 디코딩된 B 픽쳐 데이터를 저장하기 위한 메모리를 구비한 비디오 디코더의 비디오 디코딩과 출력 타이밍 제어 방법에 있어서, 입력되는 비디오 비트 스트림에 포함된 B 픽쳐를 이전의 I와 P 픽쳐 및 이후의 I와 P 픽쳐를 근거로 하여 디코딩해서 1 프레임의 디코딩된 B 픽쳐 데이터를 메모리에 기입하는 단계 및 메모리로부터 디코딩된 B 픽쳐를 출력하는 동안 출력 진행정도와 디코딩 진행정도를 비교하여 중첩되지 않도록 B 픽쳐의 디코딩을 제어하는 단계를 포함함을 특징으로 한다.

상기한 다른 목적들을 달성하기 위하여, 본 발명에 의한 비디오 디코딩과 출력 타이밍 제어장치의 비디오 디코더는 입력되는 비디오 비트 스트림에 포함된 B 픽쳐를 이전의 I와 P 픽쳐 및 이후의 I와 P 픽쳐를 근거로 하여 디코딩하고 메모리는 1 프레임의 디코딩된 B 픽쳐를 저장하고, 디코딩 제어기는 메모리에 저장된 디코딩된 B 픽쳐를 출력하는 동안 출력 진행정도와 디코딩 진행정도를 비교하여 중첩되지 않도록 B 픽쳐의 디코딩을 제어함을 특징으로 한다.

도 1은 본 발명에 의한 비디오 디코딩과 출력 타이밍 제어장치의 블록도이다.

도 2의 (a)는 본 발명의 이해를 돕기 위한 인코더의 입력 타이밍도이고, 도 2의 (b)는 인코더의 출력이면서 디코더의 입력 타이밍도이고, 도 2의 (c)는 디코더의 출력 타이밍도이다.

도 3의 (a) 내지 (f)는 탑필드 우선신호가 "1"인 경우 도 1에 도시된 제어장치의 출력 타이밍도이다.

도 4의 (a) 내지 도 4의 (f)는 탑필드 우선신호가 "0"인 경우 도 1에 도시된 제어장치의 출력 타이밍도이다.

도 5는 도 1에 도시된 디코딩 제어기의 상세 블록도이다.

도 6의 (a) 내지 (d)는 도 5에 도시된 디코딩 제어기의 입출력신호의 타이밍도이다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 비디오 디코딩과 출력 타이밍 제어방법 및 그 장치의 바람직한 실시예를 설명하기로 한다.

도 1에 있어서, MPEG2 비디오 디코더(110)는 입력되는 비디오 비트스트림으로부터 비디오 데이터를 복호화하고, 비디오 비트스트림에 포함된 픽쳐 타입신호, 슬라이스 수직 위치신호, 탑필드 우선신호를 검출해서 검출된 픽쳐 타입신호와 슬라이스 수직 위치신호는 디코딩 제어기(130)에 출력한다. 또한, MPEG2 비디오 디코더(110)는 입력되는 비디오 비트스트림에 포함된 픽쳐 타입신호에 따라 B 픽쳐이면 디코딩하면서 외부로부터 입력되는 필드 구분신호와 수평 동기신호에 동기되게 탑필드 우선신호에 근거하여 출력한다. 이때 B 픽쳐의 저장 크기를 1 프레임으로 하는 프레임 메모리(120)로 사용하면 B 픽쳐의 디코딩과 출력이 중첩되는 경우가 발생하는 데 즉, 출력 진행정도가 디코딩 진행정도를 앞서면 디코딩 제어기(130)에서 디코딩 중지신호를 발생하여 MPEG2 비디오 디코더(110)의 디코딩을 중지시켜 디코딩과 출력이 중첩되지 않도록 한다.

부가적으로, MPEG2 비디오 디코더(110)는 I 픽쳐이면 디코딩해서 프레임 메모리(120)에 저장해서 이전에 저장된 I픽쳐 데이터를 필드 구분신호와 수평 동기신호에 동기되게 탑필드 우선신호에 근거하여 출력하고, P 픽쳐이면 디코딩해서 P-프레임 메모리(120)에 저장하고 이전에 저장된 P픽쳐 데이터를 필드 구분신호와 수평 동기신호에 동기되게 탑필드 우선신호에 근거하여 출력하므로서 인코딩전의 원래 순서대로 출력할 수 있다. 이때, 프레임 메모리(120)는 B를 위한 1 프레임 메모리 영역 뿐만 아니라 I와 P를 위한 프레임 메모리영역이 할당되어 있다.

여기서, 입력되는 비트 스트림에 I,P 픽쳐 뿐만 아니라 B 픽쳐가 있는 경우에는 디코딩순서와 출력순서가 다르므로 디코딩순서대로 출력해서는 안된다. 즉, 도시되지 않은 송신측의 MPEG2 비디오 인코더의 입력 순서가 도 2의 (a)에 도시된 바와 같이 I1,B2,B3,P4,B5,B6,P7,B8,B9,P10,B11,B12,P13,...이면, MPEG2 비디오 인코더의 출력과 MPEG2 비디오 디코더(110)의 입력 순서는 도 2의 (b)에 도시된 바와 같이, I1,P4,B1,B2,P7,B5,B6,P10,B8,B9,P13,...이고, MPEG2 비디오 더코더(120)의 출력 순서는 도 2의 (c)에 도시된 바와 같이 MPEG2 인코더의 입력 순서와 동일하게 I1,B2,B3,P4,B5,B6,P7,B8,B9,P10,...이다.

그러나, B 픽쳐의 저장 크기를 1 프레임만 사용하면 도 3 및 4에 도시된 바와 같이 B 픽쳐의 디코딩과 출력이 중첩되는 경우가 발생된다. 즉, MPEG2 비디오 디코더(110)는 프레임 픽쳐인 입력 픽쳐를 MPEG2 비디오 비트스트림에 포함되어 있는 탑필드 우선신호(top_field_first)에 따라 즉, 탑필드 우선신호가 "1"이면 바텀 필드(bottom field)에서 디코딩을 시작하고, "0"이면 탑 필드(top field)에서 디코딩을 시작하고, 출력 필드는 도 3의 (a)에 도시된 바와 같이 외부로부터 입력되는 필드 구분신호에 따라 해당되는 필드를 출력한다.

여기서, 탑필드 우선신호는 프레임 픽쳐의 출력 필드 순서를 나타내는 정보로서, "1"이면 탑 필드가 먼저 출력되어야 하고, "0"이면 바텀 필드가 먼저 출력되어야 한다. 탑 필드는 프레임의 첫 번째, 세 번째 등의 홀수번째 라인들을 포함하는 필드이고, 바텀 필드는 두 번째, 네 번째 등의 짝수번째 라인들을 포함하는 필드이다. 그리고, 도 3의 (a)에 도시된 필드 구분신호는 외부에서 MPEG2 비디오 디코더(110)로 입력되는 신호로서 출력 필드가 탑 필드인지 바텀 필드인지를 정한다. 즉, "0"이면 탑 필드를 "1"이면 바텀 필드를 각각 나타낸다.

따라서, MPEG2 비디오 디코더(110)에서 검출된 탑필드 우선신호가 "1"인 경우 픽쳐 디코딩 기간은 도 3의 (b)에 도시된 바와 같고, 픽쳐 출력기간은 도 3의 (c)에 도시된 바와 같이 탑 필드가 먼저 디코딩되어 출력된다. 현재 디코딩되고 있는 픽쳐가 I/P픽쳐이면 그 이전의 I/P 픽쳐를 출력하고, B 픽쳐가 디코딩되고 있을 때는 디코딩되고 있는 B 픽쳐를 출력한다. 여기서, 도 3의 (b)와 (c)에 도시된 픽쳐 디코딩 순서와 픽쳐 출력 순서는 각각 도 2의 (b)와 (c)에 도시된 픽쳐 디코딩 순서와 픽쳐 출력 순서의 일부를 나타낸다. 그리고, 도 3의 (c)에 도시된 b와 t는 각각 바텀필드와 탑필드를 의미한다.

한편, B 픽쳐 디코딩 기간은 도 3의 (d)에 도시된 바와 같고, 그 디코딩된 B 픽쳐를 도 3의 (e)에 도시된 바와 같이 출력한다. 그런데, 현재 디코딩되고 있는 픽쳐가 B 픽쳐인데 현재 입력 픽쳐 또한 B 픽쳐이면 이전의 디코딩된 B 픽쳐의 두 번째 필드가 출력되는 기간과 현재 B 픽쳐의 디코딩 기간이 도 3의 (f)에 도시된 바와 같이 중첩된다.

이 중첩기간에는 슬라이스단위로 현재 픽쳐의 디코딩정도와 이전의 디코딩된 픽쳐의 출력 진행정도를 비교해서 이전의 디코딩된 데이터가 출력된 후에 현재 디코딩된 데이터를 프레임 메모리(120)에 저장한다. 슬라이스는 픽쳐를 구성하는, 픽쳐보다 하위개념의 부호화단위로서 16라인이다.

입력되는 비트스트림에 포함되어 있는 탑필드 우선신호가 "0" 인 경우에는 바텀필드를 먼저 디코딩해서 먼저 출력하는 타이밍도는 도 4에 도시되어 있으며, 도 4의 (a)는 필드 구분신호, 도 4의 (b)는 픽쳐 디코딩기간, 도 4의 (c)는 픽쳐 출력기간, 도 4의 (d)는 B 픽쳐 디코딩기간, 도 4의 (e)는 B 픽쳐 출력기간, 도 4의 (f)는 B 픽쳐의 중첩기간을 각각 나타낸다.

도 5는 도 1에 도시된 디코딩 제어기(130)의 상세 블록도로서, B 픽쳐의 디코딩과 출력이 중첩되는 기간에 디코딩 진행 정도를 나타내는 한 픽쳐에서의 슬라이스의 수직상의 위치신호(이하 슬라이스 수직위치신호라고 함: slice_vertical_position)가 출력진행정도를 나타내는 출력 슬라이스신호보다 크거나 같을 때는 디코딩 중지신호를 발생하여 MPEG2 비디오 디코더(110)의 디코딩을 중지시켜 디코딩과 출력이 중첩되지 않도록 한다.

도 5에 도시된 디코딩 제어기(130)의 동작을 도 6에 도시된 타이밍도와 결부시켜 설명한다. 즉, 도 6의 (a)에 도시된 바와 같은 슬라이스 수직 위치신호는 비디오 비트 스트림에 포함되어 있는 데이터로서, 비교기(153)의 제1 입력단(a)에 인가된다. 출력 슬라이스 카운터(151)는 입력되는 수평 동기신호를 카운트하여 8개마다 카운트값이 증가되는 도 6의 (b)에 도시된 바와 같은 출력 슬라이스신호를 출력하고, 필드 구분신호의 로직이 바뀔때마다 리셋된다. 여기서, 출력 슬라이스 카운터(151)가 수평동기신호를 8개 카운트하는 것은, 프레임 픽쳐의 한 슬라이스는 16라인이고, 이를 필드별로 분리하면 그 절반인 8라인이 되기 때문이다.

중첩 기간 판단기(152)는 한 픽쳐의 디코딩 시작시에 디코딩할 픽쳐의 픽쳐 타입이 B 픽쳐이고, 이전 픽쳐도 B 픽쳐이면 도 6의 (c)에 도시된 바와 같은 중첩기간신호를 1로 만들어 중첩기간이 시작됨을 나타내고, 필드 구분신호가 바뀌는 시점에서 그 중첩신호를 "0"로 만들어 중첩기간이 끝났음을 알린다. 여기서, 픽쳐 타입신호는 비디오 비트 스트림에 포함되어 있는 2비트 데이터이고, "01"이면 I 픽쳐를, "10"이면 P 픽쳐를, "11"이면 B 픽쳐를 각각 나타낸다.

비교기(153)는 도 6의 (a)에 도시된 슬라이스 수직 위치신호와 출력 슬라이스 카운터(151)에서 출력되는 도 6의 (b)에 도시된 출력슬라이스신호를 비교하여 수직 위치신호가 출력슬라이스신호보다 같거나 크면 로직 "1"을 출력한다.

따라서, 앤드게이트(154)로 구성된 디코딩 중지신호 발생기는 비교기(153)의 출력과 중첩기간 판단기(152)로부터 출력되는 도 6의 (c)에 도시된 바와 같이 로직 "1"의 중첩기간신호를 논리곱하여 도 6의 (d)에 도시된 바와 같은 로직 "1"의 디코딩 중지신호가 출력된다. MPEG2 비디오 디코더(110)는 디코딩 중지신호가 "1" 인 상태에서는 디코딩을 중지하고, 디코딩 중지신호가 다시 "0"이 될 때까지 대기한다.

본 발명의 실시예는 프레임 픽쳐를 디코딩하여 필드단위로 출력하는 경우를 예로 들었지만 프레임 픽쳐를 디코딩하여 프레임 단위로 출력하는 경우에도 적용될 수 있다.

본 발명은, B 픽쳐를 디코딩하고 출력하는 데 있어서, B 픽쳐 저장용 메모리 공간을 1필드 크기로 하면 디코딩 효율이 낮아지고, 2 프레임 크기로 하면 메모리 용량이 커지는 단점을 해결하기 위해, B 픽쳐 저장용 메모리 크기를 1 프레임으로 하면서 픽쳐의 디코딩과 출력이 중첩되지 않게 하여 2 프레임 크기의 메모리를 사용하지 않고도 디코딩 효율이 떨어지지 않는 효과가 있다.

Claims

디코딩된 B(bidirectionally-coded) 픽쳐 데이터를 저장하기 위해 메모리를 구비한 비디오 디코더의 비디오 디코딩과 출력 타이밍 제어 방법에 있어서:

(a) 입력되는 비디오 비트 스트림에 포함된 B 픽쳐를 이전의 I(intra-coded)와 P(predictive-coded) 픽쳐 및 이후의 I와 P 픽쳐를 근거로 하여 디코딩해서 1 프레임의 디코딩된 B 픽쳐 데이터를 상기 메모리에 기입하는 단계; 및

(b) 상기 메모리로부터 디코딩된 B 픽쳐를 출력하는 동안 출력 진행정도와 디코딩 진행정도를 비교하여 중첩되지 않도록 상기 B 픽쳐의 디코딩을 제어하는 단계를 포함함을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어 방법.
제1항에 있어서, 상기 (b)단계에서는 디코딩된 B 픽쳐를 필드별로 출력할 때 B 픽쳐가 연속해서 입력되면 그 이전에 디코딩된 B 픽쳐의 두 번째 필드가 출력되는 기간에는 출력 진행정도와 디코딩 진행정도를 슬라이스단위로 비교하여 디코딩이 출력보다 앞서지 않도록 하는 제어하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어방법.
제1항에 있어서, 상기 (b)단계에서는 디코딩된 B 픽쳐를 프레임별로 출력할 때 B 픽쳐가 연속해서 입력되면 그 이전에 디코딩된 B 프레임 픽쳐가 출력되는 기간에는 출력 진행정도와 디코딩 진행정도를 슬라이스단위로 비교하여 디코딩이 출력보다 앞서지 않도록 제어하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어방법.
제1항에 있어서, 상기 (a)단계에서는 입력되는 비디오 비트 스트림으로부터 프레임 픽쳐의 출력 필드 순서를 나타내는 탑필드 우선신호, 디코딩 진행 정도를 나타내는 한 픽쳐에서의 슬라이스의 수직상의 위치를 나타내는 슬라이스 수직 위치신호, 입력 픽쳐가 I,P 또는 B 픽쳐인지를 나타내는 픽쳐타입신호를 검출하는 단계(a1)를 더 포함함을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어 방법.
제4항에 있어서, 상기 탑필드 우선신호가 "1"이면 바텀 필드기간에 탑 필드를 디코딩하고, 상기 탑필드 우선신호가 "0"이면 탑 필드기간에 바텀 필드를 디코딩하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어방법.
제4항에 있어서, 상기 (b)단계는

(b1) 입력되는 수평동기신호를 슬라이스단위로 카운트하여 출력 진행정도를 나타내는 출력 슬라이스신호를 출력하는 단계;

(b2) 상기 픽쳐 타입신호에 따라 디코딩할 픽쳐가 B 픽쳐이고, 이전 픽쳐도 B 픽쳐이면 중첩기간신호를 발생하는 단계;

(b3) 상기 슬라이스 수직 위치신호와 상기 출력 슬라이스신호를 비교하여 비교신호를 출력하는 단계; 및

(b4) 상기 중첩기간신호와 상기 비교신호를 근거로 하여 디코딩 중지신호를 발생하는 단계를 포함함을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어방법.
제6항에 있어서, 상기 (b4)단계에서는 B 픽쳐의 디코딩과 출력이 중첩됨을 나타내는 중첩기간신호가 발생되는 동안 상기 슬라이스 수직 위치신호가 상기 출력 슬라이스신호보다 크거나 같을 때 디코딩 중지신호를 발생해서 상기 (a)단계로 출력하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어방법.
입력되는 비디오 비트 스트림에 포함된 B(bidirectionally-coded) 픽쳐를 이전의 I(intra-coded)와 P(predictive-coded) 픽쳐 및 이후의 I와 P 픽쳐를 근거로 하여 디코딩하는 비디오 디코더;

상기 디코딩된 B 픽쳐를 1 프레임 저장하는 메모리; 및

상기 메모리에 저장된 디코딩된 B 픽쳐를 출력하는 동안 출력 진행정도와 디코딩 진행정도를 비교하여 중첩되지 않도록 B 픽쳐의 디코딩을 제어하는 디코딩 제어기를 포함함을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어 장치.
제8항에 있어서, 상기 디코딩 제어기는 디코딩된 B 픽쳐를 필드별로 출력할 때 B 픽쳐가 연속해서 입력되면 그 이전에 디코딩된 B 픽쳐의 두 번째 필드가 출력되는 기간에는 출력 진행정도와 디코딩 진행정도를 슬라이스단위로 비교하여 디코딩이 출력보다 앞서지 않도록 하는 제어하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어장치.
제8항에 있어서, 상기 디코딩 제어기는 디코딩된 B 픽쳐를 프레임별로 출력할 때 B 픽쳐가 연속해서 입력되면 그 이전에 디코딩된 B 프레임 픽쳐가 출력되는 기간에는 출력 진행정도와 디코딩 진행정도를 슬라이스단위로 비교하여 디코딩이 출력보다 앞서지 않도록 제어하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어장치.
제8항에 있어서, 상기 비디오 디코더는 입력되는 비디오 비트 스트림으로부터 프레임 픽쳐의 출력 필드 순서를 나타내는 탑필드 우선신호, 디코딩 진행 정도를 나타내는 한 픽쳐에서의 슬라이스의 수직상의 위치를 나타내는 슬라이스 수직 위치신호, 입력 픽쳐가 I,P 또는 B 픽쳐인지를 나타내는 픽쳐타입신호를 검출하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어 장치.
제11항에 있어서, 상기 탑필드 우선신호가 "1"이면 바텀 필드기간에 탑필드를 디코딩하고, 상기 탑필드 우선신호가 "0"이면 탑 필드기간에 바텀 필드를 디코딩하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어장치.
제11항에 있어서, 상기 디코딩 제어기는

입력되는 수평동기신호를 슬라이스단위로 카운트하여 출력 진행정도를 나타내는 출력 슬라이스신호를 출력하고, 입력되는 필드 구분신호에 따라 리셋되는 출력 슬라이스 카운터;

상기 픽쳐 타입신호에 따라 디코딩할 픽쳐가 B 픽쳐이고, 이전 픽쳐도 B 픽쳐이면 중첩기간임을 판단하여 상기 필드 구분신호에 동기되게 중첩기간신호를 발생하는 중첩기간 판단기;

상기 슬라이스 수직 위치신호와 상기 출력 슬라이스신호를 비교하여 비교신호를 출력하는 비교기; 및

상기 중첩기간신호와 상기 비교신호를 근거로 하여 디코딩 중지신호를 발생하여 상기 디코더에 출력하는 발생기를 포함함을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어장치.
제13항에 있어서, 상기 발생기는 B 픽쳐의 디코딩과 출력이 중첩되는 기간임을 나타내는 중첩기간신호가 발생하는 동안 상기 슬라이스 수직 위치신호가 상기 출력 슬라이스신호보다 크거나 같을 때 디코딩 중지신호를 발생하는 것을 특징으로 하는 비디오 디코딩과 출력 타이밍 제어장치.