JPH08305860A - 画像復号表示装置 - Google Patents
画像復号表示装置Info
- Publication number
- JPH08305860A JPH08305860A JP11051295A JP11051295A JPH08305860A JP H08305860 A JPH08305860 A JP H08305860A JP 11051295 A JP11051295 A JP 11051295A JP 11051295 A JP11051295 A JP 11051295A JP H08305860 A JPH08305860 A JP H08305860A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- decoding
- frame
- image
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 表示機能を備える画像復号表示装置の表示の
ための記憶装置の記憶容量を低減する。 【構成】 表示のためのバンク（３６）として１フレー
ムの画素データを格納する記憶容量を有するメモリを用
い、復号化ユニット（１０）におけるフレームの復号開
始タイミングと表示装置２２におけるフレームの画素デ
ータの表示開始タイミングとの時間差を１フィールド時
間とする。
ための記憶装置の記憶容量を低減する。 【構成】 表示のためのバンク（３６）として１フレー
ムの画素データを格納する記憶容量を有するメモリを用
い、復号化ユニット（１０）におけるフレームの復号開
始タイミングと表示装置２２におけるフレームの画素デ
ータの表示開始タイミングとの時間差を１フィールド時
間とする。
Description
【０００１】
【産業上の利用分野】この発明は、符号化された画像デ
ータを復号して表示装置への表示のために復号後の画素
データを出力する画像復号表示装置に関し、特に、予測
符号化された動画像データを復号して表示のために出力
する画像復号表示装置に関する。より特定的にはＭＰＥ
Ｇ（Motion Picture Experts Group）標準の復号処理に
おけるＢピクチュアを記憶する記憶素子の記憶容量を低
減するための構成に関する。
ータを復号して表示装置への表示のために復号後の画素
データを出力する画像復号表示装置に関し、特に、予測
符号化された動画像データを復号して表示のために出力
する画像復号表示装置に関する。より特定的にはＭＰＥ
Ｇ（Motion Picture Experts Group）標準の復号処理に
おけるＢピクチュアを記憶する記憶素子の記憶容量を低
減するための構成に関する。
【０００２】
【従来の技術】膨大な量の画像データの伝送時、画像デ
ータを高能率で符号化してデータ量を低減することが行
なわれる。このような高能率符号化手法の１つに、フレ
ーム（またはフィールド）間予測符号化方式がある。こ
のフレーム（またはフィールド）間予測符号化は、画像
の時間的相関性を利用する符号化方式であり、動画像デ
ータの符号化においてよく用いられている。
ータを高能率で符号化してデータ量を低減することが行
なわれる。このような高能率符号化手法の１つに、フレ
ーム（またはフィールド）間予測符号化方式がある。こ
のフレーム（またはフィールド）間予測符号化は、画像
の時間的相関性を利用する符号化方式であり、動画像デ
ータの符号化においてよく用いられている。
【０００３】このフレーム（またはフィールド）間予測
符号化は以下の手順を含む。符号化対象となる現画面画
像（フレームまたはフィールド）と時間的に近接する画
面画像（以下、単に画像と称す）を参照画像として現画
像の画素データの値を予測する。この予測値と現画像の
画素データとの差分（予測誤差）を求め、この予測誤差
を符号化する。予測値としては、符号化される現画像画
素に対応する参照画像画素（通常、動画像符号化におい
ては、動き補償された参照画像の画素）のデータが用い
られる。画像の時間的相関性が高い場合には、この差分
（予測誤差）は小さな値となるため、伝送すべきデータ
量を低減することができ、効果的な情報の圧縮が実現さ
れる。
符号化は以下の手順を含む。符号化対象となる現画面画
像（フレームまたはフィールド）と時間的に近接する画
面画像（以下、単に画像と称す）を参照画像として現画
像の画素データの値を予測する。この予測値と現画像の
画素データとの差分（予測誤差）を求め、この予測誤差
を符号化する。予測値としては、符号化される現画像画
素に対応する参照画像画素（通常、動画像符号化におい
ては、動き補償された参照画像の画素）のデータが用い
られる。画像の時間的相関性が高い場合には、この差分
（予測誤差）は小さな値となるため、伝送すべきデータ
量を低減することができ、効果的な情報の圧縮が実現さ
れる。
【０００４】このような予測符号化方式の１つに、動画
像を対象とするＭＰＥＧ規格がある。このＭＰＥＧ規格
の画像データの符号化および復号化方式は、たとえば、
日経エレクトロニクス、１９９４年３月１４日号の第８
２頁ないし第１１６頁に解説されているが、以下に簡単
に説明する。
像を対象とするＭＰＥＧ規格がある。このＭＰＥＧ規格
の画像データの符号化および復号化方式は、たとえば、
日経エレクトロニクス、１９９４年３月１４日号の第８
２頁ないし第１１６頁に解説されているが、以下に簡単
に説明する。
【０００５】画像には、Ｉピクチュア、Ｐピクチュアお
よびＢピクチュアなどの種類が存在し、画像の種類に応
じて用いられる予測方式が異なる。
よびＢピクチュアなどの種類が存在し、画像の種類に応
じて用いられる予測方式が異なる。
【０００６】図２７は、画像の時間的配列の一例を示す
図である。図２７においては、９枚の画像Ｇ１〜Ｇ９が
代表的に示される。画像Ｇ３は、Ｉピクチュアであり、
フレーム内またはフィールド内符号化され、画素データ
そのものが符号化される画像である。画像Ｇ６およびＧ
９は、Ｐピクチュアであり、過去の再生画像を用いてフ
レーム間またはフィールド間予測符号化処理される画像
である。画像Ｇ１，Ｇ２，Ｇ４，Ｇ５，Ｇ７およびＧ８
は、Ｂピクチュアであり、過去および未来の再生画像の
いずれかまたは両者の再生画像を用いて予測符号化され
る画像である。このＢピクチュアは、Ｉピクチュアおよ
びＰピクチュアまたはＰピクチュアおよびＰピクチュア
の組を用いて予測符号化される。Ｂピクチュアは、予測
符号化時および復号化時においては参照画像としては用
いられない。図２７においては、ＢピクチュアＧ１およ
びＧ２は、時間的に後に位置する未来の画像Ｉピクチュ
アＧ３を用いて予測符号化される。ＢピクチュアＧ４お
よびＧ５は、過去の再生画像であるＩピクチュアＧ３と
時間的に後に位置する未来の再生画像であるＰピクチュ
アＧ６両者を用いて予測符号化される。ＢピクチュアＧ
７およびＧ８は、過去の再生画像であるＰピクチュアＧ
６と未来の再生画像であるＰピクチュアＧ９を用いて予
測符号化される。
図である。図２７においては、９枚の画像Ｇ１〜Ｇ９が
代表的に示される。画像Ｇ３は、Ｉピクチュアであり、
フレーム内またはフィールド内符号化され、画素データ
そのものが符号化される画像である。画像Ｇ６およびＧ
９は、Ｐピクチュアであり、過去の再生画像を用いてフ
レーム間またはフィールド間予測符号化処理される画像
である。画像Ｇ１，Ｇ２，Ｇ４，Ｇ５，Ｇ７およびＧ８
は、Ｂピクチュアであり、過去および未来の再生画像の
いずれかまたは両者の再生画像を用いて予測符号化され
る画像である。このＢピクチュアは、Ｉピクチュアおよ
びＰピクチュアまたはＰピクチュアおよびＰピクチュア
の組を用いて予測符号化される。Ｂピクチュアは、予測
符号化時および復号化時においては参照画像としては用
いられない。図２７においては、ＢピクチュアＧ１およ
びＧ２は、時間的に後に位置する未来の画像Ｉピクチュ
アＧ３を用いて予測符号化される。ＢピクチュアＧ４お
よびＧ５は、過去の再生画像であるＩピクチュアＧ３と
時間的に後に位置する未来の再生画像であるＰピクチュ
アＧ６両者を用いて予測符号化される。ＢピクチュアＧ
７およびＧ８は、過去の再生画像であるＰピクチュアＧ
６と未来の再生画像であるＰピクチュアＧ９を用いて予
測符号化される。
【０００７】図２８は、１つの画像の構成を示す図であ
る。図２８において、１枚の画像（フィールドまたはフ
レーム）１０２０は、複数のマクロブロックと呼ばれる
セグメントに分割される。図２８においては、簡単化の
ために、画像１０２０は、３２個のマクロブロックＭＢ
＃１〜ＭＢ＃３２に分割される構成が一例として示され
る。動画像の処理は、通常、このマクロブロックと呼ば
れるセグメントを単位として実行される（符号化処理お
よび復号化処理いずれにおいても）。マクロブロックＭ
Ｂ＃１〜ＭＢ＃３２の各々は、図２８に併せて示すよう
に、通常、水平方向１６画素および垂直方向１６画素に
配列された２５６個の画素を含む。したがって、図２８
に示す画像１０２０は、１２８画素×６４画素で構成さ
れる。ＭＰＥＧ規格においては、この画像（ピクチュ
ア）の構成については、１ライン（走査線）あたり７２
０画素以下、および１フレームあたり５７６ライン以下
および毎秒３０フレーム以下という条件が規定されてい
る。ただし、ＤＣＴ（離散コサイン変換）処理およびＩ
ＤＣＴ（逆離散コサイン変換）処理においては、８画素
×８画素のブロックを単位として処理が行なわれる。
る。図２８において、１枚の画像（フィールドまたはフ
レーム）１０２０は、複数のマクロブロックと呼ばれる
セグメントに分割される。図２８においては、簡単化の
ために、画像１０２０は、３２個のマクロブロックＭＢ
＃１〜ＭＢ＃３２に分割される構成が一例として示され
る。動画像の処理は、通常、このマクロブロックと呼ば
れるセグメントを単位として実行される（符号化処理お
よび復号化処理いずれにおいても）。マクロブロックＭ
Ｂ＃１〜ＭＢ＃３２の各々は、図２８に併せて示すよう
に、通常、水平方向１６画素および垂直方向１６画素に
配列された２５６個の画素を含む。したがって、図２８
に示す画像１０２０は、１２８画素×６４画素で構成さ
れる。ＭＰＥＧ規格においては、この画像（ピクチュ
ア）の構成については、１ライン（走査線）あたり７２
０画素以下、および１フレームあたり５７６ライン以下
および毎秒３０フレーム以下という条件が規定されてい
る。ただし、ＤＣＴ（離散コサイン変換）処理およびＩ
ＤＣＴ（逆離散コサイン変換）処理においては、８画素
×８画素のブロックを単位として処理が行なわれる。
【０００８】図２９は、ＭＰＥＧ規格に従う画像データ
のビットストリーム（複数ビット幅）の構成（シンタク
ス）を概略的に示す図である。図２９において、ビット
ストリームは、複数のレイヤに分割される。上位から、
シーケンスレイヤ、ＧＯＰ（グループ・オブ・ピクチュ
ア）レイヤ、ピクチュアレイヤ、スライステイヤ、マク
ロブロックレイヤおよびブロックレイヤである。
のビットストリーム（複数ビット幅）の構成（シンタク
ス）を概略的に示す図である。図２９において、ビット
ストリームは、複数のレイヤに分割される。上位から、
シーケンスレイヤ、ＧＯＰ（グループ・オブ・ピクチュ
ア）レイヤ、ピクチュアレイヤ、スライステイヤ、マク
ロブロックレイヤおよびブロックレイヤである。
【０００９】ブロックレイヤは、ＤＣＴ係数を含む領域
１１００ａと、ブロックの終了を示すエンド・オブ・ブ
ロック（ＥＯＢ）を格納する領域１１００ｂを含むブロ
ック１１００で構成される。ＤＣＴ係数データを格納す
る領域１１００ａは、ＤＣＴ処理の単位となる８行・８
列の画素のＤＣＴ係数データを格納する。ブロック１１
００において、領域１１００ａの最終のＡＣ係数が非ゼ
ロ係数の場合、領域１１００ｂのエンド・オブ・ブロッ
クＥＯＢは用いられない場合もある。ここで、ＤＣＴ処
理は、符号化時において、画像における空間的な冗長性
（隣接画素間の高い相関性）を低減して画像データ量の
削減を図るために行なわれる。すなわち、ＤＣＴ処理に
より、ＤＣＴ係数を低域係数領域に偏在させることがで
きる。このＤＣＴ係数を量子化することにより、空間周
波数における水平および垂直方向をともに低域成分の値
を大きくし、かつ高域成分の値をほとんど“０”とする
ことができる。これにより画像データ量が低減される。
１１００ａと、ブロックの終了を示すエンド・オブ・ブ
ロック（ＥＯＢ）を格納する領域１１００ｂを含むブロ
ック１１００で構成される。ＤＣＴ係数データを格納す
る領域１１００ａは、ＤＣＴ処理の単位となる８行・８
列の画素のＤＣＴ係数データを格納する。ブロック１１
００において、領域１１００ａの最終のＡＣ係数が非ゼ
ロ係数の場合、領域１１００ｂのエンド・オブ・ブロッ
クＥＯＢは用いられない場合もある。ここで、ＤＣＴ処
理は、符号化時において、画像における空間的な冗長性
（隣接画素間の高い相関性）を低減して画像データ量の
削減を図るために行なわれる。すなわち、ＤＣＴ処理に
より、ＤＣＴ係数を低域係数領域に偏在させることがで
きる。このＤＣＴ係数を量子化することにより、空間周
波数における水平および垂直方向をともに低域成分の値
を大きくし、かつ高域成分の値をほとんど“０”とする
ことができる。これにより画像データ量が低減される。
【００１０】マクロブロックレイヤは、所定数のブロッ
ク（６個）１１００と、マクロブロックのデータの属性
および動きベクトル等を格納するマクロブロックヘッダ
１１１５を含むブロック１１１０で構成される。
ク（６個）１１００と、マクロブロックのデータの属性
および動きベクトル等を格納するマクロブロックヘッダ
１１１５を含むブロック１１１０で構成される。
【００１１】スライスレイヤは、画像の走査順に連結さ
れる１つまたは複数のマクロブロックで構成されるスラ
イス１１２０を含む。このスライス１１２０の先頭に
は、スライスの画面上垂直位置を示す情報およびこのス
ライスの始まりを示す所定のパターンを有するスタート
コードなどの情報が格納されるスライスヘッダ１１２５
が設けられる。
れる１つまたは複数のマクロブロックで構成されるスラ
イス１１２０を含む。このスライス１１２０の先頭に
は、スライスの画面上垂直位置を示す情報およびこのス
ライスの始まりを示す所定のパターンを有するスタート
コードなどの情報が格納されるスライスヘッダ１１２５
が設けられる。
【００１２】ピクチュアレイヤは、複数のスライス１１
２０で構成されるピクチュア（画像）１１３０を含む。
ピクチュア１１３０の先頭に、ピクチュアの種類（Ｉピ
クチュア、Ｐピクチュア、Ｂピクチュア等）を示す情報
およびピクチュアの開始を示すスタートコードを格納す
るピクチュアヘッダ１１３５が配置される。
２０で構成されるピクチュア（画像）１１３０を含む。
ピクチュア１１３０の先頭に、ピクチュアの種類（Ｉピ
クチュア、Ｐピクチュア、Ｂピクチュア等）を示す情報
およびピクチュアの開始を示すスタートコードを格納す
るピクチュアヘッダ１１３５が配置される。
【００１３】ＧＯＰレイヤは、複数のピクチュア１１３
０を含むＧＯＰ１１４０を含む。このＧＯＰ１１４０に
含まれるピクチュア１１３０は、１つ以上のＩピクチュ
アと０または複数のＰピクチュアまたはＢピクチュアを
含む。ＧＯＰ１１４０の先頭には、ＧＯＰの始まりを示
すスタートコード、およびこのＧＯＰがそれより以前の
ＧＯＰの画像データからの参照を必要としないことを示
すフラグなどの情報を格納するＧＯＰヘッダ１１４５が
配置される。
０を含むＧＯＰ１１４０を含む。このＧＯＰ１１４０に
含まれるピクチュア１１３０は、１つ以上のＩピクチュ
アと０または複数のＰピクチュアまたはＢピクチュアを
含む。ＧＯＰ１１４０の先頭には、ＧＯＰの始まりを示
すスタートコード、およびこのＧＯＰがそれより以前の
ＧＯＰの画像データからの参照を必要としないことを示
すフラグなどの情報を格納するＧＯＰヘッダ１１４５が
配置される。
【００１４】シーケンスレイヤは、１つあるいは複数の
ＧＯＰ１１４０または１つもしくは複数のピクチュア１
１３０で構成されるシーケンス１１５０を含む。シーケ
ンス１１５０の先頭部には、画面のフォーマットなどの
情報を格納するシーケンスヘッダ１１５５が配置され
る。このシーケンスヘッダ１１５５は、シーケンス１１
５０に含まれるＧＯＰ１１４０のすべての先頭に配置さ
せることができる（シーケンスの途中からの画像の再生
を許容するため）。シーケンスヘッダ１１５５は、シー
ケンスの開始を示す所定のパターンを有するスタートコ
ード、画像の水平および垂直サイズ、ピクチュアレート
（画像表示速度）、ビットレート、およびＢピクチュア
周期（ＩピクチュアとＰピクチュアの間または２つのＰ
ピクチュアの間に配置されるＢピクチュアの数）などの
情報が格納される。
ＧＯＰ１１４０または１つもしくは複数のピクチュア１
１３０で構成されるシーケンス１１５０を含む。シーケ
ンス１１５０の先頭部には、画面のフォーマットなどの
情報を格納するシーケンスヘッダ１１５５が配置され
る。このシーケンスヘッダ１１５５は、シーケンス１１
５０に含まれるＧＯＰ１１４０のすべての先頭に配置さ
せることができる（シーケンスの途中からの画像の再生
を許容するため）。シーケンスヘッダ１１５５は、シー
ケンスの開始を示す所定のパターンを有するスタートコ
ード、画像の水平および垂直サイズ、ピクチュアレート
（画像表示速度）、ビットレート、およびＢピクチュア
周期（ＩピクチュアとＰピクチュアの間または２つのＰ
ピクチュアの間に配置されるＢピクチュアの数）などの
情報が格納される。
【００１５】図３０は、画像復号装置の概略構成を示す
図である。図３０において、画像復号装置は、符号化装
置から与えられる画像符号化データ（ビットストリー
ム）を受け、符号化時と逆の処理を行なって元の画素デ
ータを復元する復号回路ＤＣと、復号回路ＤＣにおいて
復元された画像データを格納するための記憶装置ＭＲを
含む。復号回路ＤＣへ与えられる符号化データは、先に
説明したように、予測符号化されたデータである。フレ
ーム間予測符号化においては、現フレームの画素データ
と予測フレーム（参照フレーム）の画素データとの差分
が符号化されている。したがって、復号回路ＤＣにおい
て復号処理をする場合には、この予測フレーム（参照フ
レーム）を用いて差分を求める演算と逆の演算、すなわ
ち加算演算を行なう必要がある。この参照フレーム画像
データを記憶するために記憶装置ＭＲが設けられる。Ｂ
ピクチュアは、２つのピクチュアを参照画像として用い
るため、記憶装置ＭＲは、少なくとも２つのピクチュア
の画像データを格納する容量が必要とされる。記憶装置
ＭＲは、２つのピクチュアをそれぞれ格納するバンク＃
１ＢＫ１およびバンク＃２ＢＫ２を含む。ここで、以下
の説明においては、画像符号化データの構造が、偶数フ
ィールドの画素データおよび奇数フィールドの画素デー
タをともに含むフレームを単位とするフレーム構造であ
ると仮定する。この場合、バンク＃１ＢＫ１およびバン
ク＃２ＢＫ２は、それぞれ１フレームの画像データを格
納する記憶容量を備える。
図である。図３０において、画像復号装置は、符号化装
置から与えられる画像符号化データ（ビットストリー
ム）を受け、符号化時と逆の処理を行なって元の画素デ
ータを復元する復号回路ＤＣと、復号回路ＤＣにおいて
復元された画像データを格納するための記憶装置ＭＲを
含む。復号回路ＤＣへ与えられる符号化データは、先に
説明したように、予測符号化されたデータである。フレ
ーム間予測符号化においては、現フレームの画素データ
と予測フレーム（参照フレーム）の画素データとの差分
が符号化されている。したがって、復号回路ＤＣにおい
て復号処理をする場合には、この予測フレーム（参照フ
レーム）を用いて差分を求める演算と逆の演算、すなわ
ち加算演算を行なう必要がある。この参照フレーム画像
データを記憶するために記憶装置ＭＲが設けられる。Ｂ
ピクチュアは、２つのピクチュアを参照画像として用い
るため、記憶装置ＭＲは、少なくとも２つのピクチュア
の画像データを格納する容量が必要とされる。記憶装置
ＭＲは、２つのピクチュアをそれぞれ格納するバンク＃
１ＢＫ１およびバンク＃２ＢＫ２を含む。ここで、以下
の説明においては、画像符号化データの構造が、偶数フ
ィールドの画素データおよび奇数フィールドの画素デー
タをともに含むフレームを単位とするフレーム構造であ
ると仮定する。この場合、バンク＃１ＢＫ１およびバン
ク＃２ＢＫ２は、それぞれ１フレームの画像データを格
納する記憶容量を備える。
【００１６】
【発明が解決しようとする課題】前述のごとく、画像デ
ータの符号化および復号化処理はマクロブロックを単位
として行なわれる。符号化時においては、図３１（Ａ）
に示すように、画像１０３０のマクロブロックＭＢは、
この図３１（Ａ）に示す番号の順に符号化される。ここ
で、図３１（Ａ）においては、画像１０３０は水平方向
にＮ個、かつ垂直方向にＭ個のマクロブロックに分割さ
れる構成が示される。便宜的に、以下の説明において水
平方向に整列して配置されるＮ個のマクロブロックＭＢ
を「１マクロブロックライン」と称す。符号化時におい
ては、各マクロブロックラインにおいて画面上左端のマ
クロブロックから画面上右方向へのマクロブロックへと
符号化処理が進む。あるマクロブロックラインの最後の
マクロブロック、たとえばマクロブロックＭＢ（Ｎ）の
符号化処理が終了した後、次のマクロブロックラインの
左端のマクロブロック（たとえばマクロブロックＭＢ
（Ｎ＋１））の符号化処理が行なわれる。符号化装置か
ら伝送される符号化画像データも、図３１（Ｂ）に示す
ように、符号化されたマクロブロックの順に伝送され
る。
ータの符号化および復号化処理はマクロブロックを単位
として行なわれる。符号化時においては、図３１（Ａ）
に示すように、画像１０３０のマクロブロックＭＢは、
この図３１（Ａ）に示す番号の順に符号化される。ここ
で、図３１（Ａ）においては、画像１０３０は水平方向
にＮ個、かつ垂直方向にＭ個のマクロブロックに分割さ
れる構成が示される。便宜的に、以下の説明において水
平方向に整列して配置されるＮ個のマクロブロックＭＢ
を「１マクロブロックライン」と称す。符号化時におい
ては、各マクロブロックラインにおいて画面上左端のマ
クロブロックから画面上右方向へのマクロブロックへと
符号化処理が進む。あるマクロブロックラインの最後の
マクロブロック、たとえばマクロブロックＭＢ（Ｎ）の
符号化処理が終了した後、次のマクロブロックラインの
左端のマクロブロック（たとえばマクロブロックＭＢ
（Ｎ＋１））の符号化処理が行なわれる。符号化装置か
ら伝送される符号化画像データも、図３１（Ｂ）に示す
ように、符号化されたマクロブロックの順に伝送され
る。
【００１７】復号回路（図３０参照）は、この図３１
（Ｂ）に示すシーケンスで与えられる符号化データを同
様、マクロブロックＭＢ単位で復号化処理を行なって出
力する。したがって、この復号回路から記憶装置へ出力
される復号後の画像データの出力シーケンスも図３１
（Ｂ）に示すシーケンスと同じとなる。
（Ｂ）に示すシーケンスで与えられる符号化データを同
様、マクロブロックＭＢ単位で復号化処理を行なって出
力する。したがって、この復号回路から記憶装置へ出力
される復号後の画像データの出力シーケンスも図３１
（Ｂ）に示すシーケンスと同じとなる。
【００１８】一方、一般の表示装置において画像の表示
は「ラスタ走査」方式に従って、画面上から下へ向かっ
て「１画素ライン」ごとに行なわれる。ここで、「１画
素ライン」は、画面上水平方向に整列して配置される画
素の集合を示す。
は「ラスタ走査」方式に従って、画面上から下へ向かっ
て「１画素ライン」ごとに行なわれる。ここで、「１画
素ライン」は、画面上水平方向に整列して配置される画
素の集合を示す。
【００１９】図３２はノンインターレス方式で画像を表
示する際の画素データの画面上での表示シーケンスを示
す図である。図３２において、１画面の画像（ピクチュ
ア）１０４０は、２Ｌ画素ラインを含む。この画面画像
１０４０の左に画素ラインの表示順序を示す。ノンイン
ターレス表示の場合、画面画像１０４０の左上端の画素
から順次表示される。すなわち、１つの画素ラインにお
いて左端に配置された画素から画面上右方向に表示が進
む。１つの画素ラインにおいて最後の画素（画像１０４
０の右端の画素）の表示が完了すると、次の画素ライン
の画像１０４０の左端の画素の表示が行なわれる。この
表示シーケンスが最終の画素ライン（番号２Ｌと付され
た画素ライン）の表示が完了するまで繰返し実行され
る。
示する際の画素データの画面上での表示シーケンスを示
す図である。図３２において、１画面の画像（ピクチュ
ア）１０４０は、２Ｌ画素ラインを含む。この画面画像
１０４０の左に画素ラインの表示順序を示す。ノンイン
ターレス表示の場合、画面画像１０４０の左上端の画素
から順次表示される。すなわち、１つの画素ラインにお
いて左端に配置された画素から画面上右方向に表示が進
む。１つの画素ラインにおいて最後の画素（画像１０４
０の右端の画素）の表示が完了すると、次の画素ライン
の画像１０４０の左端の画素の表示が行なわれる。この
表示シーケンスが最終の画素ライン（番号２Ｌと付され
た画素ライン）の表示が完了するまで繰返し実行され
る。
【００２０】図３３は、インターレス表示方式における
画像の表示シーケンスを示す図である。図３３において
も、画像１０４０は、２Ｌ本の画素ラインを含む。この
インターレス表示方式においては、まず画像１０４０上
の一番上の画素ラインの画素データの表示が行なわれ
る。次に、次の画素ラインを飛び越して、その次の画素
ラインの画素データの表示を行なう。以降、１つの画素
ラインを飛び越して画像１０４０の画素データの表示を
行なう。画像１０４０の下側の画素ライン（Ｌ）に到達
した場合、再度画像１０４０の上側に戻り、飛び越され
た画素ラインの画素データの表示を行なう。この飛び越
された画素ラインの画素データの表示が完了すると次の
フレーム画像の表示が行なわれる。すなわちこのインタ
ーレス表示においては、まず画像１０４０の奇数画素ラ
インの画素データの表示が行なわれ、すべての奇数画素
ラインの画素データの表示が完了した後に、偶数画素ラ
インの画素データの表示が行なわれる。すなわちインタ
ーレス表示の場合、１フレームが奇数フィールドと偶数
フィールドで構成され、奇数フィールドの表示が完了し
た後に偶数フィールドの表示が行なわれる。
画像の表示シーケンスを示す図である。図３３において
も、画像１０４０は、２Ｌ本の画素ラインを含む。この
インターレス表示方式においては、まず画像１０４０上
の一番上の画素ラインの画素データの表示が行なわれ
る。次に、次の画素ラインを飛び越して、その次の画素
ラインの画素データの表示を行なう。以降、１つの画素
ラインを飛び越して画像１０４０の画素データの表示を
行なう。画像１０４０の下側の画素ライン（Ｌ）に到達
した場合、再度画像１０４０の上側に戻り、飛び越され
た画素ラインの画素データの表示を行なう。この飛び越
された画素ラインの画素データの表示が完了すると次の
フレーム画像の表示が行なわれる。すなわちこのインタ
ーレス表示においては、まず画像１０４０の奇数画素ラ
インの画素データの表示が行なわれ、すべての奇数画素
ラインの画素データの表示が完了した後に、偶数画素ラ
インの画素データの表示が行なわれる。すなわちインタ
ーレス表示の場合、１フレームが奇数フィールドと偶数
フィールドで構成され、奇数フィールドの表示が完了し
た後に偶数フィールドの表示が行なわれる。
【００２１】図３１と図３２および図３３とを比較すれ
ば明らかなように、復号化データの出力されるシーケン
スと表示装置上で表示される画素データの表示順序とは
異なっている。したがって、画像復号および表示機能を
備える装置においては、この画素データの並ぶ順序を変
換する機能が要求される。この画素データの配置順序を
変換する機能は、記憶装置を用いて実現される。すなわ
ちこの記憶装置に対し、復号された画素データの順序で
画素データを書込み、表示される画素データの順序に従
って画素データの読出が行なわれる。すなわち、与えら
れた画像符号化データを復号し、マクロブロック順に記
憶装置に書込み、表示時において、この表示装置の表示
方式に従ってノンインターレス方式またはインターレス
方式のいずれかの順序に従ってこの記憶装置から画素デ
ータを読出すことによりこの変換機能が実現される。
ば明らかなように、復号化データの出力されるシーケン
スと表示装置上で表示される画素データの表示順序とは
異なっている。したがって、画像復号および表示機能を
備える装置においては、この画素データの並ぶ順序を変
換する機能が要求される。この画素データの配置順序を
変換する機能は、記憶装置を用いて実現される。すなわ
ちこの記憶装置に対し、復号された画素データの順序で
画素データを書込み、表示される画素データの順序に従
って画素データの読出が行なわれる。すなわち、与えら
れた画像符号化データを復号し、マクロブロック順に記
憶装置に書込み、表示時において、この表示装置の表示
方式に従ってノンインターレス方式またはインターレス
方式のいずれかの順序に従ってこの記憶装置から画素デ
ータを読出すことによりこの変換機能が実現される。
【００２２】図３４は、従来の画像データの復号および
表示機能を備える復号表示装置の構成を概略的に示す図
である。図３４において、従来の復号表示装置は、与え
られた画像符号化データに含まれる画素データに復号処
理を施して元の画素データを復元しかつ復元したデータ
を表示装置ＤＰへ表示のために出力する復号・表示回路
ＤＤＣと、この復号・表示回路ＤＤＣにおける復号処理
時において用いられる参照画像データおよび表示のため
の画素データを格納するための記憶装置ＭＲを含む。記
憶装置ＭＲは、ＩピクチュアまたはＰピクチュアを格納
するためのバンク＃１（ＢＡ１）と、Ｐピクチュアの画
素データを格納するためのバンク＃２（ＢＡ２）と、Ｂ
ピクチュアの画素データを格納するためのバンク＃３
（ＢＡ３）およびバンク＃４（ＢＡ４）を含む。以下、
この図３４に示す復号・表示装置の復号および画像デー
タ処理シーケンスをそのタイミングチャートである図３
５を参照して説明する。
表示機能を備える復号表示装置の構成を概略的に示す図
である。図３４において、従来の復号表示装置は、与え
られた画像符号化データに含まれる画素データに復号処
理を施して元の画素データを復元しかつ復元したデータ
を表示装置ＤＰへ表示のために出力する復号・表示回路
ＤＤＣと、この復号・表示回路ＤＤＣにおける復号処理
時において用いられる参照画像データおよび表示のため
の画素データを格納するための記憶装置ＭＲを含む。記
憶装置ＭＲは、ＩピクチュアまたはＰピクチュアを格納
するためのバンク＃１（ＢＡ１）と、Ｐピクチュアの画
素データを格納するためのバンク＃２（ＢＡ２）と、Ｂ
ピクチュアの画素データを格納するためのバンク＃３
（ＢＡ３）およびバンク＃４（ＢＡ４）を含む。以下、
この図３４に示す復号・表示装置の復号および画像デー
タ処理シーケンスをそのタイミングチャートである図３
５を参照して説明する。
【００２３】復号・表示回路ＤＤＣへは、表示時と異な
る順序で各ピクチュアの画素データが与えられる。Ｂピ
クチュアの復号化時には、時間的に後のすなわち未来の
ピクチュアの画素データを用いるため、この未来の画素
データはＢピクチュアより先に伝送される。復号・表示
回路ＤＤＣは、この送信側から与えられた画像データを
送信順序に従って順次復号処理を行なう。表示時におい
ては、そのピクチュアの種類に従って表示順序が入替え
られて表示すべき順序でピクチュアの画素データが読出
されて表示装置ＤＰへ与えられる。いま、記憶装置ＭＲ
のバンク＃１〜＃４（ＢＡ１〜ＢＡ４）には、何ら有効
な画素データは格納されていないとする。
る順序で各ピクチュアの画素データが与えられる。Ｂピ
クチュアの復号化時には、時間的に後のすなわち未来の
ピクチュアの画素データを用いるため、この未来の画素
データはＢピクチュアより先に伝送される。復号・表示
回路ＤＤＣは、この送信側から与えられた画像データを
送信順序に従って順次復号処理を行なう。表示時におい
ては、そのピクチュアの種類に従って表示順序が入替え
られて表示すべき順序でピクチュアの画素データが読出
されて表示装置ＤＰへ与えられる。いま、記憶装置ＭＲ
のバンク＃１〜＃４（ＢＡ１〜ＢＡ４）には、何ら有効
な画素データは格納されていないとする。
【００２４】期間Ｔ１においては、復号・表示回路ＤＤ
ＣへＩピクチュアＩ３の画像データが与えられ、このＩ
ピクチュアＩ３の画像データの復号処理が行なわれる。
このＩピクチュアＩ３の復号された画像データは記憶装
置ＭＲのバンク＃１（ＢＡ１）へ書込まれる。期間Ｔ１
完了時においては、バンク＃１はこのＩピクチュアＩ３
の画素データをすべて格納する。
ＣへＩピクチュアＩ３の画像データが与えられ、このＩ
ピクチュアＩ３の画像データの復号処理が行なわれる。
このＩピクチュアＩ３の復号された画像データは記憶装
置ＭＲのバンク＃１（ＢＡ１）へ書込まれる。期間Ｔ１
完了時においては、バンク＃１はこのＩピクチュアＩ３
の画素データをすべて格納する。
【００２５】次の期間Ｔ２においては、ＢピクチュアＢ
１の符号化データが復号・表示回路ＤＤＣへ与えられ
る。復号・表示回路ＤＤＣはこのＢピクチュアＢ１の符
号化データを復号して復号された画素データをバンク＃
３（ＢＡ３）へ書込む。期間Ｔ２完了時においては、バ
ンク＃３（ＢＡ３）には、このＢピクチュアＢ１の画素
データがすべて格納される。
１の符号化データが復号・表示回路ＤＤＣへ与えられ
る。復号・表示回路ＤＤＣはこのＢピクチュアＢ１の符
号化データを復号して復号された画素データをバンク＃
３（ＢＡ３）へ書込む。期間Ｔ２完了時においては、バ
ンク＃３（ＢＡ３）には、このＢピクチュアＢ１の画素
データがすべて格納される。
【００２６】期間Ｔ３において、次のＢピクチュアＢ２
の符号化データが復号・表示回路ＤＤＣへ与えられる。
この期間Ｔ３におけるＢピクチュアＢ２の復号処理動作
開始と同期して、バンク＃３（ＢＡ３）からＢピクチュ
アＢ１の画素データが読出されて表示装置ＤＰへ与えら
れて表示される。すなわち期間Ｔ３においては、記憶装
置ＭＲのバンク＃４へＢピクチュアＢ２の復号後の画像
データが書込まれ、かつバンク＃３（ＢＡ３）からＢピ
クチュアＢ１の画素データが読出されて表示装置ＤＰへ
与えられる。このバンクへの書込時には、マクロブロッ
ク単位で順次書込みが行なわれ、一方、バンクからの読
出時には、画素データがその表示方式に従って走査順に
順次読出される。期間Ｔ３完了後、バンク＃４（ＢＡ
４）には、ＢピクチュアＢ２の画素データがすべて格納
される。その期間Ｔ３の完了時においてはＢピクチュア
Ｂ１の画素データの表示装置ＤＰにおける表示も完了す
る。
の符号化データが復号・表示回路ＤＤＣへ与えられる。
この期間Ｔ３におけるＢピクチュアＢ２の復号処理動作
開始と同期して、バンク＃３（ＢＡ３）からＢピクチュ
アＢ１の画素データが読出されて表示装置ＤＰへ与えら
れて表示される。すなわち期間Ｔ３においては、記憶装
置ＭＲのバンク＃４へＢピクチュアＢ２の復号後の画像
データが書込まれ、かつバンク＃３（ＢＡ３）からＢピ
クチュアＢ１の画素データが読出されて表示装置ＤＰへ
与えられる。このバンクへの書込時には、マクロブロッ
ク単位で順次書込みが行なわれ、一方、バンクからの読
出時には、画素データがその表示方式に従って走査順に
順次読出される。期間Ｔ３完了後、バンク＃４（ＢＡ
４）には、ＢピクチュアＢ２の画素データがすべて格納
される。その期間Ｔ３の完了時においてはＢピクチュア
Ｂ１の画素データの表示装置ＤＰにおける表示も完了す
る。
【００２７】期間Ｔ４において、ＰピクチュアＰ６の符
号化データが与えられ、その復号処理が行なわれて、復
号後の画素データがバンク＃２（ＢＡ２）へ書込まれ
る。この期間Ｔ４においては、バンク＃４からＢピクチ
ュアＢ２の画素データが順次読出されて表示装置ＤＰへ
与えられて表示される。以降、期間Ｔ５、Ｔ６、Ｔ７お
よびＴ８それぞれにおいて、ＢピクチュアＢ４、Ｂピク
チュアＢ５、ＰピクチュアＰ９およびＢピクチュアＢ７
の符号化データが与えられ、それぞれ復号処理され、バ
ンク＃３（ＢＡ３）、バンク＃４（ＢＡ４）、バンク＃
１（ＢＡ１）およびバンク＃３（ＢＡ３）に復号後の画
像データがそれぞれ順次書込まれる。これらの復号後の
画像データの書込と並行して、期間Ｔ５、Ｔ６、Ｔ７お
よびＴ８それぞれにおいて、ＩピクチュアＩ３、Ｂピク
チュアＢ４、ＢピクチュアＢ５およびＰピクチュアＰ６
がそれぞれバンク＃１（ＢＡ１）、バンク＃３（ＢＡ
３）、バンク＃４（ＢＡ４）およびバンク＃２（ＢＡ
２）からそれぞれ画素データが読出されて表示装置ＤＰ
へ与えられて表示される。符号化された画像の伝送およ
び復号順序と表示されるピクチュアの順序を異ならせる
ことにより、Ｂピクチュアの双方向予測時において過去
および未来の画像データを用いる場合、必要な未来の画
像データが先に記憶装置ＭＲ内に格納されていることに
なり、Ｂピクチュアの復号処理を行なうことができる。
号化データが与えられ、その復号処理が行なわれて、復
号後の画素データがバンク＃２（ＢＡ２）へ書込まれ
る。この期間Ｔ４においては、バンク＃４からＢピクチ
ュアＢ２の画素データが順次読出されて表示装置ＤＰへ
与えられて表示される。以降、期間Ｔ５、Ｔ６、Ｔ７お
よびＴ８それぞれにおいて、ＢピクチュアＢ４、Ｂピク
チュアＢ５、ＰピクチュアＰ９およびＢピクチュアＢ７
の符号化データが与えられ、それぞれ復号処理され、バ
ンク＃３（ＢＡ３）、バンク＃４（ＢＡ４）、バンク＃
１（ＢＡ１）およびバンク＃３（ＢＡ３）に復号後の画
像データがそれぞれ順次書込まれる。これらの復号後の
画像データの書込と並行して、期間Ｔ５、Ｔ６、Ｔ７お
よびＴ８それぞれにおいて、ＩピクチュアＩ３、Ｂピク
チュアＢ４、ＢピクチュアＢ５およびＰピクチュアＰ６
がそれぞれバンク＃１（ＢＡ１）、バンク＃３（ＢＡ
３）、バンク＃４（ＢＡ４）およびバンク＃２（ＢＡ
２）からそれぞれ画素データが読出されて表示装置ＤＰ
へ与えられて表示される。符号化された画像の伝送およ
び復号順序と表示されるピクチュアの順序を異ならせる
ことにより、Ｂピクチュアの双方向予測時において過去
および未来の画像データを用いる場合、必要な未来の画
像データが先に記憶装置ＭＲ内に格納されていることに
なり、Ｂピクチュアの復号処理を行なうことができる。
【００２８】上述のように、表示機能を備える復号・表
示装置においては、画素順序を変換するために（マクロ
ブロック単位で与えられる画素データをラスタ走査順序
に変換するために）、２フレームの画素データを格納す
るためのバンク＃３および＃４を用いている。この２フ
レーム（ピクチュア）分の記憶容量が必要とされるの
は、まだ表示のために読出されていない画素データに対
し、復号後の画素データが上書きされるのを防止するた
めである。たとえば、ＩピクチュアＩ３は期間Ｔ１に与
えられており、その表示は期間Ｔ５において行なわれて
おり、この間バンク＃１へ画素データを格納することは
できない。
示装置においては、画素順序を変換するために（マクロ
ブロック単位で与えられる画素データをラスタ走査順序
に変換するために）、２フレームの画素データを格納す
るためのバンク＃３および＃４を用いている。この２フ
レーム（ピクチュア）分の記憶容量が必要とされるの
は、まだ表示のために読出されていない画素データに対
し、復号後の画素データが上書きされるのを防止するた
めである。たとえば、ＩピクチュアＩ３は期間Ｔ１に与
えられており、その表示は期間Ｔ５において行なわれて
おり、この間バンク＃１へ画素データを格納することは
できない。
【００２９】画像復号開始と画像表示（記憶装置から表
示装置への画素データの出力）開始を同期させることに
より、画像の復号速度と画像の表示速度が同じ場合、同
一の時間内で復号および表示を行なうことができる。ま
たＢピクチュアに関しては、復号処理が行なわれた次の
期間において表示が行なわれている。Ｂピクチュアの画
素データを格納するバンク＃３（ＢＡ３）およびバンク
＃４（ＢＡ４）においては、一方が画像データの書込を
受けているとき他方が画像データの表示のための読出を
受けている。したがってこの記憶装置ＭＲにおいては、
データ書込が行なわれる領域とデータ読出が行なわれる
領域が完全に分離されているため、データの上書きが完
全に防止される。
示装置への画素データの出力）開始を同期させることに
より、画像の復号速度と画像の表示速度が同じ場合、同
一の時間内で復号および表示を行なうことができる。ま
たＢピクチュアに関しては、復号処理が行なわれた次の
期間において表示が行なわれている。Ｂピクチュアの画
素データを格納するバンク＃３（ＢＡ３）およびバンク
＃４（ＢＡ４）においては、一方が画像データの書込を
受けているとき他方が画像データの表示のための読出を
受けている。したがってこの記憶装置ＭＲにおいては、
データ書込が行なわれる領域とデータ読出が行なわれる
領域が完全に分離されているため、データの上書きが完
全に防止される。
【００３０】しかしながらこの図３４に示す構成の場
合、記憶装置ＭＲの記憶容量は、４フレーム分の画素デ
ータを格納する容量となる。たとえば、処理される画像
がＮＴＳＣ方式の解像度（７２０画素×４８０ライン）
を有する場合、１画素データが８ビットとすると、１フ
レームの画像データは、７２０×４８０×８×１．５＝
３．９６Ｍビットと約４Ｍビットとなる。したがってこ
の記憶装置ＭＲの記憶容量としては１６Ｍビットが必要
とされる。ここで、記憶容量の計算において、係数１．
５が掛けられているのは、２つの色差信号の画素数が輝
度信号の画素数の半分の状態を考慮している。したがっ
て、従来の復号表示装置においては、表示画像の配列順
序を変換するために、記憶装置の記憶容量が大きくな
り、応じて装置規模が大きくなるという問題が生じる。
合、記憶装置ＭＲの記憶容量は、４フレーム分の画素デ
ータを格納する容量となる。たとえば、処理される画像
がＮＴＳＣ方式の解像度（７２０画素×４８０ライン）
を有する場合、１画素データが８ビットとすると、１フ
レームの画像データは、７２０×４８０×８×１．５＝
３．９６Ｍビットと約４Ｍビットとなる。したがってこ
の記憶装置ＭＲの記憶容量としては１６Ｍビットが必要
とされる。ここで、記憶容量の計算において、係数１．
５が掛けられているのは、２つの色差信号の画素数が輝
度信号の画素数の半分の状態を考慮している。したがっ
て、従来の復号表示装置においては、表示画像の配列順
序を変換するために、記憶装置の記憶容量が大きくな
り、応じて装置規模が大きくなるという問題が生じる。
【００３１】それゆえ、この発明の目的は、記憶訴追の
記憶容量を低減することのできる画素復号表示装置を提
供することである。
記憶容量を低減することのできる画素復号表示装置を提
供することである。
【００３２】この発明の他の目的は記憶装置を効率的に
利用して画像データの復号および表示を行なうことので
きる画像復号表示装置を提供することである。
利用して画像データの復号および表示を行なうことので
きる画像復号表示装置を提供することである。
【００３３】
【課題を解決するための手段】請求項１に係る画像復号
表示装置は、ビットストリームに含まれる画素データを
抽出し、この抽出した画素データに所定の復号処理を施
して元の画素データを復元する復号手段を備える。この
復号手段は、ビットストリームに含まれる画素データが
属するフレームの種類を、復号時に参照画像として用い
られるＩ／Ｐピクチュアであるか参照画像としては用い
られず表示のみが行なわれるＢピクチュアであるかを識
別する手段を含む。
表示装置は、ビットストリームに含まれる画素データを
抽出し、この抽出した画素データに所定の復号処理を施
して元の画素データを復元する復号手段を備える。この
復号手段は、ビットストリームに含まれる画素データが
属するフレームの種類を、復号時に参照画像として用い
られるＩ／Ｐピクチュアであるか参照画像としては用い
られず表示のみが行なわれるＢピクチュアであるかを識
別する手段を含む。
【００３４】請求項１に係る画像復号表示装置は、さら
に、この復号手段からのＢピクチュア識別指示信号に従
ってこの復号手段で復元されたＢピクチュアの画素デー
タを格納する記憶手段と、この記憶手段に格納された画
素データを読出して表示装置へ出力する読出手段と、復
号手段および読出手段に結合され、Ｂピクチュアの復号
処理開始タイミングとこの読出手段からのＢピクチュア
の画素データの表示装置への出力タイミングの時間差が
Ｂピクチュアの１フィールドの画素データの表示装置へ
の出力に要する１フィールド時間となるように復号手段
および読出手段の動作タイミングを制御する制御手段を
備える。
に、この復号手段からのＢピクチュア識別指示信号に従
ってこの復号手段で復元されたＢピクチュアの画素デー
タを格納する記憶手段と、この記憶手段に格納された画
素データを読出して表示装置へ出力する読出手段と、復
号手段および読出手段に結合され、Ｂピクチュアの復号
処理開始タイミングとこの読出手段からのＢピクチュア
の画素データの表示装置への出力タイミングの時間差が
Ｂピクチュアの１フィールドの画素データの表示装置へ
の出力に要する１フィールド時間となるように復号手段
および読出手段の動作タイミングを制御する制御手段を
備える。
【００３５】請求項２に係る画像復号表示装置は、予測
符号化された画素データを受けて所定の復号処理を行な
って元の画素データを復元する復号手段と、この復号手
段からの復元された画素データを格納する格納手段と、
この格納手段から画素データを読出して表示装置への表
示のために出力する読出手段と、読出手段および復号手
段に結合され、この読出手段からのあるフレームの最後
に表示されるべきフィールドの画像データの読出に応答
して、次のフレームの画素データの復号処理動作を開始
させる制御手段を備える。
符号化された画素データを受けて所定の復号処理を行な
って元の画素データを復元する復号手段と、この復号手
段からの復元された画素データを格納する格納手段と、
この格納手段から画素データを読出して表示装置への表
示のために出力する読出手段と、読出手段および復号手
段に結合され、この読出手段からのあるフレームの最後
に表示されるべきフィールドの画像データの読出に応答
して、次のフレームの画素データの復号処理動作を開始
させる制御手段を備える。
【００３６】請求項３に係る画像復号表示装置は、予測
符号化された画素データを受けて所定の復号処理を施し
て元の画素データを復元する復号手段を含む。
符号化された画素データを受けて所定の復号処理を施し
て元の画素データを復元する復号手段を含む。
【００３７】この請求項３に係る画像復号表示装置は、
さらに、復号手段が出力する復元された画素データを格
納するための記憶手段と、この記憶手段に格納された画
素データをフィールド単位で順次読出して表示装置への
表示のために出力する読出手段と、これら読出手段およ
び復号手段に結合され、プルダウン変換情報に従って記
憶手段から所定数のフレームごとにフィールド単位で画
素データが再度読出されるように読出手段を制御しかつ
記憶手段からのあるフレームのフィールドのうち最後に
表示すべきフィールドの画素データの表示装置への出力
に応答して、次のフレームの画素データの復号処理を開
始させる制御手段を備える。
さらに、復号手段が出力する復元された画素データを格
納するための記憶手段と、この記憶手段に格納された画
素データをフィールド単位で順次読出して表示装置への
表示のために出力する読出手段と、これら読出手段およ
び復号手段に結合され、プルダウン変換情報に従って記
憶手段から所定数のフレームごとにフィールド単位で画
素データが再度読出されるように読出手段を制御しかつ
記憶手段からのあるフレームのフィールドのうち最後に
表示すべきフィールドの画素データの表示装置への出力
に応答して、次のフレームの画素データの復号処理を開
始させる制御手段を備える。
【００３８】請求項４に係る画像復号表示装置は、請求
項３の制御手段が、表示速度変換情報に従って、記憶手
段から再度読出される画素データのフィールドが最後に
表示されるべきフィールドのとき、最後に表示されるべ
きフィールドのフィールド期間に先行する１フィールド
期間復号手段の復号処理動作を停止させる手段を含む。
項３の制御手段が、表示速度変換情報に従って、記憶手
段から再度読出される画素データのフィールドが最後に
表示されるべきフィールドのとき、最後に表示されるべ
きフィールドのフィールド期間に先行する１フィールド
期間復号手段の復号処理動作を停止させる手段を含む。
【００３９】請求項５に係る画像復号表示装置は、ビッ
トストリームに含まれる予測符号化された画像の画素デ
ータに復号処理を行なって元の画素データを復元する復
号手段と、この復号手段からの復元された画素データを
格納するための格納手段と、この格納手段から画素デー
タを読出して表示装置への表示のために出力する読出手
段と、復号手段からの復号開始指示に従って読出手段か
らの画素データの読出動作を開始させる制御手段を含
む。この制御手段は、復号手段による復号開始から、読
出手段からあるフレームの最初のフィールドが読出され
るまでの時間差を１フィールドの画素データが表示のた
めに出力されるのに要する時間とする手段を含む。
トストリームに含まれる予測符号化された画像の画素デ
ータに復号処理を行なって元の画素データを復元する復
号手段と、この復号手段からの復元された画素データを
格納するための格納手段と、この格納手段から画素デー
タを読出して表示装置への表示のために出力する読出手
段と、復号手段からの復号開始指示に従って読出手段か
らの画素データの読出動作を開始させる制御手段を含
む。この制御手段は、復号手段による復号開始から、読
出手段からあるフレームの最初のフィールドが読出され
るまでの時間差を１フィールドの画素データが表示のた
めに出力されるのに要する時間とする手段を含む。
【００４０】請求項６に係る画像復号表示装置におい
て、制御手段は、復号手段の復号処理開始タイミングを
表示画面上に１行に整列して配置される画素ブロックの
画素データの記憶手段からの読出に要する時間遅延させ
る遅延手段を含む。
て、制御手段は、復号手段の復号処理開始タイミングを
表示画面上に１行に整列して配置される画素ブロックの
画素データの記憶手段からの読出に要する時間遅延させ
る遅延手段を含む。
【００４１】請求項７に係る画像復号表示装置におい
て、この遅延手段が、記憶手段の画素データ出力部と表
示装置に結合される読出手段の出力ポートとの間に配置
され、与えられた画素データを所定時間格納するバッフ
ァメモリを含む。
て、この遅延手段が、記憶手段の画素データ出力部と表
示装置に結合される読出手段の出力ポートとの間に配置
され、与えられた画素データを所定時間格納するバッフ
ァメモリを含む。
【００４２】請求項８に係る画像復号表示装置は、復号
手段が、その画像符号化データのデータ構造がフィール
ド単位であるかフレーム単位であるかを示すデータ構造
情報を抽出し、復号されるビットストリームのデータ構
造を指定する情報を出力する手段を含む。制御手段は、
この抽出されたデータ構造情報に従って、復号されるフ
レームがフィールド単位で符号化されている場合には、
この遅延手段を非活性状態とする手段を含む。
手段が、その画像符号化データのデータ構造がフィール
ド単位であるかフレーム単位であるかを示すデータ構造
情報を抽出し、復号されるビットストリームのデータ構
造を指定する情報を出力する手段を含む。制御手段は、
この抽出されたデータ構造情報に従って、復号されるフ
レームがフィールド単位で符号化されている場合には、
この遅延手段を非活性状態とする手段を含む。
【００４３】請求項９に係る画像復号表示装置では、ビ
ットストリームにおいて画像データがフィールド単位で
符号化されている。
ットストリームにおいて画像データがフィールド単位で
符号化されている。
【００４４】請求項１０に係る画像復号表示装置におい
ては、Ｂピクチュアの画素データを格納する記憶手段が
１フレーム分の画素データを格納する記憶容量を備える
フレームメモリで構成される。
ては、Ｂピクチュアの画素データを格納する記憶手段が
１フレーム分の画素データを格納する記憶容量を備える
フレームメモリで構成される。
【００４５】請求項１１に係る画像復号表示装置におい
ては、画像のフレームは、復号時に参照画像として用い
られるＩ／Ｐピクチュアおよび参照画像として用いられ
ず表示のみが行なわれるＢピクチュアとを含む。このＢ
ピクチュアの画素データを格納する記憶手段は１フレー
ムの画素データを格納するフレームメモリで構成され
る。
ては、画像のフレームは、復号時に参照画像として用い
られるＩ／Ｐピクチュアおよび参照画像として用いられ
ず表示のみが行なわれるＢピクチュアとを含む。このＢ
ピクチュアの画素データを格納する記憶手段は１フレー
ムの画素データを格納するフレームメモリで構成され
る。
【００４６】
【作用】請求項１に係る画像復号表示装置においては、
Ｂピクチュアの復号開始と表示開始とが１フィールド時
間の時間差を持っている。したがって、復元されたＢピ
クチュアの画素データが１フィールド時間経過後記憶手
段から読出されて表示装置へ与えられるため、１フレー
ムの画素データの記憶容量を備える記憶手段を用いて
も、１フィールドに相当する画素データの格納と先行す
る１フィールドに相当する画素データの読出とを同一の
期間内に行なうことができ、Ｂピクチュア格納のために
用いられる記憶装置の記憶容量を低減することができ
る。
Ｂピクチュアの復号開始と表示開始とが１フィールド時
間の時間差を持っている。したがって、復元されたＢピ
クチュアの画素データが１フィールド時間経過後記憶手
段から読出されて表示装置へ与えられるため、１フレー
ムの画素データの記憶容量を備える記憶手段を用いて
も、１フィールドに相当する画素データの格納と先行す
る１フィールドに相当する画素データの読出とを同一の
期間内に行なうことができ、Ｂピクチュア格納のために
用いられる記憶装置の記憶容量を低減することができ
る。
【００４７】請求項２に係る画像復号表示装置において
は、あるフレームの最後の表示されるべきフィールドの
画素データの読出と次のフレームの画素データの復号開
始とを同期して行なっており、インタレース方式および
ノンインタレース方式のいずれの画像表示方式において
もＢピクチュアに対し１フィールド時間差をもって画像
データのデコードおよび表示を行なうことができ、記憶
装置の記憶容量を低減して正確な画像データの表示およ
び復号を行なうことができる。また、３：２プルダウン
などのような表示速度を変換する場合においても、記憶
手段の記憶容量を増加させることなくまた複雑なタイミ
ング制御を必要とすることなく容易に対応することがで
きる。
は、あるフレームの最後の表示されるべきフィールドの
画素データの読出と次のフレームの画素データの復号開
始とを同期して行なっており、インタレース方式および
ノンインタレース方式のいずれの画像表示方式において
もＢピクチュアに対し１フィールド時間差をもって画像
データのデコードおよび表示を行なうことができ、記憶
装置の記憶容量を低減して正確な画像データの表示およ
び復号を行なうことができる。また、３：２プルダウン
などのような表示速度を変換する場合においても、記憶
手段の記憶容量を増加させることなくまた複雑なタイミ
ング制御を必要とすることなく容易に対応することがで
きる。
【００４８】請求項３に係る画像復号表示装置において
は、画像データが再度読出される場合には、最終のフィ
ールドの画素データの読出時に復号手段の復号処理が開
始されており、３：２プルダウンのような表示速度変換
時においても、記憶手段の記憶容量を増加させることな
く正確に画像データの上書きを防止して復号および表示
を行なうことができる。
は、画像データが再度読出される場合には、最終のフィ
ールドの画素データの読出時に復号手段の復号処理が開
始されており、３：２プルダウンのような表示速度変換
時においても、記憶手段の記憶容量を増加させることな
く正確に画像データの上書きを防止して復号および表示
を行なうことができる。
【００４９】請求項４に係る画像復号表示装置において
は、表示すべき最後のフィールドの画素データが再度読
出される場合においては、先行する１フィールド期間復
号処理を停止させており、記憶手段の記憶容量を増加さ
せることなく復元された画素データによる読出画素デー
タの上書きを防止することができ、正確に３：２プルダ
ウンなどの表示速度変換を行なうことができる。
は、表示すべき最後のフィールドの画素データが再度読
出される場合においては、先行する１フィールド期間復
号処理を停止させており、記憶手段の記憶容量を増加さ
せることなく復元された画素データによる読出画素デー
タの上書きを防止することができ、正確に３：２プルダ
ウンなどの表示速度変換を行なうことができる。
【００５０】請求項５に係る画像復号表示装置において
は、復号開始が行なわれてから１フィールドの時間差を
もって記憶手段から表示装置への表示のために次のフレ
ームの最初のフィールドの画素データが読出されてい
る。したがって、記憶装置の記憶容量を低減して正確な
画像データの表示および復号を行なうことができる。
は、復号開始が行なわれてから１フィールドの時間差を
もって記憶手段から表示装置への表示のために次のフレ
ームの最初のフィールドの画素データが読出されてい
る。したがって、記憶装置の記憶容量を低減して正確な
画像データの表示および復号を行なうことができる。
【００５１】請求項６に係る画像復号表示装置において
は、復号処理開始タイミングが１マクロブロックライン
の画素データの読出時間分遅延されるため、同一フィー
ルドの画素データの復号および表示が行なわれる場合に
おいても、記憶手段の画素データの読出が行なわれた位
置に復号後の画素データが書込まれるため、記憶手段に
おいて読出前の画素データが復元された画素データで書
換えられるのを防止することができ、正確な復号および
表示動作を実現することができる。
は、復号処理開始タイミングが１マクロブロックライン
の画素データの読出時間分遅延されるため、同一フィー
ルドの画素データの復号および表示が行なわれる場合に
おいても、記憶手段の画素データの読出が行なわれた位
置に復号後の画素データが書込まれるため、記憶手段に
おいて読出前の画素データが復元された画素データで書
換えられるのを防止することができ、正確な復号および
表示動作を実現することができる。
【００５２】請求項７に係る画像復号表示装置において
は、復号手段の復号開始タイミングの遅延が記憶手段と
表示装置の間の記憶手段の出力部に設けられたバッファ
メモリにより実現されるため、複雑なタイミング条件を
考慮することなく遅延を正確に実現することができ、制
御が容易となる。
は、復号手段の復号開始タイミングの遅延が記憶手段と
表示装置の間の記憶手段の出力部に設けられたバッファ
メモリにより実現されるため、複雑なタイミング条件を
考慮することなく遅延を正確に実現することができ、制
御が容易となる。
【００５３】請求項８に係る画像復号表示装置において
は、フィールド構造の画像データの場合には、記憶手段
の書込位置と読出位置とは異なっているため、復号開始
タイミングの遅延が不要とされ、応じてフィールド構造
の画像データの場合には遅延手段が不活性状態とされる
ため、フィールド予測符号化方式およびフレーム予測符
号化方式いずれに対しても正確に画像データの復号およ
び表示を正確に実行することができる。
は、フィールド構造の画像データの場合には、記憶手段
の書込位置と読出位置とは異なっているため、復号開始
タイミングの遅延が不要とされ、応じてフィールド構造
の画像データの場合には遅延手段が不活性状態とされる
ため、フィールド予測符号化方式およびフレーム予測符
号化方式いずれに対しても正確に画像データの復号およ
び表示を正確に実行することができる。
【００５４】請求項９に係る画像復号表示装置において
は、画像データがフィールド構造の場合には、１マクロ
ブロックラインの遅延が不要とされるため、遅延手段が
不要となり、装置構成を簡略化することができる。
は、画像データがフィールド構造の場合には、１マクロ
ブロックラインの遅延が不要とされるため、遅延手段が
不要となり、装置構成を簡略化することができる。
【００５５】請求項１０または１１に係る画像復号表示
装置においては、Ｂピクチュア格納用記憶手段は１フレ
ームの画素データを格納する必要最小限の記憶容量を有
するフレームメモリで構成されており、復元画素データ
格納のための記憶装置の記憶容量が低減された画像復号
表示装置が実現される。
装置においては、Ｂピクチュア格納用記憶手段は１フレ
ームの画素データを格納する必要最小限の記憶容量を有
するフレームメモリで構成されており、復元画素データ
格納のための記憶装置の記憶容量が低減された画像復号
表示装置が実現される。
【００５６】
［実施例１］図１は、この発明に従う画像復号表示装置
の構成を概略的に示す図である。図１において、画像復
号表示装置１は、ビットストリームの形態で与えられる
画像符号化データを受け、この画像符号化データに含ま
れる符号化画素データに所定の復号処理を施して元の画
素データを復元する復号化ユニット１０と、復号化ユニ
ット１０で復元された画素データを格納する記憶装置１
２と、復号化ユニット１０の動作タイミングなどの動作
を制御するとともに記憶装置１２へのアクセス動作を制
御する制御ユニット１４を含む。画像符号化データは、
以下の説明においては、画像の性質および属性などのヘ
ッダ情報をも含むものと想定する。各画素についてのデ
ータを示す場合には「画素データ」という用語を用い、
１枚の画像（フィールドまたはフレーム）全体のデータ
を示し特に画素を特定しない場合には「画像データ」と
いう用語を用いる。この復号化ユニット１０は、後にそ
の内部構成について説明するが、符号化画素データの復
号処理およびヘッダ情報（図２９参照）の解析の機能を
併せ持つ。
の構成を概略的に示す図である。図１において、画像復
号表示装置１は、ビットストリームの形態で与えられる
画像符号化データを受け、この画像符号化データに含ま
れる符号化画素データに所定の復号処理を施して元の画
素データを復元する復号化ユニット１０と、復号化ユニ
ット１０で復元された画素データを格納する記憶装置１
２と、復号化ユニット１０の動作タイミングなどの動作
を制御するとともに記憶装置１２へのアクセス動作を制
御する制御ユニット１４を含む。画像符号化データは、
以下の説明においては、画像の性質および属性などのヘ
ッダ情報をも含むものと想定する。各画素についてのデ
ータを示す場合には「画素データ」という用語を用い、
１枚の画像（フィールドまたはフレーム）全体のデータ
を示し特に画素を特定しない場合には「画像データ」と
いう用語を用いる。この復号化ユニット１０は、後にそ
の内部構成について説明するが、符号化画素データの復
号処理およびヘッダ情報（図２９参照）の解析の機能を
併せ持つ。
【００５７】制御ユニット１４は、外部に設けられた表
示制御装置２０から与えられる水平同期信号ＨＳＹＮＣ
および垂直同期信号ＶＳＹＮＣに従って、この復号化ユ
ニット１０の復号処理開始タイミングを決定するピクチ
ュア同期信号ＰＳＹＮＣを生成して復号化ユニット１０
へ与える。この制御ユニット１４からのピクチュア同期
信号ＰＳＹＮＣが１枚の画像（ピクチュア；以下の説明
においてはフレームと想定する）の復号期間を決定す
る。水平同期信号ＨＳＹＮＣは、表示装置２２における
画素データ表示時に用いられる１水平期間（１画素ライ
ンの画素データ表示に要する期間）を決定し、垂直同期
信号ＶＳＹＮＣは１フィールドの画素データを表示装置
２２に表示する期間を決定する。
示制御装置２０から与えられる水平同期信号ＨＳＹＮＣ
および垂直同期信号ＶＳＹＮＣに従って、この復号化ユ
ニット１０の復号処理開始タイミングを決定するピクチ
ュア同期信号ＰＳＹＮＣを生成して復号化ユニット１０
へ与える。この制御ユニット１４からのピクチュア同期
信号ＰＳＹＮＣが１枚の画像（ピクチュア；以下の説明
においてはフレームと想定する）の復号期間を決定す
る。水平同期信号ＨＳＹＮＣは、表示装置２２における
画素データ表示時に用いられる１水平期間（１画素ライ
ンの画素データ表示に要する期間）を決定し、垂直同期
信号ＶＳＹＮＣは１フィールドの画素データを表示装置
２２に表示する期間を決定する。
【００５８】復号化ユニット１０と記憶装置１２の間に
メモリインタフェースユニット１６が配置され、メモリ
インタフェースユニット１６と表示装置２２の間に表示
インタフェース１８が配置される。メモリインタフェー
スユニット１６は、制御ユニット１４の制御のもとに、
この記憶装置１２に対するデータ書込アドレスおよびデ
ータ読出アドレスを生成し、かつこの記憶装置１２と復
号化ユニット１０の間または記憶装置１２と表示インタ
フェース１８との間にデータ伝送経路を確立する。表示
インタフェース１８は、表示装置２２における画素デー
タの表示速度に従ってこのメモリインタフェースユニッ
ト１６から与えられた画素データを順次出力する。
メモリインタフェースユニット１６が配置され、メモリ
インタフェースユニット１６と表示装置２２の間に表示
インタフェース１８が配置される。メモリインタフェー
スユニット１６は、制御ユニット１４の制御のもとに、
この記憶装置１２に対するデータ書込アドレスおよびデ
ータ読出アドレスを生成し、かつこの記憶装置１２と復
号化ユニット１０の間または記憶装置１２と表示インタ
フェース１８との間にデータ伝送経路を確立する。表示
インタフェース１８は、表示装置２２における画素デー
タの表示速度に従ってこのメモリインタフェースユニッ
ト１６から与えられた画素データを順次出力する。
【００５９】記憶装置１２は、それぞれ別々にアクセス
可能であるバンク＃１（３２）、バンク＃２（３４）お
よびバンク＃３（３６）を含む。バンク＃１，＃２（３
２，３４）は、Ｉピクチュア（フレーム）またはＰピク
チュアの画素データを格納するために用いられる。バン
ク＃３（３６）はＢピクチュアの画素データを格納する
ために用いられる。バンク＃１〜＃３（３２〜３６）の
各々は、それぞれ１フレームの画素データを格納する記
憶容量を備え、たとえばＤＲＡＭ（ダイナミック・ラン
ダム・アクセス・メモリ）で構成される。
可能であるバンク＃１（３２）、バンク＃２（３４）お
よびバンク＃３（３６）を含む。バンク＃１，＃２（３
２，３４）は、Ｉピクチュア（フレーム）またはＰピク
チュアの画素データを格納するために用いられる。バン
ク＃３（３６）はＢピクチュアの画素データを格納する
ために用いられる。バンク＃１〜＃３（３２〜３６）の
各々は、それぞれ１フレームの画素データを格納する記
憶容量を備え、たとえばＤＲＡＭ（ダイナミック・ラン
ダム・アクセス・メモリ）で構成される。
【００６０】図２はピクチュア（フレーム）の表示順序
および復号順序の一例を示す図である。図２（Ａ）に示
すように、ピクチュア（以下フレームと称す）は、Ｂフ
レームＢ１，Ｂ２、ＩフレームＩ３、ＢフレームＢ４，
Ｂ５、ＰフレームＰ６、ＢフレームＢ７，Ｂ８およびＰ
フレームＰ９の順序で表示装置でに表示される。
および復号順序の一例を示す図である。図２（Ａ）に示
すように、ピクチュア（以下フレームと称す）は、Ｂフ
レームＢ１，Ｂ２、ＩフレームＩ３、ＢフレームＢ４，
Ｂ５、ＰフレームＰ６、ＢフレームＢ７，Ｂ８およびＰ
フレームＰ９の順序で表示装置でに表示される。
【００６１】フレームの復号順は、図２（Ｂ）に示すよ
うに、ＩフレームＩ３、ＢフレームＢ１，Ｂ２、Ｐフレ
ームＰ６、ＢフレームＢ４，Ｂ５、ＰフレームＰ９、Ｂ
フレームＢ７，Ｂ８の順序である。このフレームの復号
順序は、符号化データとして伝達されるフレームの伝送
順と同じである。前述のごとく、Ｉフレームは他のフレ
ームのデータを参照することなく符号化された画素デー
タで構成されるフレームである。Ｐフレームは、時間的
に前に位置する（過去の）ＩフレームまたはＰフレーム
の画素データを用いて符号化された画素データで構成さ
れるフレームである。Ｂフレームは本実施例では、時間
的に前後に位置する（すなわち過去および未来）の２つ
のＩフレームまたはＰフレームの画素データを用いて符
号化された画素データで構成されるフレームである。復
号化時においては、したがって未来のフレームの画素デ
ータを用いる必要があるため、この未来のフレームの画
素データを先に復号化する必要がある。このためフレー
ムの表示順序とフレームの復号順序（伝送されるフレー
ムの順序）が異なっている。たとえばＢフレームＢ４，
Ｂ５は、表示順序においては、ＰフレームＰ６よりも先
である。しかしながら、復号時においては、Ｐフレーム
Ｐ６よりも後にこれらのＢフレームＢ４，Ｂ５が復号さ
れる。ＢフレームＢ４，Ｂ５を復号するためには、Ｉフ
レームＩ３を参照画像とする予測（前方向予測）とＰフ
レームＰ６の画素データを用いた予測（後方向予測）が
行なわれるためである。
うに、ＩフレームＩ３、ＢフレームＢ１，Ｂ２、Ｐフレ
ームＰ６、ＢフレームＢ４，Ｂ５、ＰフレームＰ９、Ｂ
フレームＢ７，Ｂ８の順序である。このフレームの復号
順序は、符号化データとして伝達されるフレームの伝送
順と同じである。前述のごとく、Ｉフレームは他のフレ
ームのデータを参照することなく符号化された画素デー
タで構成されるフレームである。Ｐフレームは、時間的
に前に位置する（過去の）ＩフレームまたはＰフレーム
の画素データを用いて符号化された画素データで構成さ
れるフレームである。Ｂフレームは本実施例では、時間
的に前後に位置する（すなわち過去および未来）の２つ
のＩフレームまたはＰフレームの画素データを用いて符
号化された画素データで構成されるフレームである。復
号化時においては、したがって未来のフレームの画素デ
ータを用いる必要があるため、この未来のフレームの画
素データを先に復号化する必要がある。このためフレー
ムの表示順序とフレームの復号順序（伝送されるフレー
ムの順序）が異なっている。たとえばＢフレームＢ４，
Ｂ５は、表示順序においては、ＰフレームＰ６よりも先
である。しかしながら、復号時においては、Ｐフレーム
Ｐ６よりも後にこれらのＢフレームＢ４，Ｂ５が復号さ
れる。ＢフレームＢ４，Ｂ５を復号するためには、Ｉフ
レームＩ３を参照画像とする予測（前方向予測）とＰフ
レームＰ６の画素データを用いた予測（後方向予測）が
行なわれるためである。
【００６２】Ｂフレームは復号化時は参照画像としては
用いられないため、単に表示のみが行なわれる。したが
って図１に示す記憶装置１２に含まれるバンク＃３（３
６）は、復号データを表示するために必要とされる記憶
領域であり、バンク＃１（３２）およびバンク＃２（３
４）は復号処理のために最低限必要とされる記憶領域で
ある。
用いられないため、単に表示のみが行なわれる。したが
って図１に示す記憶装置１２に含まれるバンク＃３（３
６）は、復号データを表示するために必要とされる記憶
領域であり、バンク＃１（３２）およびバンク＃２（３
４）は復号処理のために最低限必要とされる記憶領域で
ある。
【００６３】図３は、各フレーム単位で符号化されたフ
レーム構造を有する画像の画素データの配列を示す図で
ある。フレーム構造を有する画像符号化データは、表示
画面上奇数ライン上の画素データおよび偶数ライン上の
画素データ両者を含む。奇数ライン上の画素データが奇
数フィールドを構成し、偶数ライン上の画素データが偶
数フィールドを構成する。
レーム構造を有する画像の画素データの配列を示す図で
ある。フレーム構造を有する画像符号化データは、表示
画面上奇数ライン上の画素データおよび偶数ライン上の
画素データ両者を含む。奇数ライン上の画素データが奇
数フィールドを構成し、偶数ライン上の画素データが偶
数フィールドを構成する。
【００６４】図４は、この発明の第１の実施例における
フレームの復号処理シーケンスおよび表示シーケンスを
示す図である。図４においては、図２に示すフレームの
順序でフレームの表示および復号が行なわれる。上述の
ごとく、各フレームは奇数フィールドおよび偶数フィー
ルドを備えており、表示は奇数フィールドおよび偶数フ
ィールドの順序で行なわれるノンインタレースの場合が
一例として示される。
フレームの復号処理シーケンスおよび表示シーケンスを
示す図である。図４においては、図２に示すフレームの
順序でフレームの表示および復号が行なわれる。上述の
ごとく、各フレームは奇数フィールドおよび偶数フィー
ルドを備えており、表示は奇数フィールドおよび偶数フ
ィールドの順序で行なわれるノンインタレースの場合が
一例として示される。
【００６５】まず、記憶装置１２におけるバンク＃１〜
＃３（３２，３４，３６）は、有効画素データを格納し
ていない状態を初期状態と考える。画像符号化データが
復号化ユニット１０へ順次与えられ、制御ユニット１４
からのピクチュア同期信号ＰＳＹＮＣに同期して復号化
ユニット１０が各フレームの画素データの復号処理を実
行する。図４に示す期間Ｔ１およびＴ２においてＩフレ
ームＩ３の画素データが復号され、その復号処理により
復元された画素データがバンク＃１（３２）に格納され
る。１フレームは偶数フィールドおよび奇数フィールド
で構成されており、したがってこのＩフレームＩ３の復
号処理には２フィールド期間Ｔ１およびＴ２が必要とさ
れる。画像はフレームを単位として（フレーム構造で）
符号化されているため、各フィールド期間Ｔ１およびＴ
２それぞれにおいて、奇数フィールドの画素データおよ
び偶数フィールドの画素データがともにバンク＃１の所
定の領域へ書込まれる。１フレーム期間（２つのフィー
ルド期間）はピクチュア同期信号ＰＳＹＮＣで決定され
る。フィールド期間は、表示制御装置２０（図１参照）
からの垂直同期信号ＶＳＹＮＣ（および水平同期信号Ｈ
ＳＹＮＣ）で決定される。
＃３（３２，３４，３６）は、有効画素データを格納し
ていない状態を初期状態と考える。画像符号化データが
復号化ユニット１０へ順次与えられ、制御ユニット１４
からのピクチュア同期信号ＰＳＹＮＣに同期して復号化
ユニット１０が各フレームの画素データの復号処理を実
行する。図４に示す期間Ｔ１およびＴ２においてＩフレ
ームＩ３の画素データが復号され、その復号処理により
復元された画素データがバンク＃１（３２）に格納され
る。１フレームは偶数フィールドおよび奇数フィールド
で構成されており、したがってこのＩフレームＩ３の復
号処理には２フィールド期間Ｔ１およびＴ２が必要とさ
れる。画像はフレームを単位として（フレーム構造で）
符号化されているため、各フィールド期間Ｔ１およびＴ
２それぞれにおいて、奇数フィールドの画素データおよ
び偶数フィールドの画素データがともにバンク＃１の所
定の領域へ書込まれる。１フレーム期間（２つのフィー
ルド期間）はピクチュア同期信号ＰＳＹＮＣで決定され
る。フィールド期間は、表示制御装置２０（図１参照）
からの垂直同期信号ＶＳＹＮＣ（および水平同期信号Ｈ
ＳＹＮＣ）で決定される。
【００６６】フィールド期間Ｔ３が始まると、今度は、
ＢフレームＢ１の復号処理が開始される。このＢフレー
ムＢ１の復号処理により得られた画素データはバンク＃
３（３６）に格納される。期間Ｔ３が完了すると、Ｂフ
レームＢ１の半分の画素データの復号が完了する。この
期間Ｔ３において復号処理された画素データは奇数フィ
ールドおよび偶数フィールド両者を含み、それぞれバン
ク＃３（３６）の奇数フィールド画素格納領域および偶
数フィールド画素格納領域に格納される。
ＢフレームＢ１の復号処理が開始される。このＢフレー
ムＢ１の復号処理により得られた画素データはバンク＃
３（３６）に格納される。期間Ｔ３が完了すると、Ｂフ
レームＢ１の半分の画素データの復号が完了する。この
期間Ｔ３において復号処理された画素データは奇数フィ
ールドおよび偶数フィールド両者を含み、それぞれバン
ク＃３（３６）の奇数フィールド画素格納領域および偶
数フィールド画素格納領域に格納される。
【００６７】フィールド期間Ｔ４においては、Ｂフレー
ムＢ１の残りの符号化画素データについての復号処理が
行なわれ、この復号処理された画素データがバンク＃３
（３６）の残りの記憶領域に格納される。このフィール
ド期間Ｔ４において同時にバンク＃３（３６）から奇数
フィールドの画素データが読出され、メモリインタフェ
ースユニット１６および表示インタフェース１８を介し
て表示装置２２へ与えられてそこで表示される。
ムＢ１の残りの符号化画素データについての復号処理が
行なわれ、この復号処理された画素データがバンク＃３
（３６）の残りの記憶領域に格納される。このフィール
ド期間Ｔ４において同時にバンク＃３（３６）から奇数
フィールドの画素データが読出され、メモリインタフェ
ースユニット１６および表示インタフェース１８を介し
て表示装置２２へ与えられてそこで表示される。
【００６８】符号化画素データの復号化処理速度と画素
データの表示速度（または記憶装置１２からの画素デー
タ読出速度）とは同じである。すなわち、ピクチュア同
期信号ＰＳＹＮＣが規定する１フレーム期間に１フレー
ムの画素データが復号されて記憶装置１２の対応のバン
クに書込まれ、またこの１フレーム期間内に１フレーム
の画素データの表示（読出）が行なわれる。バンク＃１
（３２）〜バンク＃３（３６）としては、、それぞれ互
いに独立にアクセス可能な構成が利用されてもよい。ま
たこれに代えて、記憶装置１２としては、データ読出お
よび書込の一方のみが行なわれる構成が用いられてもよ
い。このような構成においては、復号処理のための参照
フレーム（ＩフレームまたはＰフレーム）の画素データ
の読出、復号後の画素データの記憶装置への書込および
表示すべき画素データの読出が所定のシーケンスで１フ
レーム期間内に実行される。この場合、要求される条件
は、１画素の符号化データが復号処理されて復元された
画素データが得られる速度と表示のために画素データを
記憶装置１２から読出す速度（すなわち画素データの表
示装置上の表示速度）が同じであるということである。
データの表示速度（または記憶装置１２からの画素デー
タ読出速度）とは同じである。すなわち、ピクチュア同
期信号ＰＳＹＮＣが規定する１フレーム期間に１フレー
ムの画素データが復号されて記憶装置１２の対応のバン
クに書込まれ、またこの１フレーム期間内に１フレーム
の画素データの表示（読出）が行なわれる。バンク＃１
（３２）〜バンク＃３（３６）としては、、それぞれ互
いに独立にアクセス可能な構成が利用されてもよい。ま
たこれに代えて、記憶装置１２としては、データ読出お
よび書込の一方のみが行なわれる構成が用いられてもよ
い。このような構成においては、復号処理のための参照
フレーム（ＩフレームまたはＰフレーム）の画素データ
の読出、復号後の画素データの記憶装置への書込および
表示すべき画素データの読出が所定のシーケンスで１フ
レーム期間内に実行される。この場合、要求される条件
は、１画素の符号化データが復号処理されて復元された
画素データが得られる速度と表示のために画素データを
記憶装置１２から読出す速度（すなわち画素データの表
示装置上の表示速度）が同じであるということである。
【００６９】すなわち、画素データが復号処理されて記
憶装置１２へ書込まれるのに要する平均時間と記憶装置
１２から読出されて表示装置２２上に表示されるのに要
する平均時間とが同じであるということである。以下の
説明においては、これらの条件をすべて含んで、画素デ
ータの復号処理速度と画素データの表示速度が同じであ
ると称す。
憶装置１２へ書込まれるのに要する平均時間と記憶装置
１２から読出されて表示装置２２上に表示されるのに要
する平均時間とが同じであるということである。以下の
説明においては、これらの条件をすべて含んで、画素デ
ータの復号処理速度と画素データの表示速度が同じであ
ると称す。
【００７０】フィールド期間Ｔ４においてＢフレームＢ
１の奇数フィールドの画素データが読出される。この
間、ＢフレームＢ１の奇数フィールドも同様に復号され
て記憶装置１２のバンク＃３へ書込まれる。画素データ
の復号処理速度および表示速度が同じであるため、後に
詳細に説明するように、フィールド期間Ｔ４の最終時に
おいて、既にＢフレームＢ１の最後の奇数画素ラインの
復号処理は完了しており、バンク＃３（３６）に格納さ
れている。したがって、正確に復号処理された画素デー
タを読出して表示装置２２に表示することができる。
１の奇数フィールドの画素データが読出される。この
間、ＢフレームＢ１の奇数フィールドも同様に復号され
て記憶装置１２のバンク＃３へ書込まれる。画素データ
の復号処理速度および表示速度が同じであるため、後に
詳細に説明するように、フィールド期間Ｔ４の最終時に
おいて、既にＢフレームＢ１の最後の奇数画素ラインの
復号処理は完了しており、バンク＃３（３６）に格納さ
れている。したがって、正確に復号処理された画素デー
タを読出して表示装置２２に表示することができる。
【００７１】フィールド期間Ｔ５が始まると、次のＢフ
レームＢ２の復号処理が開始される。このフィールド期
間Ｔ５において、記憶装置１２のバンク＃３（３６）か
らＢフレームＢ１の偶数フィールドの画素データの読出
および表示が行なわれる。フィールド期間Ｔ５の始めに
おいて、バンク＃３（３６）に格納されている画素デー
タはすべてＢフレームＢ１の画素データであり、このＢ
フレームＢ１の偶数フィールドの表示は正確に開始され
る。フィールド期間Ｔ５においてＢフレームＢ２の画素
データの復号処理が行なわれ、このＢフレームＢ２の奇
数フィールドおよび偶数フィールドの画素データが順次
バンク＃３（３６）に格納される。後に詳細に説明する
が、このフィールド期間Ｔ５においてＢフレームＢ２の
画素データの復号はこのフレームＢ２の約半分までしか
進行しないため、ＢフレームＢ１の偶数フィールドの画
素データが表示装置へ読出される前に復号後のＢフレー
ムＢ２の画素データで書換えられるのを防止することが
でき、正確にこのＢフレームＢ１の偶数フィールドの画
素データの表示を行なうことができる。
レームＢ２の復号処理が開始される。このフィールド期
間Ｔ５において、記憶装置１２のバンク＃３（３６）か
らＢフレームＢ１の偶数フィールドの画素データの読出
および表示が行なわれる。フィールド期間Ｔ５の始めに
おいて、バンク＃３（３６）に格納されている画素デー
タはすべてＢフレームＢ１の画素データであり、このＢ
フレームＢ１の偶数フィールドの表示は正確に開始され
る。フィールド期間Ｔ５においてＢフレームＢ２の画素
データの復号処理が行なわれ、このＢフレームＢ２の奇
数フィールドおよび偶数フィールドの画素データが順次
バンク＃３（３６）に格納される。後に詳細に説明する
が、このフィールド期間Ｔ５においてＢフレームＢ２の
画素データの復号はこのフレームＢ２の約半分までしか
進行しないため、ＢフレームＢ１の偶数フィールドの画
素データが表示装置へ読出される前に復号後のＢフレー
ムＢ２の画素データで書換えられるのを防止することが
でき、正確にこのＢフレームＢ１の偶数フィールドの画
素データの表示を行なうことができる。
【００７２】フィールド期間Ｔ６においては、Ｂフレー
ムＢ２の残りのフレームの画素データの復号処理が行な
われ、バンク＃３（３６）に格納される。このフィール
ド期間Ｔ６において、新たにＢフレームＢ２の奇数フィ
ールドの画素データの記憶装置１２からの読出および表
示装置２２上での表示が行なわれる。フィールド期間Ｔ
６の開始時において、ＢフレームＢ１の表示動作と同様
に、ＢフレームＢ２の復号は既に約半分終了しており、
この表示は正常に開始される。以降表示動作が進行し、
フィールド期間Ｔ６の終了時において、ＢフレームＢ２
の奇数フィールドの最終画素ラインの画素データの表示
が実行される。このフィールド期間Ｔ６の終了時におい
て、ＢフレームＢ２の復号処理は完了しているため、Ｂ
フレームＢ２の奇数フィールドの最終画素ラインの画素
データの表示は正確に実行される。
ムＢ２の残りのフレームの画素データの復号処理が行な
われ、バンク＃３（３６）に格納される。このフィール
ド期間Ｔ６において、新たにＢフレームＢ２の奇数フィ
ールドの画素データの記憶装置１２からの読出および表
示装置２２上での表示が行なわれる。フィールド期間Ｔ
６の開始時において、ＢフレームＢ１の表示動作と同様
に、ＢフレームＢ２の復号は既に約半分終了しており、
この表示は正常に開始される。以降表示動作が進行し、
フィールド期間Ｔ６の終了時において、ＢフレームＢ２
の奇数フィールドの最終画素ラインの画素データの表示
が実行される。このフィールド期間Ｔ６の終了時におい
て、ＢフレームＢ２の復号処理は完了しているため、Ｂ
フレームＢ２の奇数フィールドの最終画素ラインの画素
データの表示は正確に実行される。
【００７３】フィールド期間Ｔ７が始まると、Ｐフレー
ムＰ６の復号処理が開始される。このＰフレームＰ６の
復号処理された画素データはバンク＃２（３４）へ格納
される。これにより、それまで有効画素データを格納し
ていなかったバンク＃２（３４）にＰフレームＰ６の画
素データが順次格納される。このフィールド期間Ｔ７に
おいて、ＢフレームＢ２の偶数フィールドの画素データ
の記憶装置１２からの読出および表示装置２２上の表示
が行なわれる。画素データの書込が行なわれるバンクと
画素データの読出が行なわれるバンクとは別々であり、
したがってこの期間において画素データの上書きは生じ
ない。
ムＰ６の復号処理が開始される。このＰフレームＰ６の
復号処理された画素データはバンク＃２（３４）へ格納
される。これにより、それまで有効画素データを格納し
ていなかったバンク＃２（３４）にＰフレームＰ６の画
素データが順次格納される。このフィールド期間Ｔ７に
おいて、ＢフレームＢ２の偶数フィールドの画素データ
の記憶装置１２からの読出および表示装置２２上の表示
が行なわれる。画素データの書込が行なわれるバンクと
画素データの読出が行なわれるバンクとは別々であり、
したがってこの期間において画素データの上書きは生じ
ない。
【００７４】フィールド期間Ｔ８においては、Ｐフレー
ムＰ６の残りの画素データの復号処理が行なわれ、復号
された画素データがバンク＃２の残りの記憶領域へ格納
される。このフィールド期間Ｔ８においては、バンク＃
１に格納されたＩフレームＩ３の画素データの読出およ
び表示が行なわれる。この期間においても、画素データ
の読出が行なわれるバンクと画素データの書込が行なわ
れるバンクは別々であるため、表示動作は正確に実行さ
れる。
ムＰ６の残りの画素データの復号処理が行なわれ、復号
された画素データがバンク＃２の残りの記憶領域へ格納
される。このフィールド期間Ｔ８においては、バンク＃
１に格納されたＩフレームＩ３の画素データの読出およ
び表示が行なわれる。この期間においても、画素データ
の読出が行なわれるバンクと画素データの書込が行なわ
れるバンクは別々であるため、表示動作は正確に実行さ
れる。
【００７５】フィールド期間Ｔ９において、Ｂフレーム
Ｂ４のデータの復号および記憶装置への書込が行なわれ
る。このフィールド期間Ｔ９においては、ＩフレームＩ
３の偶数フィールドの画素データの記憶装置１２からの
読出および表示装置２２上での表示が行なわれる。この
フィールド期間Ｔ９においても、データの書込およびデ
ータの読出が行なわれるバンクは別々であり、正確な表
示および復号処理が実現される。このフィールド期間Ｔ
９において、書込結果に従ってバンク＃３（３６）の格
納するＢフレームＢ２の画素データが順次ＢフレームＢ
４の画素データで書換えられる。
Ｂ４のデータの復号および記憶装置への書込が行なわれ
る。このフィールド期間Ｔ９においては、ＩフレームＩ
３の偶数フィールドの画素データの記憶装置１２からの
読出および表示装置２２上での表示が行なわれる。この
フィールド期間Ｔ９においても、データの書込およびデ
ータの読出が行なわれるバンクは別々であり、正確な表
示および復号処理が実現される。このフィールド期間Ｔ
９において、書込結果に従ってバンク＃３（３６）の格
納するＢフレームＢ２の画素データが順次ＢフレームＢ
４の画素データで書換えられる。
【００７６】フィールド期間Ｔ１０が始まると、Ｂフレ
ームＢ４の残りの画素データの復号処理および記憶装置
への書込が行なわれ、これと並行して、ＢフレームＢ４
の奇数フィールドの画素データの読出および表示が行な
われる。このフィールド期間Ｔ１０における画素データ
の書込および読出は、フィールド期間Ｔ４またはＴ６の
それと同じであり、正確な復号および表示が行なわれ
る。
ームＢ４の残りの画素データの復号処理および記憶装置
への書込が行なわれ、これと並行して、ＢフレームＢ４
の奇数フィールドの画素データの読出および表示が行な
われる。このフィールド期間Ｔ１０における画素データ
の書込および読出は、フィールド期間Ｔ４またはＴ６の
それと同じであり、正確な復号および表示が行なわれ
る。
【００７７】フィールド期間Ｔ１１およびＴ１２におい
て次のＢフレームＢ５の画素データの復号およびバンク
＃３（３６）への格納が行なわれ、またフィールド期間
Ｔ１１およびＴ１２それぞれにおいて、ＢフレームＢ４
の偶数フィールドおよびＢフレームＢ５の奇数フィール
ドの画素データの読出および表示が実行される。
て次のＢフレームＢ５の画素データの復号およびバンク
＃３（３６）への格納が行なわれ、またフィールド期間
Ｔ１１およびＴ１２それぞれにおいて、ＢフレームＢ４
の偶数フィールドおよびＢフレームＢ５の奇数フィール
ドの画素データの読出および表示が実行される。
【００７８】フィールド期間Ｔ１３が始まると、Ｐフレ
ームＰ９の画素データの復号およびバンク＃１（３２）
への格納が実行される。バンク＃１（３２）の格納する
画素データがＰフレームＰ９の画素データで書換えられ
る。ＩフレームＩ３の画素データは、ＢフレームＢ４お
よびＢ５の復号が完了するとさらに参照フレームとして
用いられることはない。ＰフレームＰ９の参照フレーム
はＰフレームＰ６であり、このＰフレームＰ６の画素デ
ータはバンク＃２（３４）に格納されている。したがっ
て、何ら問題を生じることなく正確な復号処理および表
示動作を実行することができる。
ームＰ９の画素データの復号およびバンク＃１（３２）
への格納が実行される。バンク＃１（３２）の格納する
画素データがＰフレームＰ９の画素データで書換えられ
る。ＩフレームＩ３の画素データは、ＢフレームＢ４お
よびＢ５の復号が完了するとさらに参照フレームとして
用いられることはない。ＰフレームＰ９の参照フレーム
はＰフレームＰ６であり、このＰフレームＰ６の画素デ
ータはバンク＃２（３４）に格納されている。したがっ
て、何ら問題を生じることなく正確な復号処理および表
示動作を実行することができる。
【００７９】フィールド期間Ｔ１４において、Ｐフレー
ムＰ６の奇数フィールドの画素データの読出および表示
が行なわれ、並行してＰフレームＰ９の残りの画素デー
タの復号処理および書込が実行される。
ムＰ６の奇数フィールドの画素データの読出および表示
が行なわれ、並行してＰフレームＰ９の残りの画素デー
タの復号処理および書込が実行される。
【００８０】フィールド期間Ｔ１５が始まると、Ｂフレ
ームＢ７の復号処理およびバンク＃３（３６）への格納
が行なわれ、このとき、バンク＃２（３４）に格納され
たＰフレームＰ６の画素データのうち偶数フィールドの
画素データの読出および表示が行なわれる。この間にお
いても、データの書込が行なわれるバンクとデータの読
出が行なわれるバンクは別々であり、画素データの上書
きは防止される。
ームＢ７の復号処理およびバンク＃３（３６）への格納
が行なわれ、このとき、バンク＃２（３４）に格納され
たＰフレームＰ６の画素データのうち偶数フィールドの
画素データの読出および表示が行なわれる。この間にお
いても、データの書込が行なわれるバンクとデータの読
出が行なわれるバンクは別々であり、画素データの上書
きは防止される。
【００８１】フィールド期間Ｔ１６において、Ｂフレー
ムＢ７の残りの画素データの復号およびバンク＃３への
格納が行なわれ、このときまたＢフレームＢ７の奇数フ
ィールドの読出および表示が実行される。
ムＢ７の残りの画素データの復号およびバンク＃３への
格納が行なわれ、このときまたＢフレームＢ７の奇数フ
ィールドの読出および表示が実行される。
【００８２】上述のように、Ｂフレームの画素データ
は、記憶装置への書込と記憶装置からの読出の時間差が
約１フィールド時間とされており、１フレームの画素デ
ータを格納する容量を備えるバンク＃３（３６）のみを
用いてＢフレームの画素データを用いても正常なＢフレ
ームの復号および表示を実現することができる。Ｉフレ
ームおよびＰフレームに関しては、同一のバンクに対し
て画素データの書込と画素データの読出が同一フィール
ド期間内で行なわれることはなく、何ら問題は生じな
い。
は、記憶装置への書込と記憶装置からの読出の時間差が
約１フィールド時間とされており、１フレームの画素デ
ータを格納する容量を備えるバンク＃３（３６）のみを
用いてＢフレームの画素データを用いても正常なＢフレ
ームの復号および表示を実現することができる。Ｉフレ
ームおよびＰフレームに関しては、同一のバンクに対し
て画素データの書込と画素データの読出が同一フィール
ド期間内で行なわれることはなく、何ら問題は生じな
い。
【００８３】図５は、図１に示すバンク＃３の記憶領域
を概略的に示す図である。図５において、バンク＃３
（３６）は、奇数フィールドの画素データを格納する奇
数フィールド領域３６ａと、偶数フィールドの画素デー
タを格納する偶数フィールド領域３６ｂを含む。この奇
数フィールド領域３６ａおよび偶数フィールド領域３６
ｂは、バンク＃３のアドレス空間において上半分の領域
および下半分の領域にそれぞれ分割されてもよい。また
これに代えて、奇数フィールド領域３６ａおよび偶数フ
ィールド領域３６ｂは、それぞれ１行おきに配置されて
もよい（偶数画素ラインおよび奇数画素ラインそれぞれ
に対応する配置）。フレーム構造の場合、符号化画素デ
ータは奇数フィールドの画素データおよび偶数フィール
ドの画素データ両者を含む。したがって図６（Ａ）に示
すように、１フレーム期間（２フィールド期間で構成さ
れる）のはじめのフィールド期間において、奇数フィー
ルド領域３６ａの上半分の領域３６ａａに奇数フィール
ドの画素データが格納され、また偶数フィールド領域３
６ｂの上半分の領域３６ｂａに偶数フィールドの画素デ
ータの格納が行なわれる。
を概略的に示す図である。図５において、バンク＃３
（３６）は、奇数フィールドの画素データを格納する奇
数フィールド領域３６ａと、偶数フィールドの画素デー
タを格納する偶数フィールド領域３６ｂを含む。この奇
数フィールド領域３６ａおよび偶数フィールド領域３６
ｂは、バンク＃３のアドレス空間において上半分の領域
および下半分の領域にそれぞれ分割されてもよい。また
これに代えて、奇数フィールド領域３６ａおよび偶数フ
ィールド領域３６ｂは、それぞれ１行おきに配置されて
もよい（偶数画素ラインおよび奇数画素ラインそれぞれ
に対応する配置）。フレーム構造の場合、符号化画素デ
ータは奇数フィールドの画素データおよび偶数フィール
ドの画素データ両者を含む。したがって図６（Ａ）に示
すように、１フレーム期間（２フィールド期間で構成さ
れる）のはじめのフィールド期間において、奇数フィー
ルド領域３６ａの上半分の領域３６ａａに奇数フィール
ドの画素データが格納され、また偶数フィールド領域３
６ｂの上半分の領域３６ｂａに偶数フィールドの画素デ
ータの格納が行なわれる。
【００８４】次のフィールド期間では、図６（Ｂ）に示
すように、奇数フィールド領域３６ａの下半分領域３６
ａｂおよび偶数フィールド領域３６ｂの下半分領域３６
ｂｂに対し復号された画素データの格納が行なわれる。
このとき、奇数フィールド領域３６ａの画素データの読
出および表示が行なわれる。画素データの読出は、この
奇数フィールド領域３６ａにおいて１画素ラインずつ順
次水平同期信号ＨＳＹＮＣに同期して実行される。一
方、この奇数フィールド領域３６ａの下半分の領域３６
ａｂにおいては、等価的に２水平走査期間（１水平走査
期間は１画素ラインの画素データをすべて表示するのに
要する時間）ごとに１画素ラインの画素データの格納が
行なわれる。
すように、奇数フィールド領域３６ａの下半分領域３６
ａｂおよび偶数フィールド領域３６ｂの下半分領域３６
ｂｂに対し復号された画素データの格納が行なわれる。
このとき、奇数フィールド領域３６ａの画素データの読
出および表示が行なわれる。画素データの読出は、この
奇数フィールド領域３６ａにおいて１画素ラインずつ順
次水平同期信号ＨＳＹＮＣに同期して実行される。一
方、この奇数フィールド領域３６ａの下半分の領域３６
ａｂにおいては、等価的に２水平走査期間（１水平走査
期間は１画素ラインの画素データをすべて表示するのに
要する時間）ごとに１画素ラインの画素データの格納が
行なわれる。
【００８５】図７は、奇数フィールドの画素データの表
示時における書込を受ける画素ラインと表示される画素
ラインを示す図である。図７においては、奇数フィール
ドおよび偶数フィールドはそれぞれＬ画素ラインを有す
るものと仮定される。また記憶装置への画素データの書
込みもラスタ走査順序に従って行なわれるとする。
示時における書込を受ける画素ラインと表示される画素
ラインを示す図である。図７においては、奇数フィール
ドおよび偶数フィールドはそれぞれＬ画素ラインを有す
るものと仮定される。また記憶装置への画素データの書
込みもラスタ走査順序に従って行なわれるとする。
【００８６】図７（Ａ）に示すように、奇数フィールド
領域３６ａの最終画素ラインＬの画素データの格納時、
この奇数フィールド領域３６ａの１行１画素ライン前の
画素ラインＬ−１の画素データが読出されて表示装置２
２上に表示される。したがってこの状態においては、表
示装置２２上に表示される画素ラインＬ−１の画素デー
タは既に復号化処理された画素データであり、正確な表
示が行なわれる。表示速度と復号速度は同じである。し
たがって、この表示装置２２上で画素ラインＬ−１の画
素データが表示が完了すると、奇数フィールド領域３６
ａにおいては、最終画素ラインＬの画素データがすべて
格納される。
領域３６ａの最終画素ラインＬの画素データの格納時、
この奇数フィールド領域３６ａの１行１画素ライン前の
画素ラインＬ−１の画素データが読出されて表示装置２
２上に表示される。したがってこの状態においては、表
示装置２２上に表示される画素ラインＬ−１の画素デー
タは既に復号化処理された画素データであり、正確な表
示が行なわれる。表示速度と復号速度は同じである。し
たがって、この表示装置２２上で画素ラインＬ−１の画
素データが表示が完了すると、奇数フィールド領域３６
ａにおいては、最終画素ラインＬの画素データがすべて
格納される。
【００８７】次の画素ライン表示期間においては、図７
（Ｂ）に示すように、バンク＃３（３６）においては、
偶数フィールド領域３６ｂに対する最終画素ラインＬの
復元された画素データの書込が行なわれる。このときに
は、奇数フィールド領域３６ａの最終画素ラインＬの画
素データが読出されて表示装置２２上で表示される。偶
数フィールド領域３６ｂへの最終画素ラインＬの画素デ
ータの書込時においては、奇数フィールド領域３６ａに
格納された最終画素ラインＬの画素データは既に復号が
完了している。したがってこの表示装置２２上には、正
確に、復号された奇数フィールドの最終画素ラインＬの
画素データが表示される。
（Ｂ）に示すように、バンク＃３（３６）においては、
偶数フィールド領域３６ｂに対する最終画素ラインＬの
復元された画素データの書込が行なわれる。このときに
は、奇数フィールド領域３６ａの最終画素ラインＬの画
素データが読出されて表示装置２２上で表示される。偶
数フィールド領域３６ｂへの最終画素ラインＬの画素デ
ータの書込時においては、奇数フィールド領域３６ａに
格納された最終画素ラインＬの画素データは既に復号が
完了している。したがってこの表示装置２２上には、正
確に、復号された奇数フィールドの最終画素ラインＬの
画素データが表示される。
【００８８】偶数フィールドの画素データ表示時におい
ては、既にこの偶数フィールド領域３６ｂに復号された
画素データが格納されているため、正確に画素データの
表示を行なうことができる。
ては、既にこの偶数フィールド領域３６ｂに復号された
画素データが格納されているため、正確に画素データの
表示を行なうことができる。
【００８９】偶数フィールド領域３６ｂの書込および読
出が行なわれる場合（期間Ｔ５）には、図８（Ａ）に示
すように、偶数フィールド領域３６ｂの第１行の画素デ
ータの表示装置２２への表示時には、奇数フィールド領
域３６ａの第１行の画素ラインの画素データの復号が行
なわれる。したがって、この時においては、表示装置２
２には偶数フィールドの第１画素ラインの画素データが
正確に表示される。次の画素ラインの表示期間において
は、図８（Ｂ）に示すように、偶数フィールド領域３６
ｂの第２行（第２画素ライン）の画素データの読出が行
なわれて表示装置２２で表示される。このとき、偶数フ
ィールド領域３６ｂの第１行（第１画素ライン）の画素
データの書込（格納）が行なわれる。したがって第２行
の画素ラインの画素データは何ら復号後の画素データの
上書きを受けることなく表示装置２２で正確に表示する
ことができる。
出が行なわれる場合（期間Ｔ５）には、図８（Ａ）に示
すように、偶数フィールド領域３６ｂの第１行の画素デ
ータの表示装置２２への表示時には、奇数フィールド領
域３６ａの第１行の画素ラインの画素データの復号が行
なわれる。したがって、この時においては、表示装置２
２には偶数フィールドの第１画素ラインの画素データが
正確に表示される。次の画素ラインの表示期間において
は、図８（Ｂ）に示すように、偶数フィールド領域３６
ｂの第２行（第２画素ライン）の画素データの読出が行
なわれて表示装置２２で表示される。このとき、偶数フ
ィールド領域３６ｂの第１行（第１画素ライン）の画素
データの書込（格納）が行なわれる。したがって第２行
の画素ラインの画素データは何ら復号後の画素データの
上書きを受けることなく表示装置２２で正確に表示する
ことができる。
【００９０】偶数フィールド領域３６ｂの画素ラインの
書込速度は画素ラインの読出速度の１／２である。した
がって、偶数フィールドの最終画素ラインＬの表示時に
おいては、偶数フィールド３６ｂの上半分領域３６ｂａ
に対して次のＢフレームの画素データが格納されている
だけである。したがって偶数フィールドの画素データは
何ら復号された画素データの影響を受けることなく正確
に表示装置２２に表示することができる。
書込速度は画素ラインの読出速度の１／２である。した
がって、偶数フィールドの最終画素ラインＬの表示時に
おいては、偶数フィールド３６ｂの上半分領域３６ｂａ
に対して次のＢフレームの画素データが格納されている
だけである。したがって偶数フィールドの画素データは
何ら復号された画素データの影響を受けることなく正確
に表示装置２２に表示することができる。
【００９１】この図６ないし図８の動作説明から明らか
なように、ＩフレームとＰフレームの間またはＰフレー
ムの間に含まれるＢフレームの数は２でなくそれ以上で
あっても各Ｂフレームの復号開始タイミングと表示開始
タイミングが１フィールド期間の時間差を持っていれ
ば、１フレームの画素データの記憶容量を備えるバンク
＃３を用いて同様に対処することができる。連続して与
えられるＢフレームの数は、予めシーケンスヘッダ領域
に設定されるため、メモリインタフェースユニット１６
がこの復号化ユニット１０で検出されたＢフレーム周期
（連続して与えられるＢフレームの数）情報に従って制
御ユニット１４の制御のもとに記憶装置１２へのアクセ
スすべきバンクを指定し、必要なアドレス情報を発生す
る。
なように、ＩフレームとＰフレームの間またはＰフレー
ムの間に含まれるＢフレームの数は２でなくそれ以上で
あっても各Ｂフレームの復号開始タイミングと表示開始
タイミングが１フィールド期間の時間差を持っていれ
ば、１フレームの画素データの記憶容量を備えるバンク
＃３を用いて同様に対処することができる。連続して与
えられるＢフレームの数は、予めシーケンスヘッダ領域
に設定されるため、メモリインタフェースユニット１６
がこの復号化ユニット１０で検出されたＢフレーム周期
（連続して与えられるＢフレームの数）情報に従って制
御ユニット１４の制御のもとに記憶装置１２へのアクセ
スすべきバンクを指定し、必要なアドレス情報を発生す
る。
【００９２】図９は、図１に示すメモリインタフェース
ユニットの構成を概略的に示す図である。図９におい
て、記憶装置１２が一般的なダイナミック・ランダム・
アクセス・メモリを用いて構成される場合が一例として
示される。図９において、メモリインタフェースユニッ
ト１６は、図１に示す復号化ユニット１０から与えられ
る動きベクトル情報ＭＶを受け、制御ユニット１４の制
御のもとに参照フレーム（マクロブロック）の画素を読
出すためのアドレスを発生する参照フレームアドレス発
生器５０と、復号後の画素データ（復元画素）を書込む
ためのアドレスを制御ユニット１４の制御のもとに発生
する復元画素アドレス発生器５２と、制御ユニット１４
の制御のもとに、表示装置への表示のために画素データ
を読出すためのアドレスを発生する表示アドレス発生器
５４を含む。制御ユニット１４は、図１に示す表示制御
装置から与えられる水平同期信号ＨＳＹＮＣおよび垂直
同期信号ＶＳＹＮＣを受け、復号化ユニット１０に対し
フレーム期間を規定するとともに画素復号開始タイミン
グを決定するピクチュア同期信号ＰＳＹＮＣを与える。
制御ユニット１４は、また復号化ユニット１０から与え
られるフレームタイプ情報およびＢフレーム情報に従っ
てアドレス発生器５０、５２および５４に対しいずれの
バンクを活性状態とすべきかを示す情報を与えるととも
に、所定のシーケンスでこれらのアドレス発生器５０、
５２および５４を活性状態とする。フレームタイプ情報
（データ構造情報）は、復号化されるフレームがＩフレ
ームであるか、ＰフレームであるかおよびＢフレームで
あるかを示す。Ｂフレーム周期情報は、連続して与えら
れるＢフレームの数を示す。参照フレームアドレス発生
器５０は、バンク＃１およびバンク＃２（３２，３４：
図１参照）に対してのみアドレスを発生する。アドレス
発生器５２および表示アドレス発生器５４は、バンク＃
１〜＃３（３２，３４，３６）に対するアドレスを発生
する。これらのアドレス発生器５０，５２および５４か
ら発生されるアドレスは、記憶装置１２のアドレスバス
へ与えられる。このアドレスバスは記憶装置１２に含ま
れるバンクを特定するためのバンクアドレスをも伝達す
る。
ユニットの構成を概略的に示す図である。図９におい
て、記憶装置１２が一般的なダイナミック・ランダム・
アクセス・メモリを用いて構成される場合が一例として
示される。図９において、メモリインタフェースユニッ
ト１６は、図１に示す復号化ユニット１０から与えられ
る動きベクトル情報ＭＶを受け、制御ユニット１４の制
御のもとに参照フレーム（マクロブロック）の画素を読
出すためのアドレスを発生する参照フレームアドレス発
生器５０と、復号後の画素データ（復元画素）を書込む
ためのアドレスを制御ユニット１４の制御のもとに発生
する復元画素アドレス発生器５２と、制御ユニット１４
の制御のもとに、表示装置への表示のために画素データ
を読出すためのアドレスを発生する表示アドレス発生器
５４を含む。制御ユニット１４は、図１に示す表示制御
装置から与えられる水平同期信号ＨＳＹＮＣおよび垂直
同期信号ＶＳＹＮＣを受け、復号化ユニット１０に対し
フレーム期間を規定するとともに画素復号開始タイミン
グを決定するピクチュア同期信号ＰＳＹＮＣを与える。
制御ユニット１４は、また復号化ユニット１０から与え
られるフレームタイプ情報およびＢフレーム情報に従っ
てアドレス発生器５０、５２および５４に対しいずれの
バンクを活性状態とすべきかを示す情報を与えるととも
に、所定のシーケンスでこれらのアドレス発生器５０、
５２および５４を活性状態とする。フレームタイプ情報
（データ構造情報）は、復号化されるフレームがＩフレ
ームであるか、ＰフレームであるかおよびＢフレームで
あるかを示す。Ｂフレーム周期情報は、連続して与えら
れるＢフレームの数を示す。参照フレームアドレス発生
器５０は、バンク＃１およびバンク＃２（３２，３４：
図１参照）に対してのみアドレスを発生する。アドレス
発生器５２および表示アドレス発生器５４は、バンク＃
１〜＃３（３２，３４，３６）に対するアドレスを発生
する。これらのアドレス発生器５０，５２および５４か
ら発生されるアドレスは、記憶装置１２のアドレスバス
へ与えられる。このアドレスバスは記憶装置１２に含ま
れるバンクを特定するためのバンクアドレスをも伝達す
る。
【００９３】参照フレームアドレス発生器５０は、制御
ユニット１４からのフレームタイプ情報がＩフレームを
示すときには、参照フレームアドレスは発生しない。復
号されるフレームがＰフレームの場合には、参照フレー
ムアドレス発生器５０は、バンク＃１（３２）またはバ
ンク＃２（３４）に対し動きベクトルＭＢを考慮して読
出アドレスを決定して決定した読出アドレスを記憶装置
１２のアドレスバス上へ伝達する。復元画素アドレス発
生器５２は、復元画素データがＩフレームまたはＰフレ
ームの場合、バンク＃１およびバンク＃２をフレーム単
位で交互に選択して書込アドレスを与える。復元画素デ
ータがＢフレームの場合、復元画素アドレス発生器５２
は、バンク＃３（３６）に対し書込アドレスを与える。
ユニット１４からのフレームタイプ情報がＩフレームを
示すときには、参照フレームアドレスは発生しない。復
号されるフレームがＰフレームの場合には、参照フレー
ムアドレス発生器５０は、バンク＃１（３２）またはバ
ンク＃２（３４）に対し動きベクトルＭＢを考慮して読
出アドレスを決定して決定した読出アドレスを記憶装置
１２のアドレスバス上へ伝達する。復元画素アドレス発
生器５２は、復元画素データがＩフレームまたはＰフレ
ームの場合、バンク＃１およびバンク＃２をフレーム単
位で交互に選択して書込アドレスを与える。復元画素デ
ータがＢフレームの場合、復元画素アドレス発生器５２
は、バンク＃３（３６）に対し書込アドレスを与える。
【００９４】表示アドレス発生器５４は、Ｂフレーム周
期情報および／またはフレームタイプ情報に従って制御
ユニット１４の制御のもとに、バンク＃１〜＃３（３
２，３４および３６）に対し選択的に読出アドレスを発
生する。この表示アドレス発生器５４がバンクを活性状
態としてアドレスを与えて画素データを読出すタイミン
グは、ピクチュア同期信号ＰＳＹＮＣに同期して画素デ
ータの復号が開始されるタイミングから約１フィールド
時間遅延される。
期情報および／またはフレームタイプ情報に従って制御
ユニット１４の制御のもとに、バンク＃１〜＃３（３
２，３４および３６）に対し選択的に読出アドレスを発
生する。この表示アドレス発生器５４がバンクを活性状
態としてアドレスを与えて画素データを読出すタイミン
グは、ピクチュア同期信号ＰＳＹＮＣに同期して画素デ
ータの復号が開始されるタイミングから約１フィールド
時間遅延される。
【００９５】アドレスバス上でこれらのアドレス発生器
５０，５２および５４のアドレスが競合しないように制
御ユニット１４がこれらのアドレス発生器５０，５２お
よび５４のアドレス発生タイミングを調整するアービト
レーション機能を備える。この記憶装置１２へのアクセ
ス競合を回避するためのアービタはまた別に設けられて
もよい。
５０，５２および５４のアドレスが競合しないように制
御ユニット１４がこれらのアドレス発生器５０，５２お
よび５４のアドレス発生タイミングを調整するアービト
レーション機能を備える。この記憶装置１２へのアクセ
ス競合を回避するためのアービタはまた別に設けられて
もよい。
【００９６】以上のように、この発明の第１の実施例の
構成に従えば、Ｂフレームの画素データの復号開始タイ
ミングよりも約１フィールド時間遅らせてＢフレームの
画素データの読出および表示を行なっているため、Ｂフ
レームを格納するためのバンクを有効に利用することが
でき、Ｂフレームの画素データを格納するためのバンク
の記憶容量を１フレームの画素データを格納する記憶容
量にまで低減することができる。
構成に従えば、Ｂフレームの画素データの復号開始タイ
ミングよりも約１フィールド時間遅らせてＢフレームの
画素データの読出および表示を行なっているため、Ｂフ
レームを格納するためのバンクを有効に利用することが
でき、Ｂフレームの画素データを格納するためのバンク
の記憶容量を１フレームの画素データを格納する記憶容
量にまで低減することができる。
【００９７】［実施例２］図１０は、図１に示す記憶装
置に含まれるバンク＃３の記憶画素データを表示画面上
の配置に対応させて示す図である。図１０においては、
復号動作開始と表示開始とが同時に行なわれる状態が示
される。また復号された画素データがマクロブロック単
位で格納されるときの記憶内容を示す。図１０において
は、一例として図４に示すフィールド期間Ｔ５における
バンク＃３の画素データの記憶状態を示す。このフィー
ルド期間Ｔ５においては、バンク＃３（３６）に格納さ
れたＢフレームＢ１の偶数フィールドの画素データ（図
において四角印で示す）の表示と次のＢフレームＢ２の
フレーム画素データの書込が行なわれる。符号化処理
は、マクロブロック（ブロック）単位で実行される。先
の実施例１においては、記憶装置への復元画素データの
書込はラスタ走査順序で行なわれるように説明してい
る。復号処理も、この符号化処理に併せて（マクロ）ブ
ロック単位で実行される。また、記憶装置への復元画素
データの格納もマクロブロック単位で行なわれる。画素
データの復号処理の進行速度と画素データの表示速度と
はほぼ同じである。この場合、フレーム構造の画像デー
タでは、復号および表示を同時に行なうと以下の問題が
生じる。１マクロブロックＭＢａ（１６×１６＝２５６
画素）の復号が終了したとき、表示においても、このＢ
フレームＢ１の偶数フィールドの第２５６番目の画素
（Ｅ）が表示されている。現行ＴＶ（ＮＴＳＣ方式）程
度の解像度を有する場合、水平方向に配置される画素数
は７２０である。したがってこのフィールド期間Ｔ４に
おいてマクロブロックＭＢａの復号完了時において、表
示画素（Ｅ）はＢフレームＢ１の偶数フィールドの第１
画素ライン上に存在する。一方、マクロブロックＭＢａ
は、フレーム構造の復号化画素データで構成されてお
り、奇数フィールドおよび偶数フィールド両者の画素デ
ータを含んでいる。したがってこの状態においては、ま
だ表示されていないＢフレームＢ１の偶数フィールドの
画素データが次のＢフレームＢ２のマクロブロックＭＢ
ａの画素データで書換えられる。すなわち、図１０にお
いてマクロブロックＭＢａに含まれる偶数フィールドの
画素データＥ１７〜Ｅ１２８はまだ表示されていないＢ
フレームＢ１の画素データに上書きされていることにな
る。したがってフレーム構造の場合、画素データの復号
開始タイミングと画素データの表示タイミングの時間差
を正確に１フィールド時間とした場合、正確な画素デー
タの読出が行なわれなくなるという懸念が生じる。
置に含まれるバンク＃３の記憶画素データを表示画面上
の配置に対応させて示す図である。図１０においては、
復号動作開始と表示開始とが同時に行なわれる状態が示
される。また復号された画素データがマクロブロック単
位で格納されるときの記憶内容を示す。図１０において
は、一例として図４に示すフィールド期間Ｔ５における
バンク＃３の画素データの記憶状態を示す。このフィー
ルド期間Ｔ５においては、バンク＃３（３６）に格納さ
れたＢフレームＢ１の偶数フィールドの画素データ（図
において四角印で示す）の表示と次のＢフレームＢ２の
フレーム画素データの書込が行なわれる。符号化処理
は、マクロブロック（ブロック）単位で実行される。先
の実施例１においては、記憶装置への復元画素データの
書込はラスタ走査順序で行なわれるように説明してい
る。復号処理も、この符号化処理に併せて（マクロ）ブ
ロック単位で実行される。また、記憶装置への復元画素
データの格納もマクロブロック単位で行なわれる。画素
データの復号処理の進行速度と画素データの表示速度と
はほぼ同じである。この場合、フレーム構造の画像デー
タでは、復号および表示を同時に行なうと以下の問題が
生じる。１マクロブロックＭＢａ（１６×１６＝２５６
画素）の復号が終了したとき、表示においても、このＢ
フレームＢ１の偶数フィールドの第２５６番目の画素
（Ｅ）が表示されている。現行ＴＶ（ＮＴＳＣ方式）程
度の解像度を有する場合、水平方向に配置される画素数
は７２０である。したがってこのフィールド期間Ｔ４に
おいてマクロブロックＭＢａの復号完了時において、表
示画素（Ｅ）はＢフレームＢ１の偶数フィールドの第１
画素ライン上に存在する。一方、マクロブロックＭＢａ
は、フレーム構造の復号化画素データで構成されてお
り、奇数フィールドおよび偶数フィールド両者の画素デ
ータを含んでいる。したがってこの状態においては、ま
だ表示されていないＢフレームＢ１の偶数フィールドの
画素データが次のＢフレームＢ２のマクロブロックＭＢ
ａの画素データで書換えられる。すなわち、図１０にお
いてマクロブロックＭＢａに含まれる偶数フィールドの
画素データＥ１７〜Ｅ１２８はまだ表示されていないＢ
フレームＢ１の画素データに上書きされていることにな
る。したがってフレーム構造の場合、画素データの復号
開始タイミングと画素データの表示タイミングの時間差
を正確に１フィールド時間とした場合、正確な画素デー
タの読出が行なわれなくなるという懸念が生じる。
【００９８】図１１は、この発明の第２の実施例である
画像復号表示装置におけるフィールド期間Ｔ４における
バンク＃３における記憶画素データの状態を示す図であ
る。図１１に示すように、この発明の第２の実施例にお
いては、符号化画素データの復号開始タイミングを１マ
クロブロックライン（水平方向に配置されるマクロブロ
ックラインに含まれる画素の集合）の表示が終了した後
に符号化画素データの復号を開始するように設定する。
この図１１に示すように符号化画素データの復号開始タ
イミングを遅延させることにより、既に表示が行なわれ
た画素データに対して新たなマクロブロックＭＢａの画
素データの上書きが行なわれる。したがって正常な画素
データの表示を行なうことができる。
画像復号表示装置におけるフィールド期間Ｔ４における
バンク＃３における記憶画素データの状態を示す図であ
る。図１１に示すように、この発明の第２の実施例にお
いては、符号化画素データの復号開始タイミングを１マ
クロブロックライン（水平方向に配置されるマクロブロ
ックラインに含まれる画素の集合）の表示が終了した後
に符号化画素データの復号を開始するように設定する。
この図１１に示すように符号化画素データの復号開始タ
イミングを遅延させることにより、既に表示が行なわれ
た画素データに対して新たなマクロブロックＭＢａの画
素データの上書きが行なわれる。したがって正常な画素
データの表示を行なうことができる。
【００９９】図１２は、このＢフレームの復号開始タイ
ミングとＢフレームの表示開始タイミングの関係を概略
的に示す図である。図１２において、フレーム期間を規
定するピクチュア同期信号ＰＳＹＮＣのアサートに対
し、１マクロブロックラインの画素データの表示期間に
相当する期間Ｔｄだけフレームの復号開始タイミングを
遅延させる。この図１２において、ＢフレームＢ１の復
号終了時点は、Ｂフレームの表示速度と復号速度が同じ
場合、次のフレーム期間まで延びることが考えられる。
しかしながら、通常、たとえば図３のシーケンスにおい
て示すように、１フィールド期間よりも短い期間内で各
フレーム画素データの復号処理は完了している。データ
情報の解析等に要する期間が存在するとともに、記憶装
置がＤＲＡＭの場合リフレッシュを行なうための時間が
必要とされるためである。したがって、図１２に示すよ
うに、Ｂフレームの復号開始タイミングが遅らされて
も、このフレーム期間内においてＢフレームＢ１の復号
動作は完了する。１フレーム期間内において１フレーム
の画素データの復号および書込が行なわれ、また１フレ
ームが規定する期間内においてこの１フレームの画素デ
ータの読出および表示が行なわれる。この状態が復号速
度と表示速度が等しいと称される。
ミングとＢフレームの表示開始タイミングの関係を概略
的に示す図である。図１２において、フレーム期間を規
定するピクチュア同期信号ＰＳＹＮＣのアサートに対
し、１マクロブロックラインの画素データの表示期間に
相当する期間Ｔｄだけフレームの復号開始タイミングを
遅延させる。この図１２において、ＢフレームＢ１の復
号終了時点は、Ｂフレームの表示速度と復号速度が同じ
場合、次のフレーム期間まで延びることが考えられる。
しかしながら、通常、たとえば図３のシーケンスにおい
て示すように、１フィールド期間よりも短い期間内で各
フレーム画素データの復号処理は完了している。データ
情報の解析等に要する期間が存在するとともに、記憶装
置がＤＲＡＭの場合リフレッシュを行なうための時間が
必要とされるためである。したがって、図１２に示すよ
うに、Ｂフレームの復号開始タイミングが遅らされて
も、このフレーム期間内においてＢフレームＢ１の復号
動作は完了する。１フレーム期間内において１フレーム
の画素データの復号および書込が行なわれ、また１フレ
ームが規定する期間内においてこの１フレームの画素デ
ータの読出および表示が行なわれる。この状態が復号速
度と表示速度が等しいと称される。
【０１００】図１３は、この図１２に示すタイミング関
係を実現するための構成を概略的に示す図である。図１
３に示す構成においては、制御ユニット１４から出力さ
れるピクチュア同期信号ＰＳＹＮＣを１マクロブロック
ラインの画素データの表示期間に相当する期間遅延させ
る遅延回路６０が設けられる。この遅延回路６０から図
１に示すピクチュア同期信号ＰＳＹＮＣに相当する復号
開始指示信号が復号化ユニット１０へ与えられる。制御
ユニット１４は、表示制御装置（図１参照）からの垂直
同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに同
期してピクチュア同期信号ＰＳＹＮＣを出力する。表示
において各表示画素データの出力タイミングを変更する
のが一般に困難である。なぜならば、通常、表示画素デ
ータの出力タイミングは外部に設けられた表示制御装置
から出力される垂直同期信号ＶＳＹＮＣおよび水平同期
信号ＨＳＹＮＣに従って決定されるためである。この遅
延回路６０を設けることにより、この遅延時間Ｔｄ分、
各フレームの復号開始時期を容易に遅延させることがで
きる。重ね書きの生じる可能性のあるフレームに対して
のみ復号開始が遅らされてもよい。
係を実現するための構成を概略的に示す図である。図１
３に示す構成においては、制御ユニット１４から出力さ
れるピクチュア同期信号ＰＳＹＮＣを１マクロブロック
ラインの画素データの表示期間に相当する期間遅延させ
る遅延回路６０が設けられる。この遅延回路６０から図
１に示すピクチュア同期信号ＰＳＹＮＣに相当する復号
開始指示信号が復号化ユニット１０へ与えられる。制御
ユニット１４は、表示制御装置（図１参照）からの垂直
同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに同
期してピクチュア同期信号ＰＳＹＮＣを出力する。表示
において各表示画素データの出力タイミングを変更する
のが一般に困難である。なぜならば、通常、表示画素デ
ータの出力タイミングは外部に設けられた表示制御装置
から出力される垂直同期信号ＶＳＹＮＣおよび水平同期
信号ＨＳＹＮＣに従って決定されるためである。この遅
延回路６０を設けることにより、この遅延時間Ｔｄ分、
各フレームの復号開始時期を容易に遅延させることがで
きる。重ね書きの生じる可能性のあるフレームに対して
のみ復号開始が遅らされてもよい。
【０１０１】図１４は、この発明の第２の実施例の他の
構成を示す図である。図１４に示す構成においては、記
憶装置１２のデータ出力部と表示装置２２（出力ポー
ト）の間にバッファ７０が配置される。このバッファ７
０は図１に示す表示インタフェース１８に含まれてもよ
い。このメモリでたとえば構成されるバッファ７０は、
１マクロブロックラインの画素データを格納する（表示
装置２２の表示速度でその格納画素データを入出力する
場合）。バッファ７０は、ファーストイン・ファースト
アウトメモリの構成を備え、格納された順に画素データ
を順次表示装置２２へ出力する。
構成を示す図である。図１４に示す構成においては、記
憶装置１２のデータ出力部と表示装置２２（出力ポー
ト）の間にバッファ７０が配置される。このバッファ７
０は図１に示す表示インタフェース１８に含まれてもよ
い。このメモリでたとえば構成されるバッファ７０は、
１マクロブロックラインの画素データを格納する（表示
装置２２の表示速度でその格納画素データを入出力する
場合）。バッファ７０は、ファーストイン・ファースト
アウトメモリの構成を備え、格納された順に画素データ
を順次表示装置２２へ出力する。
【０１０２】図１５は、この図１４に示す構成の表示装
置２２上に表示されるフレームと記憶装置１２から読出
される画素データおよびバッファ７０のデータの出力タ
イミングとを示す図である。バッファ７０から出力され
る画素データは表示装置２２における表示画素と同じで
ある。このバッファ７０からの画素データの出力タイミ
ングは図示しない表示制御装置から与えられる垂直同期
信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣにより決
定される。ピクチュア同期信号ＰＳＹＮＣに同期して、
Ｂフレームの画素データの復号が開始される。このピク
チュア同期信号ＰＳＹＮＣのアサートから１フィールド
期間経過すると、バッファ７０からこのＢフレームの奇
数フィールドおよび偶数フィールドの画素データが順次
フィールド単位で読出される。この表示開始に同期して
バッファ７０から画素データを出力するために記憶装置
１２からはこのバッファが有する遅延時間分早いタイミ
ングで画素データの読出が行なわれ、読出された画素デ
ータがバッファ７０へ格納される。したがって、記憶装
置１２からの画素データの読出タイミングがバッファ７
０が有する遅延時間だけ早くされたため、等価的にＢフ
レームの復号開始タイミングが遅くされたことに対応す
る。これにより、図１３に示す遅延回路６０を用いる場
合と同様の効果を実現することができる。
置２２上に表示されるフレームと記憶装置１２から読出
される画素データおよびバッファ７０のデータの出力タ
イミングとを示す図である。バッファ７０から出力され
る画素データは表示装置２２における表示画素と同じで
ある。このバッファ７０からの画素データの出力タイミ
ングは図示しない表示制御装置から与えられる垂直同期
信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣにより決
定される。ピクチュア同期信号ＰＳＹＮＣに同期して、
Ｂフレームの画素データの復号が開始される。このピク
チュア同期信号ＰＳＹＮＣのアサートから１フィールド
期間経過すると、バッファ７０からこのＢフレームの奇
数フィールドおよび偶数フィールドの画素データが順次
フィールド単位で読出される。この表示開始に同期して
バッファ７０から画素データを出力するために記憶装置
１２からはこのバッファが有する遅延時間分早いタイミ
ングで画素データの読出が行なわれ、読出された画素デ
ータがバッファ７０へ格納される。したがって、記憶装
置１２からの画素データの読出タイミングがバッファ７
０が有する遅延時間だけ早くされたため、等価的にＢフ
レームの復号開始タイミングが遅くされたことに対応す
る。これにより、図１３に示す遅延回路６０を用いる場
合と同様の効果を実現することができる。
【０１０３】なおこの図１４に示す記憶装置１２と表示
装置２２の間にバッファメモリ７０を設ける構成と図１
３に示すピクチュア同期信号ＰＳＹＮＣを遅延回路６０
で遅延させる構成は組合せて用いられてもよい。この遅
延回路６０とバッファ７０と組合せて用いる場合、バッ
ファ７０の記憶容量を小さくすることができる。
装置２２の間にバッファメモリ７０を設ける構成と図１
３に示すピクチュア同期信号ＰＳＹＮＣを遅延回路６０
で遅延させる構成は組合せて用いられてもよい。この遅
延回路６０とバッファ７０と組合せて用いる場合、バッ
ファ７０の記憶容量を小さくすることができる。
【０１０４】なお、このバッファ７０は、復号化ユニッ
ト１０からの復元された画素データを記憶装置１２へ読
出す経路に設けられ、記憶装置１２への重ね書きする可
能性のあるＢフレームに対してのみその復元された画像
データの書込が遅延される構成が用いられてもよい。Ｂ
フレームが重ね書きする可能性のある場合には、バッフ
ァメモリを通し、その可能性のない場合（先頭のＢフレ
ームの場合）にはこのバッファメモリを短絡する構成が
用いられてもよい。
ト１０からの復元された画素データを記憶装置１２へ読
出す経路に設けられ、記憶装置１２への重ね書きする可
能性のあるＢフレームに対してのみその復元された画像
データの書込が遅延される構成が用いられてもよい。Ｂ
フレームが重ね書きする可能性のある場合には、バッフ
ァメモリを通し、その可能性のない場合（先頭のＢフレ
ームの場合）にはこのバッファメモリを短絡する構成が
用いられてもよい。
【０１０５】以上のように、この発明の第２の実施例の
構成に従えば、フレームの復号開始タイミングをさらに
１マクロブロックラインの画素データの表示期間１フィ
ールド期間よりも遅らせるように構成したため、Ｂフレ
ームのフィールドが偶数フィールドおよび奇数フィール
ドいずれの場合であっても画素データの重ね書きを防止
して正確な画素データの表示を行なうことができる。
構成に従えば、フレームの復号開始タイミングをさらに
１マクロブロックラインの画素データの表示期間１フィ
ールド期間よりも遅らせるように構成したため、Ｂフレ
ームのフィールドが偶数フィールドおよび奇数フィール
ドいずれの場合であっても画素データの重ね書きを防止
して正確な画素データの表示を行なうことができる。
【０１０６】［実施例３］現行のＮＴＳＣ方式のＴＶに
おいては、１秒あたり６０フィールド（＝３０フレー
ム）の表示が行なわれる。これに対して、映画のフィル
ムの場合、表示速度は２４フレーム／秒である。したが
って映画をＴＶに表示する場合には、１秒あたりのフレ
ーム数（フレームレート）の変換が必要となる。一般
に、このフレームレートの変換には、３：２プルダウン
という方法が用いられている。
おいては、１秒あたり６０フィールド（＝３０フレー
ム）の表示が行なわれる。これに対して、映画のフィル
ムの場合、表示速度は２４フレーム／秒である。したが
って映画をＴＶに表示する場合には、１秒あたりのフレ
ーム数（フレームレート）の変換が必要となる。一般
に、このフレームレートの変換には、３：２プルダウン
という方法が用いられている。
【０１０７】図１６は、一般に用いられる３：２プルダ
ウン方法に従うフレームレート変換の手法を示す図であ
る。図１６（Ａ）に示すように、連続する映画フィルム
Ｆ１、Ｆ２、Ｆ３…は１／２４秒の周期を備える。この
映画フィルムＦ１、Ｆ２、Ｆ３…をＴＶの表示画像の２
フィールド、３フィールド、２フィールドと交互に対応
させる。すなわちフィルムＦ１のフレーム画像は２フィ
ールド時間（１フィールド時間＝１／６０秒）表示さ
れ、フィルムＦ２の画像は３フィールド時間表示され、
フィルムＦ３の画像は２フィールド時間表示される。映
画フィルムの１フレームがＴＶ画像の２フィールドおよ
び３フィールドに交互に対応される。したがって、映画
フィルムの２フレームがＴＶ画像の５フィールドに対応
するため、映画フィルムの２４フレームがＴＶ画像の６
０フィールドに対応し、所望のフレームレートの変換が
実現される。
ウン方法に従うフレームレート変換の手法を示す図であ
る。図１６（Ａ）に示すように、連続する映画フィルム
Ｆ１、Ｆ２、Ｆ３…は１／２４秒の周期を備える。この
映画フィルムＦ１、Ｆ２、Ｆ３…をＴＶの表示画像の２
フィールド、３フィールド、２フィールドと交互に対応
させる。すなわちフィルムＦ１のフレーム画像は２フィ
ールド時間（１フィールド時間＝１／６０秒）表示さ
れ、フィルムＦ２の画像は３フィールド時間表示され、
フィルムＦ３の画像は２フィールド時間表示される。映
画フィルムの１フレームがＴＶ画像の２フィールドおよ
び３フィールドに交互に対応される。したがって、映画
フィルムの２フレームがＴＶ画像の５フィールドに対応
するため、映画フィルムの２４フレームがＴＶ画像の６
０フィールドに対応し、所望のフレームレートの変換が
実現される。
【０１０８】図１７は、この発明の第３の実施例である
画像の表示装置における３：２プルダウン変換機能を実
現するための動作シーケンスを示す図である。この図１
７に示すフレームは、先の第１の実施例において示した
ものと同じ順序で復号されかつ同じ順序で表示される。
この図１７に示す動作シーケンスにおいては、あるフレ
ームにおいて最後に表示されるべきフィールドの表示と
同期して次のフレームの復号が開始される。あるフレー
ムの最後に表示されるフィールドの画素データが少なく
とも２回読出される画素データの場合、それに先行する
１フィールド期間フレームの復号動作は停止される。１
フィールド期間復号動作を停止させることにより、Ｂフ
レーム格納のためのバンク＃３（図１参照）における画
素データの重ね書きが防止される。以下、図１７を参照
してフレームレート変換動作について説明する。
画像の表示装置における３：２プルダウン変換機能を実
現するための動作シーケンスを示す図である。この図１
７に示すフレームは、先の第１の実施例において示した
ものと同じ順序で復号されかつ同じ順序で表示される。
この図１７に示す動作シーケンスにおいては、あるフレ
ームにおいて最後に表示されるべきフィールドの表示と
同期して次のフレームの復号が開始される。あるフレー
ムの最後に表示されるフィールドの画素データが少なく
とも２回読出される画素データの場合、それに先行する
１フィールド期間フレームの復号動作は停止される。１
フィールド期間復号動作を停止させることにより、Ｂフ
レーム格納のためのバンク＃３（図１参照）における画
素データの重ね書きが防止される。以下、図１７を参照
してフレームレート変換動作について説明する。
【０１０９】フィールド期間Ｔ１およびＴ２において
は、ＩフレームＩ３の復号が行なわれ、バンク＃１へ復
号後の画素データの書込が行なわれる。フィールド期間
Ｔ３およびＴ４においてＢフレームＢ１の復号処理が行
なわれ、復号後の画素データのバンク＃３への書込が実
行される。次のフィールド期間Ｔ５においてＢフレーム
Ｂ１の偶数フィールドの読出および表示が行なわれる。
このＢフレームＢ１は３フィールド期間表示されるフレ
ームであり、期間Ｔ６においてバンク＃３から再びＢフ
レームＢ１の奇数フィールドの画素データが読出されて
表示される。このＢフレームＢ１の奇数フィールドはＢ
フレームＢ１の最後に表示されるべきフィールドであ
り、かつ２回目の表示が行なわれている。したがってこ
れに先行する１フィールド期間Ｔ５においては復号処理
は実行されない。このフィールド期間Ｔ５において復号
処理動作を停止させることによりバンク＃３における次
のＢフレームＢ２による重ね書きが防止される。この期
間Ｔ６におけるＢフレームＢ１の最後に表示されるべき
フィールドすなわち奇数フィールドの表示開始と同期し
て次のフレームすなわちＢフレームＢ２の復号処理が開
始される。このときＢフレームＢ１の奇数フィールドの
画素データはすべて復号された画素データであり、Ｂフ
レームＢ２の画素データがバンク＃３に書込まれても奇
数フィールド領域における画素ラインに関する読出速度
が書込速度よりも速いため、何らこのＢフレームＢ２の
画素データの書込の影響を受けることなく正確にＢフレ
ームＢ１の奇数フィールドの画素データの読出および表
示を行なうことができる（図４のフィールド期間Ｔ５参
照）。画像データがブロック（マクロブロック）単位で
復号処理されて書込まれる場合、確実に重ね書きを防止
するためには、先の図１１ないし図１５に示す遅延を与
える構成が用いられればよい。
は、ＩフレームＩ３の復号が行なわれ、バンク＃１へ復
号後の画素データの書込が行なわれる。フィールド期間
Ｔ３およびＴ４においてＢフレームＢ１の復号処理が行
なわれ、復号後の画素データのバンク＃３への書込が実
行される。次のフィールド期間Ｔ５においてＢフレーム
Ｂ１の偶数フィールドの読出および表示が行なわれる。
このＢフレームＢ１は３フィールド期間表示されるフレ
ームであり、期間Ｔ６においてバンク＃３から再びＢフ
レームＢ１の奇数フィールドの画素データが読出されて
表示される。このＢフレームＢ１の奇数フィールドはＢ
フレームＢ１の最後に表示されるべきフィールドであ
り、かつ２回目の表示が行なわれている。したがってこ
れに先行する１フィールド期間Ｔ５においては復号処理
は実行されない。このフィールド期間Ｔ５において復号
処理動作を停止させることによりバンク＃３における次
のＢフレームＢ２による重ね書きが防止される。この期
間Ｔ６におけるＢフレームＢ１の最後に表示されるべき
フィールドすなわち奇数フィールドの表示開始と同期し
て次のフレームすなわちＢフレームＢ２の復号処理が開
始される。このときＢフレームＢ１の奇数フィールドの
画素データはすべて復号された画素データであり、Ｂフ
レームＢ２の画素データがバンク＃３に書込まれても奇
数フィールド領域における画素ラインに関する読出速度
が書込速度よりも速いため、何らこのＢフレームＢ２の
画素データの書込の影響を受けることなく正確にＢフレ
ームＢ１の奇数フィールドの画素データの読出および表
示を行なうことができる（図４のフィールド期間Ｔ５参
照）。画像データがブロック（マクロブロック）単位で
復号処理されて書込まれる場合、確実に重ね書きを防止
するためには、先の図１１ないし図１５に示す遅延を与
える構成が用いられればよい。
【０１１０】このＢフレームＢ２は２フィールド期間表
示されるフレームである。したがってこのＢフレームＢ
２がフィールド期間Ｔ７からその偶数フィールドの画素
データが読出かつ表示され、フィールド期間Ｔ８におい
てその奇数フィールドの画素データの表示が行なわれ
る。ＢフレームＢ２の表示されるべきフィールドがフィ
ールド期間Ｔ８において最終フィールドであるため、次
のフレームすなわちＰフレームＰ６の復号がこのフィー
ルド期間Ｔ８において実施される。
示されるフレームである。したがってこのＢフレームＢ
２がフィールド期間Ｔ７からその偶数フィールドの画素
データが読出かつ表示され、フィールド期間Ｔ８におい
てその奇数フィールドの画素データの表示が行なわれ
る。ＢフレームＢ２の表示されるべきフィールドがフィ
ールド期間Ｔ８において最終フィールドであるため、次
のフレームすなわちＰフレームＰ６の復号がこのフィー
ルド期間Ｔ８において実施される。
【０１１１】フィールド期間Ｔ９においては、表示順序
に従って既に復号処理されたＩフレームＩ３が３フィー
ルド期間表示される。ＩフレームＩ３の表示において
も、最後に表示されるフィールド、すなわちＩフレーム
Ｉ３の偶数フィールドの表示期間Ｔ１１に先行する１フ
ィールド期間Ｔ１０の間復号処理は停止される。この期
間Ｔ１１においてＩフレームＩ３の偶数フィールドの読
出および表示が行なわれるとき、このフィールド期間Ｔ
１１において次のＢフレームＢ４の復号が開始される。
以降同様の動作が繰返される。すなわち、フィールド期
間Ｔ１２およびＴ１３においてＢフレームＢ４の奇数フ
ィールドおよび偶数フィールドの画素データがそれぞれ
順次読出されて表示される。次のＢフレームＢ５は３フ
ィールド期間表示されるフレームであり、フィールド期
間Ｔ１４ないしＴ１６においてそれぞれ奇数フィール
ド、偶数フィールド、奇数フィールドの順で順次画素デ
ータが読出されて表示される。フィールド期間Ｔ１５に
おいては復号処理は行なわれない。
に従って既に復号処理されたＩフレームＩ３が３フィー
ルド期間表示される。ＩフレームＩ３の表示において
も、最後に表示されるフィールド、すなわちＩフレーム
Ｉ３の偶数フィールドの表示期間Ｔ１１に先行する１フ
ィールド期間Ｔ１０の間復号処理は停止される。この期
間Ｔ１１においてＩフレームＩ３の偶数フィールドの読
出および表示が行なわれるとき、このフィールド期間Ｔ
１１において次のＢフレームＢ４の復号が開始される。
以降同様の動作が繰返される。すなわち、フィールド期
間Ｔ１２およびＴ１３においてＢフレームＢ４の奇数フ
ィールドおよび偶数フィールドの画素データがそれぞれ
順次読出されて表示される。次のＢフレームＢ５は３フ
ィールド期間表示されるフレームであり、フィールド期
間Ｔ１４ないしＴ１６においてそれぞれ奇数フィール
ド、偶数フィールド、奇数フィールドの順で順次画素デ
ータが読出されて表示される。フィールド期間Ｔ１５に
おいては復号処理は行なわれない。
【０１１２】上述のように、４フィールドごと（２フレ
ームごと）に１フィールド期間復号処理を停止させるこ
とにより、１フィールド期間余分に表示する期間を復号
処理動作時に確保することができ、復号処理速度と表示
速度とを等価的に等しくすることができ、正確なフレー
ムレート変換を行なって画像の復号および表示を行なう
ことができる。表示フレームにおいては奇数フィール
ド、偶数フィールドが交互に表われる。したがって偶数
フィールドが連続して表示されることがなく、画像品質
の劣化が防止される。また、Ｂフレームについては、そ
の復号開始と表示開始が１フィールド期間時間差を持っ
ているため、先の実施例１および２と同様１フレームの
記憶容量を備えるバンク＃３を用いて重ね書きを防止し
て画像データの格納および表示を行なうことができる。
ームごと）に１フィールド期間復号処理を停止させるこ
とにより、１フィールド期間余分に表示する期間を復号
処理動作時に確保することができ、復号処理速度と表示
速度とを等価的に等しくすることができ、正確なフレー
ムレート変換を行なって画像の復号および表示を行なう
ことができる。表示フレームにおいては奇数フィール
ド、偶数フィールドが交互に表われる。したがって偶数
フィールドが連続して表示されることがなく、画像品質
の劣化が防止される。また、Ｂフレームについては、そ
の復号開始と表示開始が１フィールド期間時間差を持っ
ているため、先の実施例１および２と同様１フレームの
記憶容量を備えるバンク＃３を用いて重ね書きを防止し
て画像データの格納および表示を行なうことができる。
【０１１３】図１８は、この第３の実施例に用いられる
画像復号表示装置の制御部の構成を概略的に示す図であ
る。この図１８に示す制御部の構成においては、制御ユ
ニット１４０は、先に示した図９の構成に加えて、さら
に復号化ユニット１０から与えられるプルダウン変換情
報を受ける。このプルダウン変換情報は、たとえばフレ
ーム（ピクチュア）ヘッダ領域に格納されており、復号
化ユニット１０がこのフレーム（ピクチュア）ヘッダを
解析して、抽出したプルダウン変換情報を制御ユニット
１４０へ与える。このプルダウン変換情報は、対応のフ
レームの表示期間（２フィールドまたは３フィールド）
を指定する。制御ユニット１４０は、この復号化ユニッ
ト１０から与えられるフレームタイプ情報（データ構造
情報）、およびプルダウン変換情報に従って参照フレー
ムの参照画素のアドレスを発生する参照フレームアドレ
ス発生器５０、復元画素の格納（書込）アドレスを発生
する復元画素アドレス発生器５２および表示画素のアド
レスを発生する表示アドレス発生器１５４の動作を制御
する。参照フレームアドレス発生器５０および復元画素
アドレス発生器５２は、先の図９に示す構成と同じであ
る。表示アドレス発生器１５４は、この制御ユニット１
４０の制御のもとに、３フィールド、２フィールド、３
フィールド、…の間同一バンクがアクセスされるように
アドレスを発生する。このときまだ表示アドレス発生器
１５４は、奇数フィールド、および偶数フィールドの画
素データが各フィールド期間ごとに交互に読出されるよ
うにその表示アドレスを変換する。このアドレスの変換
機能は、制御ユニット１４０がプルダウン変換情報に従
ってフィールド特定アドレスを表示アドレス発生器１５
４へ与えるように実現されてもよい。参照フレームアド
レス発生器５０および復元画素アドレス発生器５２は、
４フィールドおきに１フィールド期間その動作が停止さ
れる（復号処理動作がこのフィールド期間行なわれない
ためである）。
画像復号表示装置の制御部の構成を概略的に示す図であ
る。この図１８に示す制御部の構成においては、制御ユ
ニット１４０は、先に示した図９の構成に加えて、さら
に復号化ユニット１０から与えられるプルダウン変換情
報を受ける。このプルダウン変換情報は、たとえばフレ
ーム（ピクチュア）ヘッダ領域に格納されており、復号
化ユニット１０がこのフレーム（ピクチュア）ヘッダを
解析して、抽出したプルダウン変換情報を制御ユニット
１４０へ与える。このプルダウン変換情報は、対応のフ
レームの表示期間（２フィールドまたは３フィールド）
を指定する。制御ユニット１４０は、この復号化ユニッ
ト１０から与えられるフレームタイプ情報（データ構造
情報）、およびプルダウン変換情報に従って参照フレー
ムの参照画素のアドレスを発生する参照フレームアドレ
ス発生器５０、復元画素の格納（書込）アドレスを発生
する復元画素アドレス発生器５２および表示画素のアド
レスを発生する表示アドレス発生器１５４の動作を制御
する。参照フレームアドレス発生器５０および復元画素
アドレス発生器５２は、先の図９に示す構成と同じであ
る。表示アドレス発生器１５４は、この制御ユニット１
４０の制御のもとに、３フィールド、２フィールド、３
フィールド、…の間同一バンクがアクセスされるように
アドレスを発生する。このときまだ表示アドレス発生器
１５４は、奇数フィールド、および偶数フィールドの画
素データが各フィールド期間ごとに交互に読出されるよ
うにその表示アドレスを変換する。このアドレスの変換
機能は、制御ユニット１４０がプルダウン変換情報に従
ってフィールド特定アドレスを表示アドレス発生器１５
４へ与えるように実現されてもよい。参照フレームアド
レス発生器５０および復元画素アドレス発生器５２は、
４フィールドおきに１フィールド期間その動作が停止さ
れる（復号処理動作がこのフィールド期間行なわれない
ためである）。
【０１１４】なお、プルダウン変換情報はフレーム（ピ
クチュア）ヘッダに含まれており、これを抽出してプル
ダウン変換するように上記実施例においては説明してい
る。しかしながら、ユーザが装置に固定的に設定しても
よく、また外部の図示しない装置からこのプルダウン変
換情報が与えられるように構成されてもよい。
クチュア）ヘッダに含まれており、これを抽出してプル
ダウン変換するように上記実施例においては説明してい
る。しかしながら、ユーザが装置に固定的に設定しても
よく、また外部の図示しない装置からこのプルダウン変
換情報が与えられるように構成されてもよい。
【０１１５】以上のように、この発明の第３の実施例の
構成に従えば、Ｂフレームの画素データの復号開始と表
示開始を１フィールド期間ずらせる動作を基本動作とし
て、あるフレームの最後に表示されるべきフィールドの
画素データの表示動作開始に同期して次のフレームの復
号処理を開始するように構成しているため、たとえば
３：２プルダウンなどのプルダウン変換を何らＢフレー
ムの格納用のバンクの記憶容量を増加させることなく容
易に実現することができる。
構成に従えば、Ｂフレームの画素データの復号開始と表
示開始を１フィールド期間ずらせる動作を基本動作とし
て、あるフレームの最後に表示されるべきフィールドの
画素データの表示動作開始に同期して次のフレームの復
号処理を開始するように構成しているため、たとえば
３：２プルダウンなどのプルダウン変換を何らＢフレー
ムの格納用のバンクの記憶容量を増加させることなく容
易に実現することができる。
【０１１６】［実施例４］図１９および２０は、フィー
ルド構造を有する符号化画素データのマクロブロックを
示す図である。図１９には奇数フィールドの画素（白丸
印で示す）で構成されるマクロブロックＭＢｏを示す。
図２０には偶数フィールドの画素（四角印で示す）で構
成されるマクロブロックＭＢｅを示す。フィールド構造
の場合、奇数フィールドはマクロブロックＭＢｏのみで
構成され、偶数フィールドはマクロブロックＭＢｅのみ
で構成される。このようなフィールド構造画像データの
場合、先のフレーム構造の画像データと異なり、奇数フ
ィールドの画素データのみおよび偶数フィールドの画素
データのみがそれぞれ各フィールド期間において伝達さ
れて復号される。
ルド構造を有する符号化画素データのマクロブロックを
示す図である。図１９には奇数フィールドの画素（白丸
印で示す）で構成されるマクロブロックＭＢｏを示す。
図２０には偶数フィールドの画素（四角印で示す）で構
成されるマクロブロックＭＢｅを示す。フィールド構造
の場合、奇数フィールドはマクロブロックＭＢｏのみで
構成され、偶数フィールドはマクロブロックＭＢｅのみ
で構成される。このようなフィールド構造画像データの
場合、先のフレーム構造の画像データと異なり、奇数フ
ィールドの画素データのみおよび偶数フィールドの画素
データのみがそれぞれ各フィールド期間において伝達さ
れて復号される。
【０１１７】図２１は、この発明の第４の実施例の画像
復号表示装置の動作を示す図である。この図２１に示す
動作シーケンス図において、復号および表示されるフレ
ームの順序は先の第１ないし第２の実施例と同じであ
る。図２１に示すように、フィールド構造で（予測）符
号化された画像データの場合、奇数フィールドの画素デ
ータと偶数フィールドの画素データとはそれぞれ別々の
期間に伝送されて復号処理が行なわれる。したがって、
各フィールド期間において偶数フィールドまたは奇数フ
ィールドの１フィールドの画素データの復号処理が行な
われる。このような復号処理においても、Ｂフレームの
画素データに関して、フレームの復号開始と表示開始と
を１フィールド期間ずらせることにより、Ｂフレームの
画像データ格納のためのバンクの容量は１フレームの画
素データを格納する記憶容量で十分である すなわち、図２２（Ａ）に示すように、Ｂフレームの最
初のフィールド期間、奇数フィールドの画素データのみ
が復号処理され、バンク＃３（３６）の奇数フィールド
領域３６ａに対して画素データの格納が行なわれる。次
のフィールド期間、図２２（Ｂ）に示すように、奇数フ
ィールド領域３６ａに格納された画素データが読出され
て表示される。一方、この奇数フィールド領域３６ａと
全く領域の異なる偶数フィールド領域３６ｂに対し画素
データの書込が行なわれる。したがってこの期間におい
て何ら画素データの上書きが生じず、正確な復号動作お
よび表示動作を保証することができる。
復号表示装置の動作を示す図である。この図２１に示す
動作シーケンス図において、復号および表示されるフレ
ームの順序は先の第１ないし第２の実施例と同じであ
る。図２１に示すように、フィールド構造で（予測）符
号化された画像データの場合、奇数フィールドの画素デ
ータと偶数フィールドの画素データとはそれぞれ別々の
期間に伝送されて復号処理が行なわれる。したがって、
各フィールド期間において偶数フィールドまたは奇数フ
ィールドの１フィールドの画素データの復号処理が行な
われる。このような復号処理においても、Ｂフレームの
画素データに関して、フレームの復号開始と表示開始と
を１フィールド期間ずらせることにより、Ｂフレームの
画像データ格納のためのバンクの容量は１フレームの画
素データを格納する記憶容量で十分である すなわち、図２２（Ａ）に示すように、Ｂフレームの最
初のフィールド期間、奇数フィールドの画素データのみ
が復号処理され、バンク＃３（３６）の奇数フィールド
領域３６ａに対して画素データの格納が行なわれる。次
のフィールド期間、図２２（Ｂ）に示すように、奇数フ
ィールド領域３６ａに格納された画素データが読出され
て表示される。一方、この奇数フィールド領域３６ａと
全く領域の異なる偶数フィールド領域３６ｂに対し画素
データの書込が行なわれる。したがってこの期間におい
て何ら画素データの上書きが生じず、正確な復号動作お
よび表示動作を保証することができる。
【０１１８】さらに次のフィールド期間においては、図
２２（Ｃ）に示すように、次のＢフレーム（たとえばＢ
２）の奇数フィールドの画素データが奇数フィールド領
域３６ａに書込まれ、一方、このときには偶数フィール
ド領域３６ｂに書込まれた先行するＢフレーム（たとえ
ばＢ１）の偶数フィールドの画素データが読出されて表
示される。したがって、この場合においても何ら画素デ
ータの上書きは生じず、正確な復号および表示を行なう
ことができる。
２２（Ｃ）に示すように、次のＢフレーム（たとえばＢ
２）の奇数フィールドの画素データが奇数フィールド領
域３６ａに書込まれ、一方、このときには偶数フィール
ド領域３６ｂに書込まれた先行するＢフレーム（たとえ
ばＢ１）の偶数フィールドの画素データが読出されて表
示される。したがって、この場合においても何ら画素デ
ータの上書きは生じず、正確な復号および表示を行なう
ことができる。
【０１１９】この第４の実施例に示すように、画像デー
タがフィールド単位で符号化されている場合、バンク＃
３においてデータ書込とデータ読出が行なわれる領域が
完全に分離されているため、復号開始タイミングおよび
表示開始タイミングの間に図１１，図１２および図１５
に示すような遅延を設ける必要はない。したがって、画
像データがフィールド予測符号化方式で符号化されてフ
ィールド単位で復号処理される場合においては、図１３
および図１４に示すような遅延手段を何ら設ける必要は
ない。
タがフィールド単位で符号化されている場合、バンク＃
３においてデータ書込とデータ読出が行なわれる領域が
完全に分離されているため、復号開始タイミングおよび
表示開始タイミングの間に図１１，図１２および図１５
に示すような遅延を設ける必要はない。したがって、画
像データがフィールド予測符号化方式で符号化されてフ
ィールド単位で復号処理される場合においては、図１３
および図１４に示すような遅延手段を何ら設ける必要は
ない。
【０１２０】［変更例］図２３は、この発明の第４の実
施例の変更例の構成を示す図である。図２３において
は、制御ユニット１４ａから出力されるピクチュア同期
信号ＰＳＹＮＣを所定時間遅延させる遅延回路６０の出
力部に、制御ユニット１４ａからの遅延切換信号φＳＤ
に応答してこの遅延回路６０の与える遅延を選択的に無
効化する切換回路８０が設けられる。この図２３に示す
遅延回路６０は先の図１３に示す遅延回路６０と等価で
ある。制御ユニット１４ａは、表示制御装置から与えら
れる水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹ
ＮＣに従ってピクチュア同期信号ＰＳＹＮＣを出力す
る。
施例の変更例の構成を示す図である。図２３において
は、制御ユニット１４ａから出力されるピクチュア同期
信号ＰＳＹＮＣを所定時間遅延させる遅延回路６０の出
力部に、制御ユニット１４ａからの遅延切換信号φＳＤ
に応答してこの遅延回路６０の与える遅延を選択的に無
効化する切換回路８０が設けられる。この図２３に示す
遅延回路６０は先の図１３に示す遅延回路６０と等価で
ある。制御ユニット１４ａは、表示制御装置から与えら
れる水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹ
ＮＣに従ってピクチュア同期信号ＰＳＹＮＣを出力す
る。
【０１２１】この制御ユニット１４ａは、さらに、図示
しない復号化ユニットから与えられるデータ構造情報
（シーケンスヘッダにたとえば含まれる）を受け、符号
化すべき画像がフレーム単位で与えられている（フレー
ム構造の画像）かまたはフィールド単位で与えられてい
る（フィールド構造の画像）かのいずれであるかを判別
し、その判別結果に従って遅延切換信号φＳＤの論理レ
ベルを設定して出力する。
しない復号化ユニットから与えられるデータ構造情報
（シーケンスヘッダにたとえば含まれる）を受け、符号
化すべき画像がフレーム単位で与えられている（フレー
ム構造の画像）かまたはフィールド単位で与えられてい
る（フィールド構造の画像）かのいずれであるかを判別
し、その判別結果に従って遅延切換信号φＳＤの論理レ
ベルを設定して出力する。
【０１２２】遅延切換回路８０は、この制御ユニット１
４ａからの信号φＳＤに応答してピクチュア同期信号Ｐ
ＳＹＮＣと、遅延回路６０の出力信号の一方を選択的に
通過させるセレクタで構成される。遅延切換信号φＳＤ
は２値信号であり、データ構造情報がフレーム構造を示
す場合には、信号φＳＤがたとえば論理ローレベルとさ
れ、遅延回路６０の出力信号を選択する。これにより、
遅延回路６０が有効に機能し、ピクチュア同期信号ＰＳ
ＹＮＣが所定時間遅延されて復号開始指示信号として出
力される。一方、データ構造情報がフィールド構造を示
すとき、信号φＳＤはたとえば論理ハイレベルとされ、
制御ユニット１４ａの出力信号ＰＳＹＮＣを選択する状
態に設定される。この状態においては、遅延回路６０
は、実効的に非活性状態とされ、その遅延機能が無効化
される。制御ユニット１４ａからのピクチュア同期信号
ＰＳＹＮＣがトランスファゲート８２を介して復号開始
指示信号として伝達される。
４ａからの信号φＳＤに応答してピクチュア同期信号Ｐ
ＳＹＮＣと、遅延回路６０の出力信号の一方を選択的に
通過させるセレクタで構成される。遅延切換信号φＳＤ
は２値信号であり、データ構造情報がフレーム構造を示
す場合には、信号φＳＤがたとえば論理ローレベルとさ
れ、遅延回路６０の出力信号を選択する。これにより、
遅延回路６０が有効に機能し、ピクチュア同期信号ＰＳ
ＹＮＣが所定時間遅延されて復号開始指示信号として出
力される。一方、データ構造情報がフィールド構造を示
すとき、信号φＳＤはたとえば論理ハイレベルとされ、
制御ユニット１４ａの出力信号ＰＳＹＮＣを選択する状
態に設定される。この状態においては、遅延回路６０
は、実効的に非活性状態とされ、その遅延機能が無効化
される。制御ユニット１４ａからのピクチュア同期信号
ＰＳＹＮＣがトランスファゲート８２を介して復号開始
指示信号として伝達される。
【０１２３】この図２３に示す構成を用いれば、制御ユ
ニット１４ａの制御のもとに、復号開始タイミングを表
示開始タイミングと同期させるかまたはそれよりも遅延
させるかのいずれかの状態を設定することができる。し
たがって１つの装置により、フィールド構造画像および
フレーム構造画像いずれにも対応することが可能とな
り、汎用性の高い画像復号表示装置を実現することがで
きる。
ニット１４ａの制御のもとに、復号開始タイミングを表
示開始タイミングと同期させるかまたはそれよりも遅延
させるかのいずれかの状態を設定することができる。し
たがって１つの装置により、フィールド構造画像および
フレーム構造画像いずれにも対応することが可能とな
り、汎用性の高い画像復号表示装置を実現することがで
きる。
【０１２４】なお、この遅延切換回路８０に含まれるセ
レクタは、その信号を通過させる機能を機能的に表現し
ているだけであり、任意の回路構成が用いられてもよ
い。すなわち、フレーム構造画像を復号処理して表示す
る場合には、遅延回路６０が与える遅延が有効とされ、
フィールド構造画像を復号処理しかつ表示する場合に
は、この遅延回路６０が与える遅延が無効状態とされる
構成が用いられればよい。
レクタは、その信号を通過させる機能を機能的に表現し
ているだけであり、任意の回路構成が用いられてもよ
い。すなわち、フレーム構造画像を復号処理して表示す
る場合には、遅延回路６０が与える遅延が有効とされ、
フィールド構造画像を復号処理しかつ表示する場合に
は、この遅延回路６０が与える遅延が無効状態とされる
構成が用いられればよい。
【０１２５】図２４は、第４の実施例の変更例の他の構
成を示す図である。図２４に示す構成においては、バッ
ファメモリ７０と並列に、制御ユニット１４ｂからの制
御信号φＺに応答して、バッファメモリ７０の信号伝播
経路（入出力部）を短絡するセレクタで構成される遅延
切換回路９０が設けられる。制御ユニット１４ｂは、デ
ータ構造情報がフレーム単位を示し、画像データがフレ
ーム単位で与えられる場合には、制御信号φＺをたとえ
ば論理ローレベルとして遅延切換回路９０をバッファメ
モリ７０の出力画素データ選択状態とし、かつイネーブ
ル信号φＥＮを活性状態としてバッファメモリ７０を作
動状態とする。この状態においては、記憶装置１２から
読出されたデータは、バッファメモリ７０で所定時間遅
延された後に表示装置へ伝達される。したがってこの状
態においては、バッファメモリ７０が与える遅延時間だ
け等価的に復号開始タイミングが遅延される。
成を示す図である。図２４に示す構成においては、バッ
ファメモリ７０と並列に、制御ユニット１４ｂからの制
御信号φＺに応答して、バッファメモリ７０の信号伝播
経路（入出力部）を短絡するセレクタで構成される遅延
切換回路９０が設けられる。制御ユニット１４ｂは、デ
ータ構造情報がフレーム単位を示し、画像データがフレ
ーム単位で与えられる場合には、制御信号φＺをたとえ
ば論理ローレベルとして遅延切換回路９０をバッファメ
モリ７０の出力画素データ選択状態とし、かつイネーブ
ル信号φＥＮを活性状態としてバッファメモリ７０を作
動状態とする。この状態においては、記憶装置１２から
読出されたデータは、バッファメモリ７０で所定時間遅
延された後に表示装置へ伝達される。したがってこの状
態においては、バッファメモリ７０が与える遅延時間だ
け等価的に復号開始タイミングが遅延される。
【０１２６】一方、制御ユニット１４ｂは、データ構造
情報がフィールド単位を示し、画像データがフィールド
単位で与えられる場合には、制御信号φＺをたとえば論
理ハイレベルとして遅延切換回路９０を記憶装置１２の
出力画素データ選択状態とし、かつイネーブル信号φＥ
Ｎを非活性状態とし、バッファメモリ７０を非活性状態
とする。この状態においては、記憶装置１２から読出さ
れた画素データは遅延切換回路９０を介して表示装置へ
伝達される。この状態においては、表示装置上での画素
データの表示開始タイミングと復号化ユニットにおける
復号処理開始タイミングとが同期している。
情報がフィールド単位を示し、画像データがフィールド
単位で与えられる場合には、制御信号φＺをたとえば論
理ハイレベルとして遅延切換回路９０を記憶装置１２の
出力画素データ選択状態とし、かつイネーブル信号φＥ
Ｎを非活性状態とし、バッファメモリ７０を非活性状態
とする。この状態においては、記憶装置１２から読出さ
れた画素データは遅延切換回路９０を介して表示装置へ
伝達される。この状態においては、表示装置上での画素
データの表示開始タイミングと復号化ユニットにおける
復号処理開始タイミングとが同期している。
【０１２７】この図２４に示す構成を用いても、復号処
理開始タイミングと画素データ表示開始タイミングとの
時間差を画像の処理単位に応じて設定することができ
る。
理開始タイミングと画素データ表示開始タイミングとの
時間差を画像の処理単位に応じて設定することができ
る。
【０１２８】この図２４に示す構成においても、遅延切
換回路９０を構成するセレクタは、与えられる画像デー
タがフィールド単位の場合、バッファメモリ７０が与え
る遅延を無効化する構成であれば、任意の構成を用いる
ことができる。
換回路９０を構成するセレクタは、与えられる画像デー
タがフィールド単位の場合、バッファメモリ７０が与え
る遅延を無効化する構成であれば、任意の構成を用いる
ことができる。
【０１２９】なお、図２３および図２４に示す遅延切換
回路の選択経路は、ユーザが必要に応じて設定してもよ
く、また外部からの制御信号により設定されてもよい。
回路の選択経路は、ユーザが必要に応じて設定してもよ
く、また外部からの制御信号により設定されてもよい。
【０１３０】以上のように、この第４の実施例の構成に
従えば、画像データがフィールド単位で与えられる場合
には、復号処理開始タイミングと画素データ表示開始タ
イミングとの時間差を１フィールド時間に実質的に設定
しているため、記憶装置からのデータ読出タイミングの
設定が容易となり、制御が容易となる。また、画像の形
式（フィールド単位またはフレーム単位）に応じて選択
的に遅延手段の与える遅延を有効／無効としているた
め、複数の画像形式に対しても対応することのできる汎
用性の高い画像復号表示装置を実現することができる。
従えば、画像データがフィールド単位で与えられる場合
には、復号処理開始タイミングと画素データ表示開始タ
イミングとの時間差を１フィールド時間に実質的に設定
しているため、記憶装置からのデータ読出タイミングの
設定が容易となり、制御が容易となる。また、画像の形
式（フィールド単位またはフレーム単位）に応じて選択
的に遅延手段の与える遅延を有効／無効としているた
め、複数の画像形式に対しても対応することのできる汎
用性の高い画像復号表示装置を実現することができる。
【０１３１】［実施例５］図２５は、この発明の第５の
実施例である画像復号表示装置の全体の構成を概略的に
示す図である。この図２５に示す画像復号表示装置１
は、制御ユニット１４の制御のもとに水平同期信号ＨＳ
ＹＮＣおよび垂直同期信号ＶＳＹＮＣを所定のタイミン
グで出力する表示制御装置２０ａを含む。他の構成は、
先の図１に示す構成と同じであり、対応する部分には同
一の参照番号を付す。以下、図２６に示す動作フロー図
を参照してこの図２５に示す画像復号表示装置の動作に
ついて説明する。
実施例である画像復号表示装置の全体の構成を概略的に
示す図である。この図２５に示す画像復号表示装置１
は、制御ユニット１４の制御のもとに水平同期信号ＨＳ
ＹＮＣおよび垂直同期信号ＶＳＹＮＣを所定のタイミン
グで出力する表示制御装置２０ａを含む。他の構成は、
先の図１に示す構成と同じであり、対応する部分には同
一の参照番号を付す。以下、図２６に示す動作フロー図
を参照してこの図２５に示す画像復号表示装置の動作に
ついて説明する。
【０１３２】まず、外部からたとえばユーザからの指令
により表示装置に画像を表示する表示指示が与えられた
か否かの判別が行なわれる（ステップＳ１）。この表示
指示は、たとえばこの画像復号表示装置の電源投入であ
ってもよい。また複数チャネルの画像情報が与えられる
場合は、所望のチャネル選択情報であってもよい。
により表示装置に画像を表示する表示指示が与えられた
か否かの判別が行なわれる（ステップＳ１）。この表示
指示は、たとえばこの画像復号表示装置の電源投入であ
ってもよい。また複数チャネルの画像情報が与えられる
場合は、所望のチャネル選択情報であってもよい。
【０１３３】この表示指示が与えられると、制御ユニッ
ト１４は所定の条件が成立した否かを判別する（ステッ
プＳ２）。この所定の条件は、復号化ユニット１０にお
いて、ビットストリームに含まれるヘッダ情報がすべて
解析され、次に、符号化画素データの復号処理を行なう
状態に到達したことおよび／または図示しないビットス
トリームに含まれる符号化データ（符号化画素データお
よびヘッダ情報両者を含む）を格納するためのレートバ
ッファに予め定められた量以上のデータが格納されたこ
となどがある。制御ユニット１４は、所定の条件が設立
すると、復号化ユニット１０に対し、画素データ復号開
始指示を与える。図２５においては、ピクチュア同期信
号ＰＳＹＮＣを復号化ユニット１０に与えるように示さ
れる。このピクチュア同期信号は、先の実施例２ないし
４に示す復号開始指示信号であってもよい（ステップＳ
３）。
ト１４は所定の条件が成立した否かを判別する（ステッ
プＳ２）。この所定の条件は、復号化ユニット１０にお
いて、ビットストリームに含まれるヘッダ情報がすべて
解析され、次に、符号化画素データの復号処理を行なう
状態に到達したことおよび／または図示しないビットス
トリームに含まれる符号化データ（符号化画素データお
よびヘッダ情報両者を含む）を格納するためのレートバ
ッファに予め定められた量以上のデータが格納されたこ
となどがある。制御ユニット１４は、所定の条件が設立
すると、復号化ユニット１０に対し、画素データ復号開
始指示を与える。図２５においては、ピクチュア同期信
号ＰＳＹＮＣを復号化ユニット１０に与えるように示さ
れる。このピクチュア同期信号は、先の実施例２ないし
４に示す復号開始指示信号であってもよい（ステップＳ
３）。
【０１３４】制御ユニット１４は、この画素データ復号
開始指示（たとえばピクチュア同期信号ＰＳＹＮＣのア
サート）に従って、先の第１ないし第４の実施例におい
て説明した所定のタイミングで表示動作を開始させるた
めの表示開始指示信号を表示制御装置２０ａへ与える
（ステップＳ４）。表示制御装置２０ａは、この表示開
始指示が制御ユニット１４から与えられると、所定のタ
イミングで水平同期信号ＨＳＹＮＣおよび垂直同期信号
ＶＳＹＮＣを表示装置２２へ与える。このとき、また制
御ユニット１４は、この垂直同期信号ＶＳＹＮＣのアサ
ートに応答して、記憶装置１２からの復元された画素デ
ータの表示動作を行なうための制御信号をメモリインタ
フェースユニット１６へ与える。以降、この表示制御装
置２０ａは、最初に設定されたタイミングで水平同期信
号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣをアサート
する。メモリインタフェースユニット１６および表示イ
ンタフェース１８は、制御ユニット１４の制御のもと
に、先の第１ないし第４の実施例において説明したのと
同様のタイミングで記憶装置１２から復元された画素デ
ータを読出して表示装置２２へ与える。これにより、表
示装置２２においては、水平同期信号ＨＳＹＮＣに同期
して復元された画素データが順次表示される。
開始指示（たとえばピクチュア同期信号ＰＳＹＮＣのア
サート）に従って、先の第１ないし第４の実施例におい
て説明した所定のタイミングで表示動作を開始させるた
めの表示開始指示信号を表示制御装置２０ａへ与える
（ステップＳ４）。表示制御装置２０ａは、この表示開
始指示が制御ユニット１４から与えられると、所定のタ
イミングで水平同期信号ＨＳＹＮＣおよび垂直同期信号
ＶＳＹＮＣを表示装置２２へ与える。このとき、また制
御ユニット１４は、この垂直同期信号ＶＳＹＮＣのアサ
ートに応答して、記憶装置１２からの復元された画素デ
ータの表示動作を行なうための制御信号をメモリインタ
フェースユニット１６へ与える。以降、この表示制御装
置２０ａは、最初に設定されたタイミングで水平同期信
号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣをアサート
する。メモリインタフェースユニット１６および表示イ
ンタフェース１８は、制御ユニット１４の制御のもと
に、先の第１ないし第４の実施例において説明したのと
同様のタイミングで記憶装置１２から復元された画素デ
ータを読出して表示装置２２へ与える。これにより、表
示装置２２においては、水平同期信号ＨＳＹＮＣに同期
して復元された画素データが順次表示される。
【０１３５】この図２５に示す画像復号表示装置の構成
においては、画像表示指示が与えられた初期化シーケン
スにおいてピクチュア同期信号（または復号開始指示信
号）と表示のための水平同期信号ＨＳＹＮＣおよび垂直
同期信号ＶＳＹＮＣのタイミング関係が設定される。以
降においては、このタイミング関係を維持して符号化画
素データの復号および復元された画素データの表示が行
なわれる。
においては、画像表示指示が与えられた初期化シーケン
スにおいてピクチュア同期信号（または復号開始指示信
号）と表示のための水平同期信号ＨＳＹＮＣおよび垂直
同期信号ＶＳＹＮＣのタイミング関係が設定される。以
降においては、このタイミング関係を維持して符号化画
素データの復号および復元された画素データの表示が行
なわれる。
【０１３６】この第５の実施例に示すように、復号開始
指示を基準として表示動作の開始タイミングを設定して
も、先の実施例１ないし実施例４の構成と同様の効果を
奏することができる。
指示を基準として表示動作の開始タイミングを設定して
も、先の実施例１ないし実施例４の構成と同様の効果を
奏することができる。
【０１３７】
【発明の効果】請求項１に係る画像復号表示装置におい
ては、Ｂフレームの復号開始タイミングと表示開始タイ
ミングとの間に実質的に１フィールド時間の時間差を設
けたため、１フレームの画素データを格納する記憶容量
を備えるフレームメモリを用いても、表示画素データが
復元画素データで上書きされることがなく、正確に表示
を行なうことができ、画像表示のために用いられる記憶
装置の記憶容量を低減することができる。
ては、Ｂフレームの復号開始タイミングと表示開始タイ
ミングとの間に実質的に１フィールド時間の時間差を設
けたため、１フレームの画素データを格納する記憶容量
を備えるフレームメモリを用いても、表示画素データが
復元画素データで上書きされることがなく、正確に表示
を行なうことができ、画像表示のために用いられる記憶
装置の記憶容量を低減することができる。
【０１３８】請求項２に係る画像復号表示装置において
は、あるフレームの最後に表示されるべきフィールドの
画素データの表示に同期して次のフレームの画素データ
の復号処理開始を行なっているため、最低１フィールド
の時間差をもってＢフレームの画素データの復号および
表示を行なうことができ、表示のための記憶装置の記憶
容量を低減して正確な画像の表示および復号を行なうこ
とができる。また、３：２プルダウンなどのようなフレ
ームレート変換時においても記憶容量を増加させること
なく正確に対応することができる。
は、あるフレームの最後に表示されるべきフィールドの
画素データの表示に同期して次のフレームの画素データ
の復号処理開始を行なっているため、最低１フィールド
の時間差をもってＢフレームの画素データの復号および
表示を行なうことができ、表示のための記憶装置の記憶
容量を低減して正確な画像の表示および復号を行なうこ
とができる。また、３：２プルダウンなどのようなフレ
ームレート変換時においても記憶容量を増加させること
なく正確に対応することができる。
【０１３９】請求項３に係る画像復号表示装置において
は、与えられたプルダウン変換情報に従って記憶手段か
ら所定数のフレームごとにフィールド単位で画素データ
が再度読出されるように読出手段を制御しかつこの記憶
手段からあるフレームのうち最後に表示されるべきフィ
ールドの画素データの表示装置への出力に応答して次の
フレームの画素データの復号処理を開始しているため、
プルダウン変換時においても、記憶手段の記憶容量を増
加させることなく正確に、画像データの上書きを防止し
て復号および表示を行なうことができる。
は、与えられたプルダウン変換情報に従って記憶手段か
ら所定数のフレームごとにフィールド単位で画素データ
が再度読出されるように読出手段を制御しかつこの記憶
手段からあるフレームのうち最後に表示されるべきフィ
ールドの画素データの表示装置への出力に応答して次の
フレームの画素データの復号処理を開始しているため、
プルダウン変換時においても、記憶手段の記憶容量を増
加させることなく正確に、画像データの上書きを防止し
て復号および表示を行なうことができる。
【０１４０】請求項４に係る画像復号表示装置おいて
は、あるフレームの最後のフィールドの画素データが再
度読出されて表示される場合には、先行する１フィール
ド時間復号処理動作を停止させているため、記憶手段の
記憶容量を増加させることなく最後のフィールドの表示
画素データの上書きを防止することができ、正確に３：
２プルダウンなどの表示レート変換を行なうことができ
る。
は、あるフレームの最後のフィールドの画素データが再
度読出されて表示される場合には、先行する１フィール
ド時間復号処理動作を停止させているため、記憶手段の
記憶容量を増加させることなく最後のフィールドの表示
画素データの上書きを防止することができ、正確に３：
２プルダウンなどの表示レート変換を行なうことができ
る。
【０１４１】請求項５に係る画像復号表示装置において
は、復号開始に同期して表示装置への画素データの出力
タイミングを調整し、このタイミングがＢピクチュアに
関しては１フィールドの画素データの表示に要する時間
差を持たせるようにしているため、復号動作開始を基準
としても、何らＢピクチュア格納のための記憶装置の容
量を増加させることなく、正確に復号および表示を行な
うことができる。
は、復号開始に同期して表示装置への画素データの出力
タイミングを調整し、このタイミングがＢピクチュアに
関しては１フィールドの画素データの表示に要する時間
差を持たせるようにしているため、復号動作開始を基準
としても、何らＢピクチュア格納のための記憶装置の容
量を増加させることなく、正確に復号および表示を行な
うことができる。
【０１４２】請求項６に係る画像復号表示装置において
は、復号処理開始タイミングが、１マクロブロックライ
ンの画素データの表示時間に要する時間だけさらに遅延
されるため、フレーム構成を有しかつマクロブロック単
位で復号処理される画像データの表示においても、表示
前画素データが復号済の画素データで上書きされるのを
防止することができ、正確な復号および表示を行なうこ
とができる。
は、復号処理開始タイミングが、１マクロブロックライ
ンの画素データの表示時間に要する時間だけさらに遅延
されるため、フレーム構成を有しかつマクロブロック単
位で復号処理される画像データの表示においても、表示
前画素データが復号済の画素データで上書きされるのを
防止することができ、正確な復号および表示を行なうこ
とができる。
【０１４３】請求項７に係る画像復号表示装置において
は、復号処理開始タイミングの遅延を、記憶手段の出力
部と表示装置との間にバッファメモリを設けて実現して
いるため、複雑なタイミング条件を考慮することなく容
易に必要とされる遅延時間を実現することが可能とな
る。
は、復号処理開始タイミングの遅延を、記憶手段の出力
部と表示装置との間にバッファメモリを設けて実現して
いるため、複雑なタイミング条件を考慮することなく容
易に必要とされる遅延時間を実現することが可能とな
る。
【０１４４】請求項８に係る画像復号表示装置において
は、与えられる画像データがフィールド単位で与えられ
る場合には、この復号処理開始タイミングの１マクロブ
ロックラインに相当する時間の遅延を無効とするように
構成したため、与えられる画像データがフィールド単位
およびフレーム単位のいずれで与えられる場合において
も選択的にこの遅延時間の有効／無効により対応するこ
とができ、複数の画像形式に対応することのできる画像
復号処理装置を実現することができる。
は、与えられる画像データがフィールド単位で与えられ
る場合には、この復号処理開始タイミングの１マクロブ
ロックラインに相当する時間の遅延を無効とするように
構成したため、与えられる画像データがフィールド単位
およびフレーム単位のいずれで与えられる場合において
も選択的にこの遅延時間の有効／無効により対応するこ
とができ、複数の画像形式に対応することのできる画像
復号処理装置を実現することができる。
【０１４５】請求項９に係る画像復号表示装置において
は、与えられる画像データがフィールド単位で与えられ
る場合には、復号処理開始タイミングと表示開始タイミ
ングとの時間差をほぼ１フィールド時間差としているた
め、記憶装置からの画像データの読出タイミングに複雑
な調整を必要とすることがなく、データ表示のタイミン
グ制御が容易となる。
は、与えられる画像データがフィールド単位で与えられ
る場合には、復号処理開始タイミングと表示開始タイミ
ングとの時間差をほぼ１フィールド時間差としているた
め、記憶装置からの画像データの読出タイミングに複雑
な調整を必要とすることがなく、データ表示のタイミン
グ制御が容易となる。
【０１４６】請求項１０または１１に係る画像復号表示
装置においては、記憶手段に含まれるＢフレームの画素
データを格納するための記憶素子を、１フレームの画素
データを格納する容量を備えるフレームメモリで構成し
たため、必要最小限の記憶容量を備える記憶装置で画像
表示のための記憶手段を実現することができ、記憶装置
の記憶容量を低減することができる。
装置においては、記憶手段に含まれるＢフレームの画素
データを格納するための記憶素子を、１フレームの画素
データを格納する容量を備えるフレームメモリで構成し
たため、必要最小限の記憶容量を備える記憶装置で画像
表示のための記憶手段を実現することができ、記憶装置
の記憶容量を低減することができる。
【図１】 この発明に係る画像復号表示装置の全体の構
成を概略的に示す図である。
成を概略的に示す図である。
【図２】 （Ａ）はこの発明において用いられるフレー
ムの表示順序の一例を示し、（Ｂ）は転送されるフレー
ムの復号順序の一例を示す図である。
ムの表示順序の一例を示し、（Ｂ）は転送されるフレー
ムの復号順序の一例を示す図である。
【図３】 フレーム符号化予測方式におけるマクロブロ
ックの画素の構成の一例を示す図である。
ックの画素の構成の一例を示す図である。
【図４】 この発明の第１の実施例である画像復号表示
装置の動作シーケンスを示す図である。
装置の動作シーケンスを示す図である。
【図５】 図１に示すバンク＃３の記憶領域を示す図で
ある。
ある。
【図６】 図５に示す記憶装置における画素データの書
込および読出領域を示す図である。
込および読出領域を示す図である。
【図７】 図５に示す記憶装置における奇数フィールド
の最終画素ラインにおける表示および復号態様を示す図
である。
の最終画素ラインにおける表示および復号態様を示す図
である。
【図８】 図５に示す記憶装置における偶数フィールド
の画素ラインにおける表示および書込態様を示す図であ
る。
の画素ラインにおける表示および書込態様を示す図であ
る。
【図９】 図１に示すメモリインタフェースユニットの
構成を概略的に示す図である。
構成を概略的に示す図である。
【図１０】 フレーム単位画像の復号および表示画素の
配置態様を示す図である。
配置態様を示す図である。
【図１１】 この発明の第２の実施例における画素デー
タの復号および表示時における記憶装置の記憶内容の配
置を示す図である。
タの復号および表示時における記憶装置の記憶内容の配
置を示す図である。
【図１２】 この発明の第２の実施例における復号処理
開始および表示開始タイミングの関係を示す図である。
開始および表示開始タイミングの関係を示す図である。
【図１３】 図１２に示す遅延時間を実現するための回
路構成の一例を示す図である。
路構成の一例を示す図である。
【図１４】 図１２に示すタイミング関係を実現するた
めの他の構成を示す図である。
めの他の構成を示す図である。
【図１５】 図１４に示す回路構成の動作タイミングを
示す図である。
示す図である。
【図１６】 ３：２プルダウン手法を説明するための図
である。
である。
【図１７】 この発明の第３の実施例である画像復号表
示装置の動作シーケンスを示す図である。
示装置の動作シーケンスを示す図である。
【図１８】 この発明の第３の実施例において用いられ
るメモリインタフェースユニットおよび制御ユニットの
構成を概略的に示す図である。
るメモリインタフェースユニットおよび制御ユニットの
構成を概略的に示す図である。
【図１９】 この発明の第４の実施例におけるフォール
ド予測方式のマクロブロックの構成を示す図である。
ド予測方式のマクロブロックの構成を示す図である。
【図２０】 この発明の第４の実施例において用いられ
るフィールド単位の画像（マクロブロック）の構成を例
示的に示す図である。
るフィールド単位の画像（マクロブロック）の構成を例
示的に示す図である。
【図２１】 この発明の第４の実施例の画像復号表示装
置の動作シーケンスを示す図である。
置の動作シーケンスを示す図である。
【図２２】 この発明の第４の実施例におけるＢフレー
ムデータのアクセス態様を示す図である。
ムデータのアクセス態様を示す図である。
【図２３】 この発明の第４の実施例の第１の変更例の
構成を示す図である。
構成を示す図である。
【図２４】 この発明の第４の実施例の第２の変更例の
構成を示す図である。
構成を示す図である。
【図２５】 この発明の第５の実施例に従う画像復号処
理装置の全体の構成を概略的に示す図である。
理装置の全体の構成を概略的に示す図である。
【図２６】 図２５に示す画像復号表示装置の動作シー
ケンスを示すフロー図である。
ケンスを示すフロー図である。
【図２７】 ＭＰＥＧに従う画像予測符号化方式を説明
するための図である。
するための図である。
【図２８】 画像の構成を概略的に示す図である。
【図２９】 画像データのシンタクスを説明するための
図である。
図である。
【図３０】 従来の画像復号表示装置の構成を概略的に
示す図である。
示す図である。
【図３１】 伝送される符号化データおよび画像の構成
を示す図である。
を示す図である。
【図３２】 ノンインタレース方式での画像表示を説明
するための図である。
するための図である。
【図３３】 インタレース方式に従う画像表示を説明す
るための図である。
るための図である。
【図３４】 従来の画像復号表示装置の構成を概略的に
示す図である。
示す図である。
【図３５】 図３４に示す画像復号表示装置の動作シー
ケンスを示す図である。
ケンスを示す図である。
１ 画像復号表示装置、１０ 復号化ユニット、１２
記憶装置、１４ 制御ユニット、１６ メモリインタフ
ェースユニット、１８ 表示インタフェース、２０，１
２０ａ 表示制御装置、２２ 表示装置、３２，３４，
３６ フレーム画素データ格納用バンク、６０ 遅延回
路、７０ バッファメモリ、８０，９０遅延切換回路、
１４ａ，１４ｂ，１４０ 制御ユニット。
記憶装置、１４ 制御ユニット、１６ メモリインタフ
ェースユニット、１８ 表示インタフェース、２０，１
２０ａ 表示制御装置、２２ 表示装置、３２，３４，
３６ フレーム画素データ格納用バンク、６０ 遅延回
路、７０ バッファメモリ、８０，９０遅延切換回路、
１４ａ，１４ｂ，１４０ 制御ユニット。
Claims (11)
- 【請求項１】 与えられるビットストリームに含まれる
予測符号化された画像の画素データを復号処理して元の
画素データを復元して表示装置での表示のために出力す
る画像復号表示装置であって、前記画面の画像は、２フ
ィールドを有するフレームの画素データで構成され、 前記ビットストリームに含まれる画素データを抽出し、
該抽出した画素データに前記復号処理を施して元の画素
データを復元する復号手段を備え、前記復号手段は、前
記ビットストリームに含まれる、与えられた画素データ
が所属するフレームの種類が、復号時に参照画像として
用いられるＩ／Ｐピクチュアであるか参照画像としては
用いられず表示のみが行なわれるＢピクチュアであるか
を示す情報を抽出し、該フレームの種類を識別する手段
を含み、 前記復号手段からのＢピクチュア識別指示信号に従っ
て、前記復号手段で復元されたＢピクチュアの画素デー
タを格納するための記憶手段と、 前記記憶手段に結合され、前記記憶手段に格納された画
素データを読出して前記表示装置へ表示のために出力す
る読出手段と、 前記復号手段および前記読出手段に結合され、前記Ｂピ
クチュアの前記復号処理の開始タイミングと前記読出手
段からの前記復号処理されたＢピクチュアの画素データ
の前記表示装置への出力タイミングの時間差が前記Ｂピ
クチュアの１フィールドの画素データの前記表示装置へ
の出力に要する１フィールド時間となるように前記復号
手段および前記読出手段の動作タイミングを制御して前
記復号手段および前記読出手段を同期動作させる制御手
段を備える、画像復号表示装置。 - 【請求項２】 入来するビットストリームに含まれる予
測符号化された画像の画素データに復号処理を施して元
の画素データを復元して該復元した画素データを表示装
置上での表示のために出力する画像復号表示装置であっ
て、前記画面画像は、複数フィールドのフレームで構成
され、 前記予測符号化された画素データに前記復号処理を行な
って元の画素データを復元する復号手段と、 前記復号手段からの復元された画素データを格納するた
めの格納手段と、 前記格納手段から画素データを読出して前記表示装置へ
の表示のために出力する読出手段と、 前記読出手段および前記復号手段に結合され、前記読出
手段からのあるフレームの最後に表示されるべきフィー
ルドの画素データの読出に応答して、前記表示されるべ
きフィールドを含むフレームの次に与えられるフレーム
の画素データの復号処理動作を前記復号手段に開始させ
る制御手段とを備える、画像復号表示装置。 - 【請求項３】 入来するビットストリームに含まれる予
測符号化された画像の画素データに復号処理を施して元
の画素データを復元して表示装置上での表示のために出
力する画像復号表示装置であって、前記画面画像は複数
フィールドのフレームで構成され、 前記予測符号化された画素データを受けて前記復号処理
を行なって元の画素データを復元する復号手段と、 前記復号手段の出力する画素データを格納するための記
憶手段と、 前記記憶手段に格納された画素データをフィールド単位
で順次読出して前記表示装置への表示のために出力する
読出手段と、 前記読出手段および前記復号手段に結合され、与えられ
たプルダウン変換情報に従って前記記憶手段から所定数
のフレームごとにフィールド単位で画素データが再度読
出されるように前記読出手段を制御し、かつ前記記憶手
段からのあるフレームのフィールドのうち最後に表示さ
れるべきフィールドの画素データの前記表示装置への出
力に応答して、次のフレームの画素データの復号処理を
前記復号手段に開始させる制御手段を備える、画像復号
表示装置。 - 【請求項４】 前記制御手段は、 前記表示速度変換情報に従って、前記記憶手段から再度
読出される画素データのフィールドが前記最後に表示さ
れるべきフィールドのとき、前記最後に表示されるべき
フィールドの表示期間に先行する１フィールド期間の間
前記復号手段の復号処理動作を停止させる手段を含み、
前記１フィールド期間は、１フィールドの画素データを
前記表示装置上で表示するのに要する時間である、請求
項８記載の画像復号表示装置。 - 【請求項５】 与えられるビットストリームに含まれる
予測符号化された画像の画素データを復号処理して元の
画素データを復元して表示装置での表示のために出力す
る画像復号表示装置であって、前記画面の画像は２フィ
ールドのフレームで構成され、 前記予測符号化された画素データに前記復号処理を行な
って元の画素データを復元する復号手段と、 前記復号手段からの復元された画素データを格納するた
めの格納手段と、 前記格納手段からの画素データを読出して前記表示装置
への表示のために出力する読出手段と、 前記読出手段および前記復号手段に結合され、前記復号
手段におけるフレームの復号開始に応答して、前記記憶
手段から、１フィールドの画素データの読出に要する時
間差を持って表示されるべきフレームの最初のフィール
ドの画素データの読出を開始させる制御手段とを備え
る、画像復号表示装置。 - 【請求項６】 前記復号処理は画面上所定サイズのブロ
ックの画素データを単位として行なわれ、前記画面画像
は、画面上水平方向にＭ個の前記所定サイズのブロック
を含み、 前記制御手段は、 前記復号手段の復号処理開始タイミングを前記Ｍ個のブ
ロックの画素データの前記記憶手段からの読出に要する
時間遅延させる遅延手段をさらに含む、請求項１ないし
５のいずれかに記載の画像復号表示装置。 - 【請求項７】 前記遅延手段は、前記記憶手段の画素デ
ータ出力部と前記表示装置に結合される前記読出手段の
出力ポートとの間に配置され、与えられた画素データを
所定時間格納するバッファメモリ手段を含む、請求項６
記載の画像復号表示装置。 - 【請求項８】 前記ビットストリームは、画像画素デー
タがフィールド単位で与えられるか２フィールドの画素
データが混在するフレーム単位で与えられるかを示すデ
ータ構造情報を含み、 前記復号手段は、前記ビットストリームから前記データ
構造情報を抽出し、該データ構造情報が示すデータ構造
を指定する情報を出力する手段を含み、 前記制御手段は、前記抽出手段から与えられるデータ構
造情報がフィールド単位を示すことに応答して、前記遅
延手段を非活性状態とする手段を含む、請求項６記載の
画像復号表示装置。 - 【請求項９】 前記画面画像画素データは、フィールド
単位で与えられる、請求項１ないし５のいずれかに記載
の画像復号表示装置。 - 【請求項１０】 前記記憶手段は、前記１フレーム分の
画素データを格納するフレームメモリで構成される、請
求項１記載の画像復号表示装置。 - 【請求項１１】 前記画像のフレームの種類が、復号時
に参照画像として用いられるＩ／Ｐピクチュアと、参照
画像として用いられず表示のみが行なわれるＢピクチュ
アとを含み、前記記憶手段は、前記Ｂピクチュアを格納
するための記憶素子として、１フレームの画素データを
格納するフレームメモリで構成される、請求項２ないし
５のいずれかに記載の画像復号表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051295A JP3824678B2 (ja) | 1995-05-09 | 1995-05-09 | 画像復号表示装置 |
| US09/567,010 US6320909B1 (en) | 1995-05-09 | 2000-05-09 | Picture decoding and display unit including a memory having reduce storage capacity for storing pixel data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11051295A JP3824678B2 (ja) | 1995-05-09 | 1995-05-09 | 画像復号表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08305860A true JPH08305860A (ja) | 1996-11-22 |
| JP3824678B2 JP3824678B2 (ja) | 2006-09-20 |
Family
ID=14537676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11051295A Expired - Fee Related JP3824678B2 (ja) | 1995-05-09 | 1995-05-09 | 画像復号表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6320909B1 (ja) |
| JP (1) | JP3824678B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008236784A (ja) * | 1998-12-10 | 2008-10-02 | Fujitsu Ltd | Ｍｐｅｇビデオ復号器及びｍｐｅｇビデオ復号方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1511325A3 (en) * | 1997-02-13 | 2006-07-19 | Mitsubishi Denki Kabushiki Kaisha | Moving picture prediction system |
| JP3185763B2 (ja) * | 1998-07-13 | 2001-07-11 | 日本電気株式会社 | 動画像符号化装置 |
| JP2000232649A (ja) * | 1998-12-10 | 2000-08-22 | Fujitsu Ltd | Ｍｐｅｇビデオ復号器及びｍｐｅｇビデオ復号方法 |
| KR100726695B1 (ko) * | 1999-03-08 | 2007-06-13 | 소니 가부시끼 가이샤 | 디지털 신호 처리 장치 및 방법과 제공 매체 |
| JP4526145B2 (ja) * | 1999-12-28 | 2010-08-18 | 富士通セミコンダクター株式会社 | Ｍｐｅｇビデオ復号器およびｍｐｅｇビデオ復号方法 |
| US9948977B2 (en) | 2003-01-09 | 2018-04-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System, method, and apparatus for determining presentation time for picture without presentation time stamp |
| US7787539B2 (en) * | 2002-07-17 | 2010-08-31 | Broadcom Corporation | Decoding and presentation time stamps for MPEG-4 advanced video coding |
| JP4806888B2 (ja) * | 2002-07-19 | 2011-11-02 | ソニー株式会社 | 復号化装置及び復号化方法 |
| US20040061530A1 (en) * | 2002-08-12 | 2004-04-01 | Satoru Tanigawa | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method |
| FR2849331A1 (fr) * | 2002-12-20 | 2004-06-25 | St Microelectronics Sa | Procede et dispositif de decodage et d'affichage en marche avant acceleree d'images mpeg, circuit pilote video et boitier decodeur incorporant un tel dispositif |
| US20040258160A1 (en) * | 2003-06-20 | 2004-12-23 | Sandeep Bhatia | System, method, and apparatus for decoupling video decoder and display engine |
| US8488665B2 (en) * | 2003-06-25 | 2013-07-16 | Broadcom Corporation | Delta frame buffers |
| KR100606812B1 (ko) * | 2004-03-08 | 2006-08-01 | 엘지전자 주식회사 | 비디오 디코딩 시스템 |
| US8428126B2 (en) * | 2004-08-04 | 2013-04-23 | Panasonic Corporation | Image decoding device with parallel processors |
| JP5050637B2 (ja) * | 2007-05-11 | 2012-10-17 | ソニー株式会社 | 映像信号処理装置、映像信号処理方法、映像信号処理方法のプログラム及び映像信号処理方法のプログラムを記録した記録媒体 |
| US7990990B2 (en) * | 2007-12-11 | 2011-08-02 | Macronix International Co., Ltd. | Circuit and method for transmitting data stream |
| US9549190B2 (en) * | 2009-10-01 | 2017-01-17 | Sk Telecom Co., Ltd. | Method and apparatus for encoding/decoding image using variable-size macroblocks |
| US8990435B2 (en) * | 2011-01-17 | 2015-03-24 | Mediatek Inc. | Method and apparatus for accessing data of multi-tile encoded picture stored in buffering apparatus |
| US9497466B2 (en) | 2011-01-17 | 2016-11-15 | Mediatek Inc. | Buffering apparatus for buffering multi-partition video/image bitstream and related method thereof |
| US9538177B2 (en) | 2011-10-31 | 2017-01-03 | Mediatek Inc. | Apparatus and method for buffering context arrays referenced for performing entropy decoding upon multi-tile encoded picture and related entropy decoder |
| US20130242186A1 (en) * | 2012-03-14 | 2013-09-19 | Samsung Electronics Co., Ltd. | Image processing apparatus and control method thereof |
| JP5789004B2 (ja) * | 2013-08-09 | 2015-10-07 | ソニー株式会社 | 送信装置、送信方法、受信装置、受信方法、符号化装置および符号化方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467136A (en) | 1991-05-31 | 1995-11-14 | Kabushiki Kaisha Toshiba | Video decoder for determining a motion vector from a scaled vector and a difference vector |
| DE69222240T2 (de) | 1991-07-12 | 1998-02-05 | Sony Corp | Vorrichtung zum Decodieren eines Bildsignals |
| JP3184011B2 (ja) | 1992-07-20 | 2001-07-09 | 株式会社東芝 | 帯域圧縮信号処理装置 |
| US5461420A (en) | 1992-09-18 | 1995-10-24 | Sony Corporation | Apparatus for coding and decoding a digital video signal derived from a motion picture film source |
| KR0166722B1 (ko) | 1992-11-30 | 1999-03-20 | 윤종용 | 부호화 및 복호화방법 및 그 장치 |
| US5398072A (en) | 1993-10-25 | 1995-03-14 | Lsi Logic Corporation | Management of channel buffer in video decoders |
-
1995
- 1995-05-09 JP JP11051295A patent/JP3824678B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-09 US US09/567,010 patent/US6320909B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008236784A (ja) * | 1998-12-10 | 2008-10-02 | Fujitsu Ltd | Ｍｐｅｇビデオ復号器及びｍｐｅｇビデオ復号方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3824678B2 (ja) | 2006-09-20 |
| US6320909B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3824678B2 (ja) | 画像復号表示装置 | |
| KR100320476B1 (ko) | 비디오 디코더 및 디코딩 방법 | |
| JP3395166B2 (ja) | 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体 | |
| US7333545B2 (en) | Digital video decoding, buffering and frame-rate converting method and apparatus | |
| US5623311A (en) | MPEG video decoder having a high bandwidth memory | |
| JPH08228349A (ja) | 高帯域幅メモリを有するｍｐｅｇビデオ復号器 | |
| US6084637A (en) | Decoding and displaying device for coded picture data | |
| EP0729276B1 (en) | Memory control system and video decoder using the same | |
| US5754243A (en) | Letter-box transformation device | |
| US5929911A (en) | Multiformat reduced memory MPEG-2 compliant decoder | |
| US6181746B1 (en) | Image data decoding method and apparatus using memory for storing decoded data | |
| JPH08294115A (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| JP2007060488A (ja) | 画像処理素子および画像処理方法、記録媒体、並びに、プログラム | |
| KR19980016035A (ko) | 영상프레임 데이터를 일 메모리에 저장하는 방법 | |
| JPH1155676A (ja) | 同期型メモリを用いた動画像データ符号化装置 | |
| WO2000059218A1 (en) | Digital video decoding, buffering and frame-rate converting method and apparatus | |
| JP3569961B2 (ja) | ディジタル映像信号復号装置 | |
| JP2863096B2 (ja) | 並列処理による画像復号装置 | |
| US7301582B2 (en) | Line address computer for providing line addresses in multiple contexts for interlaced to progressive conversion | |
| JP3685386B2 (ja) | 複数のビデオ・ソースを有し、オンスクリーン表示グラフィックスでピクチャ内ピクチャを実現する統合ビデオ処理システム | |
| JP2002112259A (ja) | 符号化画像情報処理装置 | |
| JP3307822B2 (ja) | 画像処理装置 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| KR0141303B1 (ko) | 동영상 복호화기의 정지영상 선택장치 | |
| JPH1013841A (ja) | 画像復号方法および画像復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |