KR20000053636A - 디지털 비디오 데이터를 처리하기 위한 방법 및 장치 - Google Patents

디지털 비디오 데이터를 처리하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20000053636A
KR20000053636A KR1020000003953A KR20000003953A KR20000053636A KR 20000053636 A KR20000053636 A KR 20000053636A KR 1020000003953 A KR1020000003953 A KR 1020000003953A KR 20000003953 A KR20000003953 A KR 20000003953A KR 20000053636 A KR20000053636 A KR 20000053636A
Authority
KR
South Korea
Prior art keywords
pixel data
data
bank
pixel
memory
Prior art date
Application number
KR1020000003953A
Other languages
English (en)
Inventor
바오뷰옹
Original Assignee
매클린토크 샤운 엘
제너럴 인스트루먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매클린토크 샤운 엘, 제너럴 인스트루먼트 코포레이션 filed Critical 매클린토크 샤운 엘
Publication of KR20000053636A publication Critical patent/KR20000053636A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Abstract

본 발명은 MPEG-2 표준에 대응하는 화상과 같은 디지털 비디오 화상을 다운사이징 하기 위한 방법 및 장치를 제공한다. 특히, 본 발명의 시스템은 텔레비젼의 픽처-인-픽처 모드에 대한 감소된 화상을 제공하는데 바람직하다. 채널로부터 수신된 디지털 비디오 픽셀 데이터는 원화상의 픽셀 데이터(예컨대, A1, A2, A3, A4)를 제공하기 위해 신장된다. 원화상의 수평으로 인접한 픽셀쌍은 멀티-뱅크 메모리의 제1뱅크에 기억된 수평으로 다운사이징된 픽셀 데이터(예컨대, (A1+A2)/2, (A3+A4)/2)를 제공하기 위해 평균화 된다. 원화상의 모든 다른 픽셀로부터의 데이터(예컨대, A2, A4)가 듀얼-뱅크 메모리의 제2뱅크에 기억된다. 다운사이징된 화상을 얻기 위해, 수평으로 다운사이징된 픽셀 데이터의 수직으로 인접한 라인이 제1뱅크로부터 검색되고, 디스플레이를 위한 수직 및 수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 평균화 된다. 또한, 예측-코드화 화상을 신장시키기 위한 원화상에 대응하는 픽셀 데이터를 복구하기 위해, 수평으로 다운사이징된 픽셀 데이터의 부분이 제2뱅크로부터 데이터(예컨대, A1=2(A1+A2)/2-A2)의 대응하는 부분과 함께 제1뱅크로부터 검색된다.

Description

엠피이지-2 화상의 디스플레이 다운사이징을 위한 동기 디램 대역폭 최적화{SYNCHRONOUS DRAM BANDWIDTH OPTIMIZATION FOR DISPLAY DOWNSIZING OF AN MPEG-2 IMAGE}
본 발명은 MPEG-2 표준에 대응하는 화상과 같은 디지털 비디오 화상을 다운사이징 하기 위한 방법 및 장치에 관한 것으로, 특히 텔레비젼의 픽처-인-픽처 모드에 대한 감소된 화상을 제공하는데 알맞은 방법 및 장치에 관한 것이다.
케이블 텔레비젼 또는 위성 텔레비젼 네트워크 등과 같은 광대역 통신시스템을 통한 디지털 비디오 데이터의 전송이 점점 대중화 되고 있다. 디지털 비디오 신호를 수신하여 텔레비젼이나, 비디오 디스플레이 단말기 등에 디스플레이 하는데 적절한 포맷으로 신호를 처리하기 위해, 디지털 디코더, 예컨대 셋톱박스가 소비자의 가정에 제공된다. 그러나, 그와 같은 셋톱박스의 처리 및 메모리 기억용량 요구가 현저해져 네트워크의 상업적인 실용 가능성을 유지하기 위해 가능한한 낮게 유지할 필요가 있다.
특히, 많은 경우에 있어서는 풀 사이즈(full size)된 디지털 비디오 화상, 예컨대 720×480(NTSC) 또는 720×576(PAL)픽셀을 보다 작은 디스플레이 화상으로 변환시키기 위한 능력을 제공하는 것이 바람직하다. 이런한 특징은 하나의 프로그램으로부터의 다운사이징된 화상이 제2프로그램으로부터의 화상에 오버레이 되어 디스플레이 되는 픽처-인-픽처(picture-in-picture) 모드, 또는 감소된 디스플레이 화상이 프로그램 스케쥴, 메뉴 등에 접해서 제공되는 프로그램 안내 디스플레이 모드 등의 어플리케이션이 요구된다.
그러나, 종래의 구성은 평균화된 픽셀값을 기억할 수 있는 추가적인 메모리 공간이 없기 때문에 화상 다운사이징이 불가능하다. 일반적으로, MPEG 비디오 신장 및 풀 사이즈된 디스플레이를 수행하기 위한 복잡성 때문에, 예컨대 54MHz 동기 DRAM(SDRAM) 및 16비트 광데이터 버스를 이용하여 추가적인 디스플레이 다운사이징을 수행할 수 있게 하는 동적 랜덤 접근 기억장치(DRAM) 대역폭이 없다. SDRAM 속도를 54MHz에서 81MHz 이상으로 증가시킴으로써, 이러한 대역폭 문제가 이론적으로는 처리될 수 있다. 그러나, 이것은 SDRAM 데이터 버스의 속도 폭주로 인한 시스템의 파괴, 원하는 값비싼 메모리 부품의 추가적인 비용 및, 통상적인 고속설계의 어려움을 야기할 수 있다.
따라서, 추가적인 처리속도 또는 메모리 용량의 요구없이 수행될 수 있는 디스플레이 다운사이징을 위한 방법 및 장치를 제공하는 것이 요망된다. 그 시스템은 원하는 풀 사이즈(full size), 업사이즈(upsize), 또는 다운사이징(downsizing)된 화상을 제공하는 능력을 가져야만 한다. 시스템은 MPEG-2 또는 또 다른 디지털 비디오 표준과 호환성이 있어야만 한다. 실시예에 있어서, 시스템은 54MHz에 16Mbit SDRAM과, 16비트 광데이터 버스만을 사용하는 구조 및 방법을 제공한다.
시스템은 다운사이징 중에 사용되지 않는 레지스터 파일이나 라인 버퍼 등과 같은 기존의 칩 내장 메모리의 장점을 취할 수 있다.
시스템은 필드 모드(예컨대, 인터레이스드 스캔)와 프레임 모드(예컨대, 프로그래시브 스캔) 비디오와 호환될 수 있다.
본 발명은 상술한 장점 및 그 외의 장점을 갖는 시스템을 제공한다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, MPEG-2 표준에 대응하는 화상과 같은 디지털 비디오 화상을 다운사이징 하기 위한 방법 및 장치를 제공하는 것에 그 목적이 있다.
도 1a는 다운사이징에 앞서 예시 비디오 화상을 나타낸 도면,
도 1b는 수평 다운사이징 후에 도 1a의 화상을 나타낸 도면,
도 1c는 수평 및 수직 다운사이징 후에 도 1a의 화상을 나타낸 도면,
도 2는 본 발명에 따른 디스플레이 다운사이징의 기능을 갖는 디지털 비디오 디코더를 나타낸 도면,
도 3은 본 발명에 따른 듀얼-뱅크 메모리 기억구조를 나타낸 도면,
도 4는 본 발명에 따른 데이터를 처리하기 위한 시간라인을 나타낸 도면이다.
상기한 과제를 해결하기 위한 본 발명에 따른 다운사이징된 화상을 디스플레이 하기 위해 디지털 비디오 데이터를 처리하기 위한 방법은, 원화상의 픽셀 데이터를 제공하기 위해 채널로부터 수신된 압축 디지털 비디오 픽셀 데이터를 신장하는 단계와, 수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 원화상의 적어도 일부분의 수평으로 인접한 픽셀쌍을 평균화 하는 단계, 수평으로 다운사이징된 픽셀 데이터를 메모리의 제1뱅크 내에 기억시키는 단계 및, 원화상의 적어도 일부분의 모든 다른 픽셀로부터의 데이터를 메모리의 제2뱅크 내에 기억시키는 단계를 구비하여 이루어진다. 2-탭 필터는 수평으로 인접한 픽셀쌍을 평균하기 위해 이용된다.
상기 메모리는, 예컨대 듀얼-뱅크(dual-bank) 또는 다른 멀티-뱅크(multi-bank)일 것이다.
수평으로 다운사이징된 픽셀 데이터를 검색하고, 디스플레이에 앞서 모든 다른 픽셀로부터의 대응하는 수직으로 인접한 데이터를 평균화 함으로써, 수평 및 수직으로 다운사이징된 화상이 얻어질 수 있다. 수평으로 다운사이징된 픽셀 데이터를 픽셀단위로 제1뱅크에서 라인 버퍼로 제공함으로써 수직 평균화가 달성될 수 있다. 1픽셀을 더한 수평으로 다운사이징된 픽셀 데이터의 한 라인으로부터 적어도 픽셀을 기억시키도록 라인 버퍼가 사이즈될 수 있다. 이러한 배열에 의해, 연속 수직으로 인접한 픽셀쌍이 평균회로에서 라인 버퍼 내로 출력할 수 있게 되고, 평균회로에 의해 평균화 된다.
더욱이, 수평으로 다운사이징된 픽셀 데이터와 모든 다른 픽셀로부터의 데이터 모두를 검색하여 간단한 계산을 수행함으로써, 원화상의 픽셀 데이터가 복구될 수 있다. 보다 명확하게, 원화상에 대응하는 픽셀 데이터를 복구하기 위해, (a) 2배의 각각의 검색된 부분의 값과, (b) 각각의 검색된 대응하는 부분의 값 사이의 차가 계산된다. 그것은 예측-코드화된 화상을 신장시키기 위한 원화상에 대응하는 픽셀 데이터를 복구하는데 바람직하다.
또한, 본 발명의 방법은 제1뱅크로부터 수평으로 다운사이징된 픽셀 데이터의 수직으로 인접한 라인을 검색하는 단계와, 디스플레이를 위한 수직 및 수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 라인을 평균화 하는 단계를 더 구비하여 이루어진다. 예컨대, 2-탭 필터가 수직으로 인접한 라인의 픽셀 데이터를 평균하기 위해 사용된다.
또한, 본 발명의 방법은 제1뱅크로부터 수평으로 다운사이징된 픽셀 데이터의 부분을 검색하는 단계와, 제2뱅크로부터 모든 다른 픽셀로부터의 데이터의 대응하는 부분을 검색하는 단계 및, 원화상의 픽셀 데이터를 복구하기 위해 검색된 부분과 검색된 대응하는 부분을 처리하는 단계를 더 구비하여 이루어진다. 이것은 가산기 회로를 이용하여 달성될 수 있다.
더욱이, 본 발명의 방법은 신장단계에서 사용하기 위한 원화상의 복구된 픽셀 데이터를 제공하는 단계를 더 구비하여 이루어진다. 예컨대, 복구된 픽셀 데이터는 현재 원화상의 임시 예측을 위해 사용된 과거 또는 미래 화상(예컨대, 인터프레임)을 나타낸다. 이 경우, 복구된 픽셀 데이터는 동작 보상 및/또는 추정이 요구된다. 현재 원화상이 인트라-프레임 코드화 화상일 경우, 이러한 단계는 필요치 않다.
추가적으로, 동작 보상 및/또는 추정을 위해 B-픽처 데이터가 기준픽처로 사용되지 않기 때문에, 이러한 타입의 데이터의 경우, 수평으로 평균화된 픽셀 데이터만을 기억하는데 충분할 뿐 원화상의 모든 다른 픽셀로부터의 데이터를 기억하는데는 충분하지 않다. I-픽처와 P-픽처의 경우, 수평으로 평균화된 픽셀 데이터와 원화상의 모든 다른 픽셀로부터의 데이터 모두가 기억된다.
예컨대, 본 발명이 현재 또는 미래에 이용가능한 멀티-뱅크 메모리 타입이 사용될 지라도 메모리는 SDRAM이 될 것이다.
더욱이, 데이터의 디스플레이가 손상된 경우에, 수평으로 다운사이징된 픽셀 데이터와 모든 다른 픽셀로부터의 데이터의 기억은 픽셀 데이터의 디스플레이를 방해하는 디코딩을 피하도록 원화상의 1/2이 디코드되기 전에 일어난다.
필드 모드 비디오의 경우, 각 필드로부터 픽셀 데이터가 분리되어 처리된다.
대응하는 장치가 있다.
(실시예)
본 발명은 MPEG-2 표준에 대응하는 화상과 같은 디지털 비디오 화상을 다운사이징 하기 위한 방법 및 장치에 관한 것이다.
MPEG 신장엔진을 사용하는 등의 디지털 비디오 디코더에 있어서, 메모리는 2개의 뱅크 내에 배열된다. 하나의 가능한 접근에 있어서, 동작 추정 및 보상을 포함한 종래의 디코딩 단계를 이용하여 디지털 비디오 화상이 복원된 후, 픽셀 데이터쌍이 2개의 뱅크 내에 선택적으로 기억된다. 예컨대, 비디오 라인에서의 픽셀의 가정은 A1과 A2가 메모리 뱅크1에 기억되고, 다음에 A3와 A4가 뱅크2에 기억되고, A5와 A6이 뱅크1에 기억되고, 다음에 A7과 A8이 뱅크2에 기억되며, 다음에 A9와 A10이 뱅크1에 기억되는 등 A1, A2, A3, A4, A5, A6, A7, A8, A9, A10, …와 같이, 좌측에서 우측으로 표시된다. 그러나, 향상된 접근이 이하에 기술되어 있다.
통상, 메모리는 내부 듀얼-뱅크 메모리의 SDRAM이고, 각각의 픽셀이 8비트 값으로 표시된다. SDRAM의 뱅크1과 뱅크2간 스위칭에 의해 54MHz 데이터 율(열(column) 독출당 16비트, 또는 2개의 픽셀)이 사용될 수 있다.
고속 데이터 전송율을 달성하기 위해 동기 DRAM이 듀얼-뱅크로 구성된다. 동일한 행(row) 및 열 어드레스 내의 하나의 뱅크로부터 또 다른 뱅크로의 스위칭은 어떠한 메모리 대역폭을 필요로 하지 않는다. 실시예에 있어서, 본 발명은 MPEG-2 비디오 신장에 필요한 통상 속도인 54MHz로 구동하는 SDRAM을 갖춘 메모리 기억체계를 제공한다.
MPEG 디코딩 프로세스는 각각의 프로세스가 펑크션(function)에 DRAM 접근을 요구하는 몇개의 보다 작은 프로세스까지 파손시킬 수 있다. 이들 프로세스는 (1) 예측 계산, (2) 디스플레이 프로세싱, (3) 패킷 프로세싱 및, (4) 비디오 신택스 파싱(parsing)을 포함한다. 본 발명의 중요성은 예측 계산 및 디스플레이 프로세싱에 있다. 디스플레이 다운사이징의 경우, 본 발명은 수평 및 수직방향 모두에서의 픽셀 평균화를 효과적으로 수행하기 위해 54MHz의 데이터율을 이용한다. 상술한 바와 같이 2개의 뱅크 내에 데이터를 배열함으로써, 이러한 데이터율이 달성될 수 있다.
화상 다운사이징 프로세스의 예가 도 1a 내지 도 1c에 기술되어 있다. 이것은 6열과 4행(예컨대, 6×4픽셀)만을 갖는 원화상을 나타낸 간단한 예인 것을 알 수 있다. 상술한 바와 같이, 통상 풀 사이즈된 화상은 720픽셀×480라인(NTSC 포맷) 또는 720픽셀×576라인(PAL 포맷)으로 이루어진다. 100으로 나타낸 원래 비디오 화상은 4개의 픽셀 데이터 라인 L1, L2, L3 및 L4를 포한한다. 예컨대, L1은 픽셀 A1~A6를 포함하고, L2는 픽셀 A7~A12를 포함하고, L3는 픽셀 A13~A18을 포함하며, L4는 픽셀 A19~A24를 포함한다.
도 1b는 수평 다운사이징 후의 도 1a의 화상을 나타낸다. 120으로 나타낸 수평으로 다운사이징된 화상은 픽셀 라인 L1′, L2′, L3′ 및 L4′를 포함한다. 여기서, 도 1a의 화상(100)이 2:1의 비율로 수평 다운사이징되어 3×4 화상(120)이 생성된다. 본질적으로, 수평 다운사이징은 수평으로 인접한 픽셀쌍의 평균을 취함으로써 달성된다. 예컨대, 라인(L1′)의 제1픽셀은 픽셀값 A1과 A2의 평균이다. 라인(L1′)의 제2픽셀은 픽셀값 A3와 A4의 평균이고, 기타 등등.
도 1c는 수평 및 수직 다운사이징 후에 도 1a의 화상을 나타낸다. 140으로 나타낸 수평 및 수직으로 다운사이징된 화상은 라인 L″ 및 라인 L″를 포함한다. 여기서, 도 1a의 원화상(100)으로부터 4개의 이웃한 픽셀의 평균을 취하고, 도 1b의 수평으로 다운사이징된 화상(120)의 수직으로 인접한 픽셀쌍의 평균을 취함으로써, 각각의 다운사이징된 픽셀값이 얻어진다. 예컨대, 라인(L″)의 제1픽셀은 픽셀값 A1, A2, A7 및 A8의 평균값에 대응한다. 여기서, 2:1 비율의 수직 다운사이징이 일어난다. 따라서, 도 1c의 3×2 화상(140)을 제공하기 위해, 도 1a의 원래 풀 사이즈된 6×4 화상(100)이 다운샘플(downsample) 된다.
임의의 다른 비율, 예컨대 3:1 또는 4:1의 다운사이징이 2:1 다운사이징으로부터 유도될 수 있다. 예컨대, 2개의 2:1 다운사이징된 픽셀은 하나의 4:1 다운사이징된 픽셀(예컨대, Y1=(1/2)((A1+A2)/2+(A3+A4)/2))을 산출할 수 있다. 유사하게, 3개의 2:1 다운사이징된 픽셀은 2개의 3:1 다운사이징된 픽셀(예컨대, Y1=5/8(A1+A2)/2+3/8(A3+A4)/2, Y2=3/8(A3+A4)/2+5/8(A5+A6)/2)을 산출할 수 있다.
또한, 다른 다운사이징 비율이 수평 및 수직방향으로 사용된다.
도 2는 본 발명에 따른 디스플레이 다운사이징의 기능을 갖는 디지털 비디오 디코더를 나타낸다. 200으로 나타낸 디코더는 광태역 통신 네트워크와 같은 채널로부터 압축 디지털 비디오 데이터를 수신한다. 통상, 케이블 또는 위성 텔레비젼 네트워크가 이용된다.
디코더(200)는 예측계산, 예컨대 동작 보상 및 동작 추정을 수행하는 신장엔진(210)을 포함한다. 신장엔진(210)의 출력은 풀 사이즈된 화상이다. 수평 픽셀 평균 펑크션(230)은 풀 사이즈된 화상으로부터 픽셀 데이터를 수신하고, 화상의 각 라인의 인접한 픽셀쌍의 평균을 취함으로써 수평 평균화를 수행한다. 예컨대, 다시 도 1a의 화상(100)과 관련하여 수평 픽셀 평균화 펑크션(230)은 라인(L1)의 픽셀(A1~A6)을 수신하여, 도 1b의 화상(120)의 라인(L1′)에 대응하는 픽셀값을 출력한다.
다음에, 예컨대 16Mbit SDRAM인 듀얼-뱅크 메모리(240) 내에 기억시키기 위한 수평으로 평균화된 데이터가 제공된다. 메모리(240)는 I-프레임(인트라-코드화 프레임) 데이터를 기억시키기 위한 메모리 공간(242)과, B-프레임 데이터를 기억시키기 위한 메모리 공간(248) 및, 비디오 버퍼 검증기(VBV; Video Buffer Verifier) 버퍼를 제공하기 위한 메모리 공간(250)을 포함한다. 메모리 공간(248)의 일부분(246)만이 현재 B-프레임 데이터를 위한 주어진 시간에 사용될 수 있다. 현재 B-프레임 데이터를 위해 사용되지 않는 부분은 다음 B-프레임으로부터의 데이터를 기억시키기 위해 사용된다.
수평 픽셀 복원 펑크션(220)은 신장엔진에 의해 처리되는 원화상 픽셀에 대응하는 픽셀 데이터를 복구하기 위해 듀얼-뱅크 접근경로(225)를 통해 메모리(240)를 접근할 수 있다.
본 발명에 따른 수평 픽셀 평균화 펑크션(230)은 메모리(240)의 제1뱅크 내에 기억시키기 위한 평균화 픽셀 데이터와, 메모리(240)의 제2뱅크 내에 기억시키기 위한 비평균화 픽셀 데이터를 제공한다. 이는 이하에서 도 3을 참조하여 보다 상세히 설명한다. 동작 보상 또는 추정에 사용되지 않는 B-픽처 등과 같은 그들 원상태로 회복되는 능력을 필요로 하지 않는 픽처로부터의 픽셀 데이터의 경우, 비평균화 픽셀 데이터는 메모리(240)의 제2뱅크 내에 기억될 필요가 없다. 이러한 데이터는 메모리(240)의 제1뱅크 내에 기억될 뿐이다.
동작 보상 또는 추정에 사용된 I-픽처 및 P-픽처로부터의 픽셀 데이터는 메모리(240)의 양쪽 뱅크 내에 기억된다.
수평 픽셀 복원 펑크션(220)은 신장엔진(210)에 의해 원래 제공된 비평균화 픽셀 데이터에 대응하는 데이터를 복구하기 위해 메모리(240)의 양쪽 뱅크를 접근할 수 있다. 이러한 방식의 경우, 디스플레이 순서에 따라 임시로 현재 화상을 앞서거나 뒤 따르는 화상으로부터의 픽셀 데이터가 종래 동작 보상 및 추정 신장 프로세싱에 사용하기 위한 신장엔진(210)에 의해 접근될 수 있다.
이하 기술되는 라인 버퍼(275)와 수직 픽셀 평균화 펑크션(278)을 포함하는 디스플레이 펑크션(270)에 픽셀 데이터를 제공한다.
디스플레이 펑크션(270)은 도시하지는 않았지만 다른 펑크션을 포함한다. 예컨대, 수평 픽셀 평균화 펑크션이 제공된다.
도 3은 본 발명에 따른 듀얼-뱅크 메모리 기억구조를 나타낸다. 도 2의 듀얼-뱅크 메모리(240)는 제1뱅크(300; 뱅크1)와 제2뱅크(350; 뱅크2)를 포함한다. 각 뱅크는 각 메모리 행(row)이 다수의 어드레스 가능한 열(column)을 갖춘 다수의 메모리 행으로 배열된다. 예컨대, 제1뱅크(300)는 16개의 열(310)을 갖춘 메모리 행 0(330)을 포함한다. 예컨대, 각각의 메모리 공간은 16비트의 크기를 갖기 때문에, 2개의 8비트 픽셀값을 수용할 수 있다. 예컨대, 메모리 공간(320)은 영역(324)에 제1픽셀값을 수용하고 영역(322)에 제2픽셀값을 수용할 수 있다. 본 발명에 따른 수평 픽셀쌍의 평균은 제1뱅크(300)의 각 영역에 기억된다. 예컨대, 영역(324)은 픽셀 A1과 A2의 평균에 대응하는 픽셀 데이터를 기억하고, 영역(322)은 A3과 A4에 대응하는 픽셀 데이터를 기억한다.
제2뱅크(350)는 제1뱅크(300)와 유사하게 배열되고, 16개의 열(312)을 갖춘 메모리 행 0(370)을 포함한다. 16비트 메모리 위치(360)는 기억영역 364와 362를 포함한다. 또한, 본 발명에 따른 신장엔진으로부터 출력되는 원화상의 모든 다른 비평균화 픽셀값도 제2뱅크에 기억된다. 예컨대, 픽셀값 A2는 영역 364에 기억되고, 픽셀값 A4는 영역 362 등에 기억된다. 또한, A1, A3 등은 제2뱅크(350)에 기억된다.
상술한 실시예의 픽셀 워드크기로 메모리 공간에 특정 값이 기억되는 동안 다른 값이 발명에 의해 수용될 것이다.
도 2의 수평 픽셀 복원 펑크션(220)의 동작이 이하의 예로부터 이해될 수 있다. 제1뱅크(300)의 영역(324)에 기억된 값 (A1+A2)/2와 제2뱅크(350)의 영역(364)에 기억된 픽셀값 A2에 따라, 픽셀값 A1이 관계 A1=2*(A1+A2)/2-A2에 의해 복구될 수 있다. 유사하게, 뱅크(300)의 영역(322)으로부터 평균화 값 (A3+A4)/2와 뱅크(350)의 영역(362)로부터 픽셀 A4를 검색하여, A3=2*(A3+A4)/2-A4를 계산함으로써 A3가 복구될 수 있다.
또한, 제2뱅크(350)에 기억된 A1, A3 등에 따라, 픽셀값 A2가 관계 A2=2*(A1+A2)/2-A1에 의해 복구되고, 픽셀값 A4가 관계 A4=2*(A3+A4)/2-A3 등에 의해 복구될 수 있다.
필요한 계산을 수행하기 위해 공지된 하드웨어, 소프트웨어 및/또는 펌웨어가 사용될 수 있다.
따라서, 원화상의 모든 다른 픽셀, 예컨대 A2, A4, … 등이 제2뱅크(350)로부터 즉시 사용가능해지고, 나머지 다른 픽셀값, 예컨대 A1, A3, … 등이 상술한 바와 같이 쉽게 계산될 수 있어, 수평 픽셀 복원 펑크션(320)이 원래 비평균화 화상 데이터에 대응하는 픽셀 데이터를 복구할 수 있다.
따라서, 상술한 바와 같이 SDRAM 데이터를 배열함으로써, 디스플레이 다운사이징 특징이 추가적인 처리속도 또는 메모리 용량 요구없이 수행될 수 있다. 데이터가 프레임 버퍼(예컨대, 메모리(240))에 기억되기 전에 수평 다운사이징이 디코딩측에서 행해진다. 원화상의 모든 다른 픽셀(즉, 모든 다른 픽셀)이 다른 뱅크에 기억되는 동안 수평으로 다운사이징된 데이터가 하나의 뱅크에 기억되기 때문에, 여전히 신장이 가능하다.
디스플레이 다운사이징의 경우, 수평 및 수직방향 모두의 평균화가 효과적으로 이루어질 수 있도록 디스플레이 프로세스는 SDRAM에 대해 54MHz의 데이터율을 요구한다.
디스플레이 프로세싱의 경우, 다운사이징된 화상을 얻기 위해 제1뱅크(300)만이 독출된다. 더욱이, 수평 다운사이징을 수행하기 위해 1/2의 라인타임만이 사용되기 때문에, 나머지 라인타임이 다음 라인을 프리-패치하도록 사용될 수 있어 수평 다운사이징이 수행될 수 있다. 제1뱅크(300)로부터 수평으로 다운사이징된 픽셀 데이터를 독출하고 수직으로 인접한 픽셀의 평균화를 수행함으로써 수직 다운사이징이 수행된다. 이것은 화상(120)의 각 수직으로 인접한 픽셀쌍에 대한 수평으로 다운사이징된 라인 L1′ 및 L2′로부터 픽셀 데이터를 평균화를 함으로써, 라인 L″의 수평 및 수직으로 다운사이징된 픽셀 데이터가 얻어지는 도 1b 및 도 1c를 참조함으로써 이해될 수 있다. 예컨대, 도 1b에 있어서, (A1+A2)/2와 (A7+A8)/2은 수직으로 인접한 픽셀쌍이다.
신장엔진(210)에서의 예측계산의 경우, 원래 비평균화 픽셀 데이터가 필요하다. 양쪽 메모리 뱅크를 독출함으로써, 필요한 픽셀은 평균화된 픽셀 데이터의 반올림 에러에 의한 손실이 작은 것만이 이용가능하다.
도 2에 있어서, 라인 버퍼(275)를 갖춘 디스플레이 펑크션(270)은 싱글 또는 듀얼-뱅크 접근을 통해 메모리(240)로부터 데이터를 수신한다. 라인 버퍼(275; 레지스터 파일)는 픽셀단위로 메모리(240)로부터 픽셀 데이터를 수신하고, 1픽셀 또는 워드를 더한 하나의 라인으로부터 픽셀 데이터를 기억하도록 충분히 할당된 공간을 함유한다. 이러한 방법에 있어서, 다른 라인으로부터 적어도 하나의 수직으로 인접한 픽셀쌍으로부터의 데이터가 라인 버퍼(275)에 존재한다.
데이터가 디스플레이를 위해 출력됨에 따라 다른 라인으로부터 픽셀 데이터를 평균화 하기 위해 디스플레이 펑크션(270)에 2-탭 필터와 같은 수직 픽셀 평균 펑크션(278)이 제공된다. 유효하게는 수직 평균화 데이터가 기억될 필요는 없지만, 곧바로 디스플레이 된다.
CCIR 표준에 대응되는 디스플레이 펑크션(270)으로부터 디스플레이 출력이 텔레비젼과 같은 종래 디스플레이 장치에 제공된다. 다운사이징 디스플레이 모드에 있어서, 메모리의 싱글 뱅크에만 접근이 요구된다. 특히, 원하는 수평 평균화 픽셀 데이터를 얻기 위해 제1뱅크(300)에 접근이 수행된다. 상술한 바와 같이, 인접한 픽셀라인중 수평으로 다운사이징된 픽셀 데이터를 평균화 함으로써 수직 다운사이징이 달성된다. 업사이징 또는 풀 사이징의 경우, 원래 비평균화 픽셀값을 복구하기 위해 메모리(240)의 양 뱅크에 접근이 요구된다. 디스플레이 펑크션(270)은 상술한 바와 같이 원래 비평균화 픽셀값에 대응하는 데이터를 복구하기 위한 수평 픽셀 복원 펑크션(220)과 유사한 프로세싱을 수행할 수 있다.
도 4에는 본 발명에 따른 데이터를 처리하기 위한 시간라인(400)이 도시되어 있다. 비디오 화상의 22번째 라인인 수직 회귀 시간(VBI; Vertical Blanking Interval) 라인 인덱스(410)는 메모리(240)의 제1뱅크(300)로부터 수평으로 다운사이징된 라인 L1′(도 1b의 화상 120 참조)으로부터 픽셀 데이터를 독출하여 라인 버퍼(275)에 기억시키기 위한 개시시간을 신호한다. 픽셀 데이터는 픽셀단위(예컨대, 워드단위) 독출이다. 라인이 2:1로 수평으로 다운사이징되기 때문에, 원화상의 1/2라인을 디스플레이 하기 위한 시간 내에 이러한 활동이 완료될 수 있다.
다음 라인(23)의 개시는 시간 인덱스(420)에서 시작한다. 이 시간과 인덱스(425)에 의해 표시된 시간간 수평으로 다운사이징된 데이터의 제2라인(L2′)은 제1뱅크(300)로부터 독출되어 라인 버퍼(275)에 기억된다. 또한, 제1 및 제2 수평으로 다운사이징된 라인, 예컨대 (L1′+ L2′)/2로부터 픽셀 데이터의 평균이 디스플레이를 위해 라인 버퍼(275)로부터 출력된다. 상술한 바와 같이, 하나의 수평 및 수직으로 다운사이징된 픽셀로부터의 데이터가 라인 버퍼에서 수신된 각 수평으로 다운사이징된 픽셀의 디스플레이를 위해 출력된다.
인덱스(425)에서 라인(24)의 개시를 신호하는 인덱스(430)까지의 시간에 있어서, 제3 수평으로 다운사이징된 라인(L3′)이 제1뱅크(300)로부터 독출되어 라인 버퍼(275)에 기억된다.
라인(24)의 개시, 예컨대 시간 인덱스(430)에서 시간 인덱스(435)까지의 시간에 있어서, 제4 수평으로 다운사이징된 라인(L4′)이 제1뱅크(300)로부터 독출되어 라인 버퍼(275)에 기억된다. 또한, 제3 및 제4라인의 평균, 예컨대 (L3′+ L4′)/2이 디스플레이를 위해 라인 버퍼(275)로부터 출력된다. 인덱스(435)에서 라인(25)의 개시, 예컨대 시간 인덱스(440)까지의 시간에 있어서, 원화상의 제5 수평으로 다운사이징된 라인(L5′)이 독출되어 라인 버퍼에 기억되고, 기타 등등.
본 발명의 중요한 특징은 메모리 대역폭의 처리이다. 예컨대, 수직 다운사이징을 위한 2개의 라인을 평균하기 위한 수직 픽셀 평균화 펑크션(278)에 2-탭 필터가 사용되면, 2개의 데이터 라인(오버랩핑 라인이 없는)은 디스플레이 펑크션(270)으로부터 출력되어 디스플레이 되는 모든 하나의 라인을 위한 메모리(240)로부터 독출되어야만 한다. 그러나, 출력라인이 이미 1/2로 컷(cut) 되어 있기(2:1 수평 다운사이징을 위해) 때문에, 다음 라인으로부터 픽셀 데이터를 프리-패치(예컨대, 독출)하기 위한 여분의 시간을 갖는다.
디스플레이 화상이 원래 크기의 1/2로 감소되어 디코딩된 화상의 1/2이 기억되지만, 메모리 대역폭은 그대로 유지한다. 예컨대, 704×480 화상이 디코딩 되어 352×240으로 디스플레이 된 것으로 가정하여 사용자는 그 출력 화상이 디스플레이 스크린(예컨대, 상부-좌측)의 1/4이 되기를 바란다. B-프레임의 경우, MPEG는 디코딩 다음에 곧바로, 즉 화상이 디코딩 되자마자 디스플레이를 요구하므로, 디스플레이 되어야만 한다.
그러나, 디코딩율이 가변할 수 있기 때문에(예컨대, 데이터의 량과 다른 화상의 복잡성으로 인해), 가능한 최선의 길은 시간 이전에, 예컨대 화상이 디스플레이 되기 전에 1/2 프레임의 화상을 디코딩 하는 것이다. 더욱이, 디스플레이(예컨대, CCIR 656 표준을 이용한)가 필드-베이스화 되는 동안, 양쪽 필드를 커버하는 매크로블록 레벨에서 디코딩이 수행된다. 즉, 필드 1이 먼저 출력된 다음 필드 2가 출력되거나, 또는 그 반대로 출력된다.
그래서, 1/2 프레임 타임에 있어서, 코딩될 수 있는 최대한도는 약 필드 1의 1/4과 필드 2의 1/4이다. 따라서, 디스플레이가 일정해지기 때문에, 디코딩을 방해하여 문제가 발생할 수 있다. 해결책은 디코딩의 속도나 메모리 대역폭을 증가시키거나, 디스플레이보다 훨씬 앞서 디코딩을 가능하게 함으로써, 디스플레이가 디코딩을 결코 방해할 수 없게 하는 것이다. 따라서, 1/2의 화상만이 디코딩(예컨대, 신장) 되어진 후에 픽셀 데이터를 기억시킴으로써, B-버퍼 내의 여분의 이용가능한 공간이 디스플레이보다 앞서 디코딩을 가능하게 하는데 사용될 수 있다.
따라서, 본 발명은 여분의 메모리나 처리속도 요구없이 디지털 비디오 화상을 다운사이징 하기 위한 시스템을 제공하는 것을 알 수 있다. 수평 평균화가 메모리에 픽셀 데이터를 기억하기 전에 디코딩측에 수행되고, 수직 평균화가 메모리로부터 픽셀 데이터를 복구하여 라인 버퍼에 기억시킨 후에, 그리고 디스플레이에 앞서 출력측(예컨대, 또는 디스플레이측)에 수행된다. 더욱이, 시스템은 예측-코드화 화상을 신장시키기 위해 요구된 풀 사이즈된 화상을 선택적으로 제공할 수 있다.
비록, 본 발명이 상술한 바와 같은 실시예와 관련하여 기술했지만, 본 발명의 목적을 이탈하지 않는 범위내에서 다양하게 실시할 수 있는 것은 물론이다.
예컨대, 본 발명이 케이블 또는 위성 텔레비젼 광대역 통신 네트워크와 관련하여 기술했지만, LAN(Local Area Network), MAN(Metropolitan Area Network), WAN(Wide Area Network), 인터넷, 인트라넷 및 그 인터넷 등과 같은 다른 네트워크에 사용될 수 있다.
더욱이, 본 발명은 SDRAM에 비해 다른 타입의 멀티-뱅크 메모리에 사용하는데 적합하다. 또한, 본 발명은 2개 이상의 뱅크를 갖춘 멀티-뱅크 메모리에 사용하는데 적합하다. 또한, MPEG-2 비디오 신장과 호환될 수 있는 54MHz 메모리 속도와 16Mbit 메모리가 기술되었지만, 본 발명은 다른 메모리 속도와 크기도 가능하다.
상기 기술한 바와 같이 본 발명에 의하면, 추가적인 처리속도 또는 메모리 용량의 요구없이 디스플레이 다운사이징이 수행될 수 있고, 원하는 풀 사이즈, 업사이즈, 또는 다운사이징된 화상을 제공할 수 있고, MPEG-2 또는 또 다른 디지털 비디오 표준과 호환성이 있으며, 필드 모드와 프레임 모드 비디오와 호환될 수 있다.

Claims (18)

  1. 다운사이징된 화상을 디스플레이 하기 위해 디지털 비디오 데이터를 처리하기 위한 방법에 있어서,
    원화상의 픽셀 데이터를 제공하기 위해 채널로부터 수신된 압축 디지털 비디오 픽셀 데이터를 신장하는 단계와,
    수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 상기 원화상의 적어도 일부분의 수평으로 인접한 픽셀쌍을 평균화 하는 단계,
    수평으로 다운사이징된 픽셀 데이터를 메모리의 제1뱅크 내에 기억시키는 단계 및,
    상기 원화상의 적어도 일부분의 모든 다른 픽셀로부터 데이터를 상기 메모리의 제2뱅크 내에 기억시키는 단계를 구비하여 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  2. 제1항에 있어서, 상기 제1뱅크로부터 상기 수평으로 다운사이징된 픽셀 데이터를 검색하는 단계와,
    디스플레이를 위한 수직 및 수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 상기 수평으로 다운사이징된 픽셀 데이터의 수직으로 인접한 픽셀로부터 데이터를 평균화 하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  3. 제2항에 있어서, 상기 평균화 단계에 앞서 1픽셀을 더한 상기 수평으로 다운사이징된 픽셀 데이터의 적어도 한 라인을 기억시키기 위해 사이즈된 라인 버퍼에 상기 검색된 수평으로 다운사이징된 픽셀 데이터를 제공하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  4. 제1항에 있어서, 상기 메모리는 SDRAM(Synchronous Dynamic Random Access Memory)으로 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  5. 제1항에 있어서, 상기 수평으로 다운사이징된 픽셀 데이터와 상기 모든 다른 픽셀로부터의 데이터의 상기 기억은 상기 원화상의 1/2이 신장되기 전에 일어나는 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  6. 제1항에 있어서, 상기 제1뱅크로부터 상기 수평으로 다운사이징된 픽셀 데이터의 부분을 검색하는 단계와,
    상기 제2뱅크로부터 상기 모든 다른 픽셀로부터의 데이터의 대응하는 부분을 검색하는 단계 및,
    상기 원화상에 대응하는 픽셀 데이터를 복구하기 위해 상기 검색된 부분과 상기 검색된 대응하는 부분을 처리하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  7. 제6항에 있어서, 상기 신장단계에서 사용하기 위한 상기 원화상의 상기 복구된 픽셀 데이터를 제공하는 단계를 더 구비하여 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  8. 제6항에 있어서, 상기 처리단계는 상기 원화상에 대응하는 상기 픽셀 데이터를 복구하기 위해, (a) 2배의 각각의 검색된 부분의 값과, (b) 각각의 검색된 대응하는 부분의 값 사이의 차를 계산하는 단계를 구비하여 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  9. 제1항에 있어서, 상기 메모리는 듀얼-뱅크 메모리인 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 방법.
  10. 다운사이징된 화상을 디스플레이 하기 위해 디지털 비디오 데이터를 처리하기 위한 장치에 있어서,
    원화상의 픽셀 데이터를 제공하기 위해 채널로부터 수신된 압축 디지털 비디오 픽셀 데이터를 신장하기 위한 신장엔진과,
    수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 상기 원화상의 적어도 일부분의 수평으로 인접한 픽셀쌍을 평균화 하기 위한 수평 픽셀 평균화 펑크션 및,
    상기 수평으로 다운사이징된 픽셀 데이터를 기억하기 위한 제1뱅크와, 상기 원화상의 적어도 일부분의 모든 다른 픽셀로부터 데이터를 기억하기 위한 제2뱅크를 갖춘 메모리를 구비하여 구성된 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  11. 제10항에 있어서, 상기 제1뱅크로부터 상기 수평으로 다운사이징된 픽셀 데이터를 검색하기 위한 수단과,
    디스플레이를 위한 수직 및 수평으로 다운사이징된 픽셀 데이터를 제공하기 위해 상기 수평으로 다운사이징된 픽셀 데이터의 수직으로 인접한 픽셀로부터 데이터를 평균화 하기 위한 수직 픽셀 평균화 펑크션을 구비하여 구성된 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  12. 제11항에 있어서, 1픽셀을 더한 상기 수평으로 다운사이징된 픽셀 데이터의 적어도 한 라인을 기억시키기 위해 사이즈된 라인 버퍼를 더 구비하여 구성되고,
    상기 라인 버퍼는 상기 메모리의 상기 제1뱅크로부터 상기 수평으로 다운사이징된 픽셀 데이터를 수신하고 상기 평균화를 위한 상기 수직 픽셀 평균화 펑크션에 수직으로 인접한 픽셀쌍을 제공하는 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  13. 제10항에 있어서, 상기 메모리는 SDRAM(Synchronous Dynamic Random Access Memory)으로 이루어진 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  14. 제10항에 있어서, 상기 수평으로 다운사이징된 픽셀 데이터와 상기 모든 다른 픽셀로부터의 데이터는 상기 원화상의 1/2이 신장되기 전에 상기 메모리에 기억되는 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  15. 제10항에 있어서, 상기 제1뱅크로부터 상기 수평으로 다운사이징된 픽셀 데이터의 부분을 검색하고,
    상기 제2뱅크로부터 상기 모든 다른 픽셀로부터의 데이터의 대응하는 부분을 검색하며,
    상기 원화상에 대응하는 픽셀 데이터를 복구하기 위해 상기 검색된 부분과 상기 검색된 대응하는 부분을 처리하기 위한 수평 픽셀 복원 펑크션을 더 구비하여 구성된 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  16. 제15항에 있어서, 상기 신장단계에서 사용하기 위한 상기 원화상의 상기 복구된 픽셀 데이터를 제공하기 위한 수단을 더 구비하여 구성된 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  17. 제15항에 있어서, 상기 수평 픽셀 복원 펑크션은 상기 원화상에 대응하는 상기 픽셀 데이터를 복구하기 위해, (a) 2배의 각각의 검색된 부분의 값과, (b) 각각의 검색된 대응하는 부분의 값 사이의 차를 계산함으로써, 상기 검색된 부분과 상기 검색된 대응하는 부분을 처리하는 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
  18. 제11항에 있어서, 상기 메모리는 듀얼-뱅크 메모리인 것을 특징으로 하는 디지털 비디오 데이터를 처리하기 위한 장치.
KR1020000003953A 1999-01-27 2000-01-27 디지털 비디오 데이터를 처리하기 위한 방법 및 장치 KR20000053636A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/238,951 1999-01-27
US09/238,951 US6377713B1 (en) 1999-01-27 1999-01-27 Synchronous DRAM bandwidth optimization for display downsizing of an MPEG-2 image

Publications (1)

Publication Number Publication Date
KR20000053636A true KR20000053636A (ko) 2000-08-25

Family

ID=22899999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003953A KR20000053636A (ko) 1999-01-27 2000-01-27 디지털 비디오 데이터를 처리하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US6377713B1 (ko)
EP (1) EP1026889A3 (ko)
KR (1) KR20000053636A (ko)
CN (1) CN1151680C (ko)
CA (1) CA2297474C (ko)
TW (1) TW457816B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484158B1 (ko) * 2002-09-06 2005-04-19 삼성전자주식회사 영상신호 처리 시스템에 있어서 수직 다운 스케일링 장치및 방법
KR100770453B1 (ko) * 2001-11-19 2007-10-26 매그나칩 반도체 유한회사 픽쳐-인-픽쳐 구현방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0107198D0 (en) * 2001-03-22 2001-05-16 Pace Micro Tech Plc Picture in picture display
US7050113B2 (en) * 2002-03-26 2006-05-23 International Business Machines Corporation Digital video data scaler and method
AU2003263503A1 (en) 2002-10-21 2004-05-04 Koninklijke Philips Electronics N.V. Manipulating sub-pictures of a compressed video signal
CN101304536B (zh) 2002-11-20 2011-11-02 松下电器产业株式会社 动态图像编码方法及动态图像编码装置
US6927754B2 (en) * 2003-02-06 2005-08-09 Wintek Corporation Method and apparatus for improving resolution of display unit
GB2413450A (en) * 2004-04-19 2005-10-26 Forbidden Technologies Plc Video navigation using image tokens displayed within a continuous band of tokens
ES2400955T3 (es) * 2004-10-07 2013-04-15 Panasonic Corporation Aparato de codificación de imágenes y aparato de decodificación de imágenes
US7574059B2 (en) * 2004-10-29 2009-08-11 Broadcom Corporation System, method, and apparatus for providing massively scaled down video using iconification
US7764849B2 (en) * 2006-07-31 2010-07-27 Microsoft Corporation User interface for navigating through images
US7712052B2 (en) 2006-07-31 2010-05-04 Microsoft Corporation Applications of three-dimensional environments constructed from images
US8130229B2 (en) 2009-11-17 2012-03-06 Analog Devices, Inc. Methods and apparatus for image processing at pixel rate
US9544587B2 (en) 2012-05-14 2017-01-10 Google Technology Holdings LLC Scalable video coding with enhanced base layer
KR102060788B1 (ko) 2012-12-31 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104407826B (zh) * 2014-10-29 2018-01-23 京东方科技集团股份有限公司 显示数据写入方法和显示装置
EP3768130A4 (en) * 2018-03-22 2021-12-22 Bedford Systems LLC BEVERAGE DEVICE WITH CAPSULE DETECTION SYSTEM

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636182B2 (ja) * 1988-02-06 1994-05-11 大日本スクリーン製造株式会社 画像ファイリング・検索方法および装置
US5315388A (en) 1991-11-19 1994-05-24 General Instrument Corporation Multiple serial access memory for use in feedback systems such as motion compensated television
US5386212A (en) 1992-11-19 1995-01-31 General Instrument Corporation Double buffer scheme for variable length decoder
US5619226A (en) * 1993-07-01 1997-04-08 Intel Corporation Scaling image signals using horizontal and vertical scaling
TW245871B (en) 1994-08-15 1995-04-21 Gen Instrument Corp Method and apparatus for efficient addressing of dram in a video decompression processor
JPH08123953A (ja) * 1994-10-21 1996-05-17 Mitsubishi Electric Corp 画像処理装置
US5920352A (en) * 1994-10-28 1999-07-06 Matsushita Electric Industrial Co., Ltd. Image memory storage system and method for a block oriented image processing system
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
GB2296618B (en) * 1994-12-30 2003-03-26 Winbond Electronics Corp System and method for digital video decoding
US5818530A (en) * 1996-06-19 1998-10-06 Thomson Consumer Electronics, Inc. MPEG compatible decoder including a dual stage data reduction network
JP4034380B2 (ja) * 1996-10-31 2008-01-16 株式会社東芝 画像符号化／復号化方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770453B1 (ko) * 2001-11-19 2007-10-26 매그나칩 반도체 유한회사 픽쳐-인-픽쳐 구현방법
KR100484158B1 (ko) * 2002-09-06 2005-04-19 삼성전자주식회사 영상신호 처리 시스템에 있어서 수직 다운 스케일링 장치및 방법

Also Published As

Publication number Publication date
CA2297474A1 (en) 2000-07-27
TW457816B (en) 2001-10-01
CN1151680C (zh) 2004-05-26
EP1026889A2 (en) 2000-08-09
CA2297474C (en) 2011-08-23
US6377713B1 (en) 2002-04-23
EP1026889A3 (en) 2003-08-06
CN1265552A (zh) 2000-09-06

Similar Documents

Publication Publication Date Title
US7333545B2 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
US6917652B2 (en) Device and method for decoding video signal
US6462744B1 (en) Image decoding apparatus that performs image decoding so that frame areas that occupy a large area in a storage apparatus can be used for other purposes, and a recording medium recording an image decoding program
US6130963A (en) Memory efficient decoding of video frame chroma
AU691043B2 (en) Pixel interpolation filters for video decompression processor
KR20000053636A (ko) 디지털 비디오 데이터를 처리하기 위한 방법 및 장치
JP3462208B2 (ja) 独立に圧縮された偶数および奇数フィールド・データ用のビデオ信号圧縮解除装置
KR100547095B1 (ko) 오류 은닉 방법 및 장치
US6295089B1 (en) Unsampled hd MPEG video and half-pel motion compensation
KR100380709B1 (ko) 디지털비디오신장프로세서및디지털비디오신장프로세서의디램을매핑하기위한방법
US6072548A (en) Video decoder dynamic memory allocation system and method allowing variable decoded image size
US20050271145A1 (en) Method and apparatus for implementing reduced memory mode for high-definition television
US6118491A (en) System and method for enforcing interlaced field synchronization in the presence of broken alternation in an MPEG video datastream
US6215822B1 (en) Motion compensated digital video decoding and buffer memory addressing therefor
US6115072A (en) 16:9 aspect ratio conversion by letterbox method for an MPEG image
US5903282A (en) Video decoder dynamic memory allocation system and method with an efficient freeze mode
JP2878661B2 (ja) Ｍｐｅｇ規格を有する映像ビット・ストリームをデコーディングする方法
JP3141772B2 (ja) Ｍｐｅｇ復号化器及びその復号化方法
KR100198541B1 (ko) 영상 프레임 데이터를 일 메모리에 저장하는 방법
US6188727B1 (en) Simplicity HDTV video decoder and its decoding method
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
US5903672A (en) Method and apparatus for conversion of access of prediction macroblock data for motion picture
GB2296618A (en) Digital video decoding system requiring reduced memory space
WO2000059218A1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
JP2005518728A (ja) 画像処理方法及び装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid