JPH09130755A - レターボックス変換装置 - Google Patents

Abstract

(57)【要約】 【課題】復号した画像メモリから出力データ速度よりも
高速に読み出すことによって、高価な１フィールドメモ
リを用いることなくレターボックス変換処理を行うこと
ができ、装置全体のコストを低減する。 【解決手段】 復号画像メモリ１２は入力された圧縮符
号化データを復号して記憶する。読み出し制御回路１３
は復号画像メモリ１２から復号されたラインデータをラ
インメモリ１４、１５の読み出し速度の例えば２倍の読
み出し速度で読み出す。同時に書き込み制御回路１６は
同じ速度で読み出されたラインデータを交互にラインメ
モリ１４、１５に書き込む。そして、読み出しアドレス
制御回路１７によって、レターボックス画像として表示
するための一定の出力データ速度で各ラインメモリ１
４、１５から同時に読み出す。その後、読み出されたラ
インデータは乗算器１８、１９及び加算器２１を用い
て、レターボックス画像に基づくライン数に変換するた
めの演算処理を施す。これにより、１フィールドメモリ
を用いることなく少ないメモリ容量でレターボックス変
換処理を可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、ＭＰＥＧ等に圧縮方式
で符号化された符号化データを復号して記憶する復号画
像メモリを用いて、ｍ（ｍは整数）ラインをｎラインに
ライン数変換処理を行うのに好適のレターボックス変換
装置に関する。

【０００２】

【従来の技術】近年、画像のディジタル処理が検討され
ている。一般的に、映像信号をディジタル化すると、そ
の情報量は膨大となり、情報を圧縮することなく伝送又
は記録等を行うことは、通信速度及び費用の点で困難で
ある。このため、ディジタル映像信号の伝送又は記録に
おいては、画像圧縮技術が必須であり、近年各種標準化
案が検討されている。動画用としては、ＭＰＥＧ（Movi
ng Picture Experts Group）方式が規格化されている。
ＭＰＥＧにおいては、ＤＣＴ（Discrete CosineTransfo
rm ）変換、フレーム間予測符号化、ランレングス符号
化及びエントロピー符号化を複合的に用いて映像信号を
符号化する。即ち、ＭＰＥＧ方式においては、１フレー
ム内でＤＣＴによる圧縮（フレーム内圧縮）を行うだけ
でなく、フレーム間の相関を利用して時間軸方向の冗長
度を削減するフレーム間圧縮を採用する。フレーム間圧
縮は、一般の動画像が前後のフレームでよく似ていると
いう性質を利用して、前後のフレーム差分を求め差分値
を符号化することによって、ビットレートを一層低減さ
せるものである。特に、画像の動き補償を予測してフレ
ーム間差を求めることにより、予測誤差を低減する動き
補償フレーム間予測符号化が有効である。

【０００３】ところで、近年、上述したＭＰＥＧ等の高
能率圧縮符号化方式を採用して圧縮符号化した放送信号
を放送する放送形態が注目されている。通常、このよう
な放送形態では、圧縮符号化された放送信号を受信し放
送信号に基づく画像を表示するために受信側側にて圧縮
符号化された放送信号を復号しなくてはならない。即
ち、一度復号処理を施すことにより符号化以前の元の放
送信号（画像信号）に戻して、画面に表示するための処
理を施すようにしている。

【０００４】上記放送信号には、周知のようにアスペク
ト比１６：９の画面（以下、ワイド画面と称す）用の画
像データと、現行ＮＴＳＣ方式であるアスペクト比４：
３の画面用画像データとがあり、夫々アスペクト比の異
なる画面に表示したとすると、表示画像が必ずしも真円
率１ではなかったり、あるいは真円率を１にしようと画
像を拡大する場合には、左右の表示画像が欠落してしま
うこともある。

【０００５】例えば、図１２（ａ）に示すように、ワイ
ド画面用の画像データを同じアスペクト比１６：９の画
面に表示すると、真円率１となる正常な画像を表示する
ことができるが、図１２（ｂ）に示すようにワイド画面
用の画像データをアスペクト比４：３の画面に表示した
とすると、横から潰されたような真円率１でない画像が
表示されてしまう。

【０００６】ワイド用の画像データを異なるアスペクト
比４：３の画面に表示するためには、図１３及び図１４
に示すように、水平に画素数変換または垂直方向にライ
ン数変換を行って、画面上での画像データの縦横比を一
致させることが必須である。このような表示方法を図１
３及び図１４を参照して説明する。

【０００７】図１３は水平画素数変換によるアスペクト
比４：３画面への表示方法の説明図であり、図１４はレ
ターボックス変換処理によるアスペクト比４：３画面へ
の表示方法の説明図である。尚、ワイド用の画像データ
の画素数を７２０画素とし、ライン数を４８０ラインと
した場合について説明する。

【０００８】図１３に示すように、水平画素数変換によ
る方法では、７２０画素数を有するワイド用の画像デー
タの内、例えば５４０画素を水平方向に４／３倍に画素
数変換して、アスペクト比４：３の画面に表示する。つ
まり、５４０画素の画像データを７２０画素の画像デー
タに間引くことにより、結果として真円率１となる画像
をアスペクト比４：３の画面に表示することができる。
この場合、垂直ライン数はそのまま４８０ラインで表示
させている。

【０００９】一方、図１４に示すように、レターボック
ス変換処理による方法では、ワイド画面用の４８０ライ
ンを垂直方向に３／４倍の３６０ラインにライン数変換
してレターボックス方式の画像（以下、レターボックス
画像と称す）として表示する。このとき、主画像は３６
０ラインの表示領域に表示され、この画像表示領域の上
下各６０ラインには画像が表示されない無画部となる。
これにより、真円率１となるレターボックス方式を用い
た表示画像を得ることができる。

【００１０】このレターボックス方式を採用して現行Ｎ
ＴＳＣ方式のテレビジョン受像機（アスペクト比４：３
の画面を有する）でもワイド画像の視聴を可能にする第
２世代ＥＤＴＶ（Extended Definition Television、以
下、ＥＤＴＶ２と記載）放送が実施されつつあることは
周知である。ＥＤＴＶ２放送は、ワイド用の画像データ
を放送するワイド放送（横長放送）の中でも、特に高画
質化及び高音質化の理由から期待されており、現行放送
との両立性を有するという利点がある。ＥＤＴＶ２放送
は、アスペクト比１６：９の番組をアスペクト比４：３
の表示画面の上下部分（走査線各６０本分）には映像を
映さないで表示画面中央部分（走査線３６０本分）にア
スペクト比１６：９の画面に映像を表示する、いわゆ
る、図１４にて説明した処理を施してレターボックス画
像の表示を可能にする。

【００１１】したがって、単にワイド用の画像データを
アスペクト比４：３の画面に表示するための方法として
は、ＥＤＴＶ２放送に採用されているレターボックス画
像を表示するためのレターボックス変換処理を行うこと
が望ましい。

【００１２】図１５は入力画像をレターボックス変換処
理する場合の処理方法の一例を示す説明図である。尚、
本例では、入力画像の２つのラインを用いてフィルタ処
理（補間）し、出力ラインを作成するものについて説明
する。

【００１３】ＥＤＴＶ２放送は、上記の如く、アスペク
ト比４：３の現行ＮＴＳＣの信号の中央の１６：９の部
分のみを有効走査線としているので、現行ＮＴＳＣ信号
の有効走査線数が４８０本であるのに対し、伝送するＥ
ＤＴＶ２放送の有効走査線数は３６０本となる。ＥＤＴ
Ｖ２方式に対応したテレビジョン受像機においては、デ
コード時にこの３６０本の有効走査線を３→４走査線変
換して４８０本に戻す。即ち、レターボックス画像を得
るためには、現行ＮＴＳＣ信号の有効走査線数の（３６
０：４８０）倍、つまり、３／４倍すれば良い。したが
って、図１５に示すように入力画像に対して３／４倍の
ライン数変換（走査線変換）をレターボックス画像とす
るためには、入力画像の開始有効ラインをＹ０とする
と、ＹＯ、Ｙ１の２ラインからｙ０ラインデータを演算
して作成する。同様にＹ１、Ｙ２からｙ１ラインを、Ｙ
２、Ｙ３ラインからｙ２ラインを、Ｙ４、Ｙ５ラインか
らｙ３ラインを作成する。このように入力画像における
４ラインのデータから出力画像（レターボックス画像）
における３ラインのデータを作成するようにしている。
このようにライン数変換処理では、所定係数を用いて乗
算及び加算処理を行う演算処理によって前記４つのライ
ンの内、１つのラインを間引く。これにより、４ライン
を３ラインとするライン数変換処理を順次行うことで、
３／４倍されたレターボックス画像の垂直有効走査線数
を得ることができ、結果として縦のサイズが３／４倍さ
れたアスペクト比１６：９の画像部分を有するレターボ
ックス画像を表示することが可能となる。

【００１４】ところで、このようにレターボックス変換
処理を行うレターボックス変換装置の一例としては、特
開平５−２０７５１９号公報によって提案されているも
のがある。この提案では、垂直フィルタ処理用に１ライ
ンメモリとライン数変換によって生じる表示時間差を吸
収するために１フィールドメモリを使用してレターボッ
クス処理を行うことにより、レターボックス画像を得る
ようにしている。このようなレターボックス変換装置を
図１６に示す。

【００１５】図１６は従来におけるレターボックス変換
装置の一例を示すブロック図であり、図１７は装置の動
作を説明するための説明図である。尚、説明を簡略化す
るために画像データ（映像データ）のみについて説明す
る。

【００１６】図１６において、レターボックス変換装置
の入力端子１には、例えば圧縮符号化画像データを復号
したワイド用の画像データが入力される。また、この装
置の出力端子９はレターボックス変換処理後の画像デー
タを出力する。この場合、入力端子１に入力されるデー
タ速度は、出力端子９より出力されるデータ出力速度と
同一となっている。

【００１７】入力された画像データはラインメモリ２及
び乗算器５に与える。ラインメモリ２は入力された画像
データに基づく１画面から順次１ライン分を書き込み、
また読出し時には、後述する制御回路３による読出し制
御によって順次１ライン遅延して出力する。ラインメモ
リ２の出力信号は乗算器４に与える。乗算器４、５はそ
れぞれ入力される信号と所定の係数Ｋ、（１−Ｋ）とで
それぞれ乗算を行い、各乗算結果を加算器７に与える。
即ち、加算器７に与えるそれぞれのデータは、１ライン
ずれた信号となる。尚、各乗算器４、５に与える係数
Ｋ、（１−Ｋ）は係数発生回路６によって生成され、例
えば通常の画像信号の有効走査線数を３／４倍するため
に必要な係数Ｋ、（１−Ｋ）を生成して各乗算器４、５
に与えるようになっている。

【００１８】加算器７は入力されたデータの加算を行
い、加算したデータをフィールドメモリ８に与える。フ
ィールドメモリ８は制御回路３による書き込み制御によ
って、与えられる加算信号を書き込んで記憶する。この
とき、制御回路３による書き込み制御は、入力されるラ
インの加算データに対し、順次３ライン書き込み１ライ
ン書き込まないようにしてフィールドメモリ８に対する
書き込みを制御する。即ち、この書き込み制御によっ
て、３／４倍するための間引きを行う。一方、フィール
ドメモリ８の読出しにおいても、制御回路３による読出
し制御によって加算信号の読出しが行われる。この場
合、制御回路３による読出し制御は、記憶されたそのま
まの状態（そのままの順序）で順次読み出すように制御
する。これによって、フィールドメモリ８から読み出さ
れた加算データは、ライン数が入力画像データのライン
数に比べて３／４倍したものとなり、レターボックス画
像に基づくライン数に変換された画像データを得る。こ
の画像データは出力端子９を介して、例えばアスペクト
比４：３の画面に表示するための処理を行う処理回路へ
と出力する。

【００１９】次に、図１６に示す装置の動作を図１７を
参照しながら説明する。

【００２０】いま、入力端子１にワイド用の画像データ
を入力したものとする。この場合、入力画像データにお
ける１フィールドまたは１フレームの画像を構成するた
めの有効走査線（有効ラインともいう）の内、開始ライ
ンをライン０、後続ラインをライン１、ライン２…とす
ると、ラインメモリ２の出力データは、図１７に示すよ
うに１ライン遅延されたものとなる。即ち、一方の乗算
器４には通常の入力画像信号より１ライン遅延したデー
タを与える。また、他方の乗算器５には、通常の遅延さ
れていない画像データを与える。そして、係数発生回路
６によりレターボックス変換処理を行うための係数Ｋ、
（１−Ｋ）を生成して、これら係数Ｋ、（１−Ｋ）をそ
れぞれの乗算器４、５に与える。すると、乗算器５は入
力時の同一ラインの信号と係数（１−Ｋ）とで乗算を行
い、加算器７に与える。一方、乗算器４ではラインメモ
リ２からの入力時より１ライン遅延したデータと係数
（１−Ｋ）とで乗算を行い、加算器７に与える。その
後、加算器７は各乗算器４、５の出力データを加算す
る。即ち、演算結果として図１７に示すように、出力に
使用する画像データのみを得ることができる。この演算
結果である画像データはフィールドメモリ８に与える。
このとき、制御回路３による書き込み制御によって、加
算器７からの加算データ（演算結果）を図１７に示すよ
うに３ライン書き込み１ライン書き込まないように順次
フィールドメモリ８に書き込む。そして、読出し時に
は、制御回路３による読出し制御によって、そのままの
状態（そのままの記録順序）で読み出す。即ち、ライン
メモリ２を通ったデータとラインメモリ２を通らないデ
ータとを用いて垂直方向の補間を行ってレターボックス
画像のラインを作成し、その後１画面メモリに必要ライ
ン３ラインを書き込み、不要ライン１ラインを書き込ま
ないという制御を繰り返していくことで、４ライン中１
ラインを間引くことになる。これにより、フィールドメ
モリ８の出力データは、入力時の画像データの有効走査
線数を上述したように間引きすることになり、結果とし
て３／４倍された有効走査線数を得る。即ち、アスペク
ト比１６：９のレターボックス画像を得ることが可能と
なる。

【００２１】しかしながら、このような従来のレターボ
ックス変換装置では、レターボックス画像を表示させる
ためには、出力端子９を介して出力するラインは時間的
に連続したものでなければならない。つまり、レターボ
ックス画像処理における入力ライン数の間引き処理を行
うためには、演算処理結果の時間と表示する時間との時
間差を調整することが必須である。このため、前記時間
差を調整するためには、１フィールドメモリ８が必須の
構成要素となってしまう。また、大容量のため高価とな
る１フィールドメモリ８を用いてレターボックス変換装
置を構成していることから、ＭＰＥＧ等の符号化データ
を復号する装置において、このレターボックス変換装置
を使用すると、装置全体のコストが高価となる問題点も
あった。

【００２２】

【発明が解決しようとする課題】上記の如く、従来のレ
ターボックス変換装置では、入力ラインからレターボッ
クス画像に基づく有効ライン数に間引くレターボックス
変換処理を行うためには、演算処理結果の時間と表示す
る時間との時間差を調整しなければならないことから、
大容量で高価な１フィールドメモリと１ラインメモリと
のメモリが必須の構成用件であった。このため、ＭＰＥ
Ｇ等の符号化データを復号する装置において、このレタ
ーボックス変換装置を使用すると、装置全体のコストが
高価になるという問題点があった。

【００２３】そこで、本発明は上記問題点に鑑みてなさ
れたもので、復号した画像メモリから出力データ速度よ
りも高速に読み出すことによって、高価な１フィールド
メモリを用いることなくレターボックス変換処理を行う
ことができ、装置全体のコストを低減することのできる
レターボックス変換装置を提供を目的とする。

【００２４】

【課題を解決するための手段】請求項１記載の本発明に
よるレターボックス変換装置は、入力された符号化デー
タを復号して得た画像データを記憶する画像メモリと、
前記画像メモリからｍライン分のデータをｎ（ｎ＜ｍ）
ラインの画像表示時間内に読み出して出力させる第１の
読み出し制御手段と、前記第１の読み出し制御手段によ
って前記画像メモリから読み出された画像データを記憶
する少なくとも２つのラインメモリと、前記第１の読み
出し制御手段によって読み出された画像データをｍライ
ンからｎラインへの走査線数変換演算処理に必要なライ
ン毎に前記少なくとも２つのラインメモリに夫々書き込
む書き込み制御手段と、前記少なくとも２つのラインメ
モリから前記走査線数変換演算処理に必要なラインの画
像データを１ラインの画像表示時間で読み出して出力さ
せる第２の読み出し制御手段と、前記第２の読み出し制
御手段によって前記少なくとも２つのラインメモリから
読み出された前記走査線数変換演算処理に必要なライン
の画像データに走査線数変換演算処理を施してライン数
変換を行う演算処理手段と、前記演算処理に使用する乗
算係数を出力する係数発生手段と、を具備したものであ
る。

【００２５】請求項１記載の本発明においては、画像メ
モリは入力された符号化データを復号して得た画像デー
タを記憶する。第１の読み出し制御手段は、前記画像メ
モリからｍライン分のデータをｎ（ｎ＜ｍ）ラインの画
像表示時間内に読み出して出力させる。前記第１の読み
出し制御手段によって前記画像メモリから読み出された
画像データは少なくも２つのラインメモリによって、記
憶する。このとき、書き込み制御手段は、前記第１の読
み出し制御手段によって読み出された画像データをｍラ
インからｎラインへの走査線数変換演算処理に必要なラ
イン毎に前記少なくとも２つのラインメモリに夫々書き
込む。その後、第２の読み出し制御手段は、前記少なく
とも２つのラインメモリから前記走査線数変換演算処理
に必要なラインの画像データを１ラインの画像表示時間
で読み出して出力させる。また、係数発生手段は、少な
くとも２つのラインメモリのデータに対して使用する乗
算係数を発生する。その後、演算処理手段は前記第２の
読み出し制御手段によって前記少なくとも２つのライン
メモリから読み出された前記走査線数変換演算処理に必
要なラインの画像データに走査線数変換演算処理を施し
てライン数変換を行う。これにより、ｍラインをｎライ
ンにライン数変換することができるため、１フィールド
メモリを用いることなくレターボックス変換処理を行う
ことができる。

【００２６】請求項３記載の本発明によるレターボック
ス変換装置は、入力された符号化データを復号して得た
画像データを記憶する画像メモリと、ｍラインからｎラ
インへの走査線数変換演算処理に必要なライン数のｎ倍
のライン数分の画像データを、ｎラインの画像表示時間
内に、１ライン分の画像データ量よりも少ない所定量の
画像データ単位に分割して前記画像メモリから読み出し
て出力させる第１の読み出し制御手段と、前記第１の読
み出し制御手段によって前記画像メモリから読み出され
た前記所定量の画像データを記憶する容量を備えた少な
くとも２つのメモリと、前記第１の読み出し制御手段に
よって読み出された前記所定量の画像データをｍライン
からｎラインへの走査線数変換演算処理に必要なライン
毎に前記少なくとも２つのメモリに夫々書き込む書き込
み制御手段と、前記少なくとも２つのメモリから、前記
所定量の画像データを前記所定量の画像データの画像表
示時間で読み出して出力させる第２の読み出し制御手段
と、前記第２の読み出し制御手段によって前記少なくと
も２つのメモリから読み出された前記所定量の画像デー
タに走査線数変換演算処理を施してライン数変換を行う
演算処理手段と、前記演算処理に使用する乗算係数を出
力する係数発生手段と、を具備したものである。

【００２７】請求項３に記載の本発明においては、画像
メモリは入力された符号化データを復号して得た画像デ
ータを記憶する。第１の読み出し制御手段は、ｍライン
からｎラインへの走査線数変換演算処理に必要なライン
数のｎ倍のライン数分の画像データを、ｎラインの画像
表示時間内に、１ライン分の画像データ量よりも少ない
所定量の画像データ単位に分割して前記画像メモリから
読み出して出力させる。少なくとも２つのメモリは前記
第１の読み出し制御手段によって前記画像メモリから読
み出された前記所定量の画像データを記憶する容量を備
えている。書き込み制御手段は、前記第１の読み出し制
御手段によって読み出された前記所定量の画像データを
ｍラインからｎラインへの走査線数変換演算処理に必要
なライン毎に前記少なくとも２つのメモリに夫々書き込
む。その後、第２の読み出し制御手段は、前記少なくと
も２つのメモリから、前記所定量の画像データを前記所
定量の画像データの画像表示時間で読み出して出力させ
る。また、係数発生手段は、少なくとも２つのラインメ
モリのデータに対して使用する乗算係数を発生する。そ
の後、演算処理手段は前記第２の読み出し制御手段によ
って前記少なくとも２つのメモリから読み出された前記
所定量の画像データに走査線数変換演算処理を施してラ
イン数変換を行う。これにより、ラインメモリよりも少
ない容量のメモリを用いた場合でもｍラインをｎライン
にライン数変換することができ、レターボックス変換処
理を行うことができる。

【００２８】

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。

【００２９】図１ないし図３は本発明に係るレターボッ
クス変換装置の一実施例を示し、図１は装置のブロック
図、図２はラインメモリの書き込み制御を説明するため
の説明図、図３は図１に示す動作を説明するための説明
図である。尚、図１に示すラインメモリの個数をｐ個で
示し、本実施形態例においては、ラインメモリをｐ＝２
として設けてレターボックス変換処理を行う場合につい
て説明する。

【００３０】図１に示すように、レターボックス変換装
置の入力端子１１には、例えばＭＰＥＧ等の圧縮方式で
符号化された圧縮符号化データ（画像データ）が入力さ
れる。入力された圧縮符号化データは復号画像メモリ１
２に与える。

【００３１】復号画像メモリ１２は符号化された圧縮符
号化データに復号処理を施して、復号した画像データを
記憶する。復号画像メモリ１２に記憶されている画像デ
ータ（ラインデータともいう）の読み出しは、読み出し
制御回路１３によって読み出し制御される。

【００３２】例えば、読み出し制御回路１３は復号画像
メモリ１２から必要なラインのデータ、即ちｍ（ｍは０
以上の整数）ライン分のラインデータをｎ（ｎ＜ｍ）ラ
インのデータ出力時間内に高速に読み出すように制御し
て、読み出したラインデータを２つのラインメモリ１
４、１５に夫々与える。２つのラインメモリ１４、１５
は、書き込み制御回路１６による書き込み制御によって
夫々入力されたラインデータを書き込む。このとき、書
き込み制御回路１６は各ラインメモリ１４、１５に入力
されたラインデータが必要があるときのみどちらか一方
のラインメモリに対して書き込みを行うように制御す
る。

【００３３】ラインメモリ１４、１５は、前記書き込み
制御回路１６からの制御信号に基づいて、ラインメモリ
のデータを更新する。即ち、ラインメモリ１４、１５は
順次１ライン分の画像データを書き込み、そして読み出
す際には読み出しアドレス制御回路１７の制御によって
読み出すことにより、出力ラインデータは入力時のライ
ンデータより１ライン遅延したものとなる。

【００３４】例えば、読み出しアドレス制御回路１７
は、出力する一定のデータ速度で上記２つのラインメモ
リ１４、１５から画素データを読み出すために読み出し
制御する。これにより、夫々のラインメモリから出力さ
れるデータ速度を一定に保持することが可能となる。ラ
インメモリ１４、１５の出力画素データはは夫々乗算器
１８、１９に与える。乗算器１８、１９は入力される画
素データと所定の係数Ｋ、（１−Ｋ）とで夫々乗算を行
い、各乗算結果を加算器２１に与える。即ち、加算器２
１に与える夫々の画素データは、１ラインずれたデータ
となる。尚、各乗算器１８、１９に与える係数Ｋ、（１
−Ｋ）は係数発生回路２０によって生成され、例えば通
常の画像信号の有効走査線数を３／４倍するために必要
な係数Ｋ、（１−Ｋ）を生成して各乗算器１８、１９に
与えるようになっている。また、この場合の係数Ｋは図
１５で示したｘ／１２の値である。

【００３５】加算器２１は入力されたデータの加算を行
う。即ち、加算器２１によって加算されたデータはライ
ン数が入力画像データのライン数に比べて３／４倍した
ものとなり、レターボックス画像に基づくライン数に変
換された画像データを得る。その後、加算された画像デ
ータは出力端子２１を介して、例えばアスペクト比４：
３の画面に出力画像データを表示させるための処理を行
う処理回路へと出力する。これにより、レターボックス
画像を表示することができるようになっている。

【００３６】このように、本実施形態例では、１フィー
ルドメモリ（図１６参照）を用いずにレターボックス変
換装置が構成されている。１フィールドメモリを使用し
ないと従来技術で説明した如く、レターボックス変換処
理を行う間引きのための時間調整が必要となるが、本例
ではこの時間調整を解決するための方法として、読み出
し制御回路１３による復号メモリ１２からのラインデー
タの読み出し、書き込み制御回路１６によるラインメモ
リ１４、１５に対するラインデータの書き込み及び読み
出し、アドレス制御回路１７による２つのラインメモリ
１４、１５の読み出しを制御する方法を採用して、時間
調整を解消することにより、レターボックス変換処理を
行うことが可能となる。

【００３７】次に、復号画像メモリ１２からの読み出し
制御及び２つのラインメモリの書き込み制御と、２つの
ラインメモリからの読み出し制御とについて、図２を参
照しながら詳細に詳細に説明する。尚、図２は横軸に表
示時間（レターボックス画像表示時間）が示されてお
り、縦軸には１ラインの表示時間毎に応じた各ラインメ
モリ１４、１５に対する書き込み及び読み出し動作状態
が示されている。

【００３８】いま、図１の入力端子１１を介して入力さ
れた圧縮符号化データは、復号画像メモリ１２によって
復号処理が施され、復号した画像データ（ラインデー
タ）を記憶する。その後、読み出し制御回路１３は復号
画像メモリ１２からｍライン分のラインデータをｎ（ｎ
＜ｍ）ラインのデータ出力時間内（ラインメモリからの
読み出し速度）に高速に読み出し、読み出したラインデ
ータを２つのラインメモリ１４、１５に夫々与える。２
つのラインメモリ１４、１５は、書き込み制御回路１６
による書き込み制御によって夫々入力されたラインデー
タを書き込む。

【００３９】通常、各ラインメモリ１４、１５からの読
み出し速度は出力端子２１を介して出力するデータ速度
と一致したものであり、また各ラインメモリ１４、１５
への書き込み速度は復号画像メモリ１２からの読み出し
速度と一致したものであるが、本実施形態例において
は、各ラインメモリ１４、１５への書き込み速度を各ラ
インメモリ１４、１５の読み出し速度の例えば２倍とな
るように、読み出し制御回路１３によって復号画像メモ
リ１２からのラインデータの読み出すと共に書き込み制
御回路１６によって書き込み制御を行う。この場合の制
御動作の状態が図２に示されている。

【００４０】図２に示すように、ラインメモリ１４、１
５への書き込み及び読み出し期間は図中における矢印の
長さに対応している。即ち、読み出し及び書き込み期間
を示す矢印期間は夫々のラインメモリの１ライン分のデ
ータの書き込み期間、読み出し期間を示している。した
がって、本実施形態例においては、書き込み制御回路１
６による各ラインメモリ１４、１５へのラインデータの
書き込み期間が読み出し期間の半分の期間となる。即
ち、読み出し期間の半分の時間で１ライン分のデータを
書き込んでいるため、書き込み速度は読み出し速度の２
倍となる。尚、読み出し及び書き込み期間の矢印の上に
示されているＹ０、Ｙ１、Ｙ２、Ｙ３…は読み出しまた
は書き込む復号画像のライン番号である。

【００４１】例えば、読み出し制御回路１３はラインメ
モリ１４の読み出し速度の２倍の速度で復号画像メモリ
１２から有効走査線数の開始ラインＹ０より順次Ｙ１、
Ｙ２、Ｙ３…のラインデータを読み出して、ラインメモ
リ１４、ラインメモリ１５と交互に与える。同時に、書
き込み制御回路１６は読み出された開始ラインＹ０から
始まるラインデータを、読み出された速度と同じ速度で
ラインメモリ１４とラインメモリ１５とに交互に書き込
む。すると、ラインメモリ１４については、図２に示す
ように、１Ｈラインの表示時間間隔で開始ラインＹ０、
Ｙ２、Ｙ４、Ｙ６…におけるラインデータが書き込まれ
ることになる。

【００４２】一方、ラインメモリ１５については、前記
ラインメモリ１４の読み出しが完了すると同時に読み出
し制御回路１５によって、読み出されたラインデータが
順次書き込まれるようになってい。即ち、ラインメモリ
１４による書き込みが完了すると同時に、図に示すよう
に順次ラインＹ１、Ｙ３、Ｙ５、Ｙ７、…におけるライ
ンデータが１Ｈライン表示間隔で書き込まれることにな
る。

【００４３】これら２つのラインメモリ１４、１５から
のラインデータの読み出しについては、読み出しアドレ
ス制御回路１７によって、書き込まれているラインデー
タを１Ｈラインの表示時間に１ライン分のラインデータ
を同時に読み出す。このとき、ラインメモリ１４におい
ては、ラインＹ２、ラインＹ６、ラインＹ１０…の夫々
のラインデータの読み出し完了後に連続して読み出すラ
インデータが書き込まれていないことから、同じライン
のラインデータを繰り返して読み出すように読み出しを
制御する。すると、図２に示すように所定のラインデー
タを連続して乗算器１８に出力することができる。一
方、ラインメモリ１５については、ラインＹ１、Ｙ５、
Ｙ９…の夫々のラインデータの読み出し完了後に連続し
て読み出すラインデータが書き込まれていないことか
ら、同じラインのラインデータを繰り返して読み出すよ
うに読み出しを制御する。すると、図２に示すように乗
算器１９に所定のラインデータを連続して出力すること
ができる。

【００４４】このように、読み出しアドレス制御回路１
７による読み出し制御を行うことにより、ラインメモリ
１４及びラインメモリ１５の出力ラインデータは、図３
に示す出力ラインとなる。

【００４５】その後、各ラインメモリ１４、１５の出力
ラインデータは乗算器１８、１９に与えて、係数発生回
２０により発生する係数Ｋ、（１−Ｋ）に基づき乗算さ
れ、その後、加算器２１によって加算することにより、
図３に示す演算処理結果を得る。即ち、開始ラインＹ０
からＹ１、Ｙ２、Ｙ３…と連続したラインを得ることが
できる。これにより、出力端子２２を介して出力される
ラインが、レターボックス画像表示時間内（図２参照）
に連続して出力することができるため、図３に示すよう
にレターボックス画像に基づく有効ライン数、即ち、開
始有効ラインｙ０、ｙ１、ｙ２、ｙ３…となるレターボ
ックス画像データとして出力することができる。尚、ラ
インメモリ１４、５への書き込みを行っていない場合も
あるため、復号画像メモリ１２からのラインデータの読
み出し速度は出力データ速度に対して平均的には４／３
倍となっている。この場合、例えばｍラインを４８０、
ｎを３６０ラインとして４８０ラインの復号画像をレタ
ーボックス処理して３６０ラインに変換して出力する場
合には、出力端子２を介して出力する３６０ラインの表
示時間内に４８０ラインのデータを、前記読み出し制御
回路１３による制御によって読み込むことになる。

【００４６】したがって、本実施形態例によれば、上述
したように復号画像メモリ１２からｍライン分のデータ
をｎ（ｎ＜ｍ）ラインのデータ出力時間内に高速に読み
出すと共に、ｐ（ｐ≧２）個のラインメモリに書き込
み、これらのラインメモリへの書き込みを制御すること
によって、１フィールドメモリを用いることなくｐライ
ン分のメモリ容量でレターボックス変換処理を行うこと
ができるという効果を得る。これにより、レターボック
ス変換装置全体のコストを低減することもできるという
効果も得る。

【００４７】ところで、本発明のレターボックス変換装
置では、前記実施形態例における復号メモリ１２からの
ラインデータの読み出し、各ラインメモリ１４、１５へ
の書き込み速度を出力データ速度の４／３倍に設定して
行った場合でもレターボックス変換処理を行うことも可
能である。このような実施形態例を図４に示す。

【００４８】図４は本発明に係るレターボックス変換装
置の第２実施形態例を示し、書き込み及び読み出し制御
動作を説明するための説明図である。尚、図４に示す符
号及び記号は図２と同様の記載方法で示されている。

【００４９】本実施形態例では、図１に示す実施形態例
と同様の回路構成で構成し、読み出し制御回路１３によ
るラインデータの読み出し速度と、書き込み制御回路１
６によるラインメモリ１４、１５への書き込み速度とを
出力データ速度の４／３倍で動作させることにより、レ
ターボックス処理を行うようにしたことが前記実施形態
例と異なる点である。

【００５０】図４に示すように、読み出し制御回路１３
は復号画像メモリ１２から、ｍライン分のデータをｎ
（ｎ＜ｍ）ラインデータの出力時間内に高速に読み出す
ように制御して、各ラインメモリ１４、１５に与える。
その後、書き込み制御回路１６は、例えば各ラインメモ
リ１４、１５の書き込み速度が各ラインメモリ１４、１
５の読み出し速度の例えば４／３倍となるように書き込
み制御する。

【００５１】例えば、読み出し制御回路１３はラインメ
モリ１４の読み出し速度の４／３倍の速度で復号画像メ
モリ１２から有効走査線数の開始ラインＹ０より順次Ｙ
１、Ｙ２、Ｙ３…のラインデータを読み出して、ライン
メモリ１４とラインメモリ１５とに交互に与える。同時
に、書き込み制御回路１６は読み出された開始ラインＹ
０から始まるラインデータを、読み出された速度と同じ
速度でラインメモリ１４とラインメモリ１５とに交互に
書き込む。すると、ラインメモリ１４については、図４
に示すように、書き込み期間間隔で開始ラインＹ０、Ｙ
２、Ｙ４、Ｙ６…におけるラインデータが書き込まれる
ことになる。一方、ラインメモリ１５については、前記
ラインメモリ１４の読み出しが完了すると同時に読み出
し制御回路１５によって、読み出されたラインデータが
順次書き込まれるようになってい。即ち、ラインメモリ
１４による書き込みが完了すると同時に、図に示すよう
に順次ラインＹ１、Ｙ３、Ｙ５、Ｙ７、…におけるライ
ンデータが書き込み期間間隔で書き込まれることにな
る。

【００５２】これら２つのラインメモリ１４、１５から
のラインデータの読み出しについては、読み出しアドレ
ス制御回路１７によって、書き込まれているラインデー
タを１Ｈラインの表示時間に１ライン分のラインデータ
を同時に読み出す。このように、読み出しアドレス制御
回路１７による読み出し制御を行うことにより、ライン
メモリ１４及びラインメモリ１５の出力ラインデータ
は、前記実施形態例と同様の出力ラインを得ることがで
きる。その後、各ラインメモリ１４、１５の出力ライン
データは前記実施形態例と同様に乗算器１８、１９に与
えて、係数発生回２０により発生する係数Ｋ、（１−
Ｋ）に基づき乗算され、その後、加算器２１によって加
算することにより、図３に示す演算処理結果を得る。即
ち、開始ラインＹ０からＹ１、Ｙ２、Ｙ３…と連続した
ラインを得ることができる。これにより、出力端子２２
を介して出力されるラインが、レターボックス画像表示
時間内（図２参照）に連続して出力することができるた
め、前記実施形態例と同様にレターボックス画像に基づ
く有効ライン数、即ち、開始有効ラインｙ０、ｙ１、ｙ
２、ｙ３…となるレターボックス画像データを得ること
ができる。

【００５３】したがって、本実施形態例によれば、ライ
ンメモリ１４、１５のラインデータの書き込み速度を読
み出し速度の４／３倍にして動作させた場合でも、前記
実施形態形態例と同様の効果を得ることができる。

【００５４】また、本発明のレターボックス変換装置で
は、前記実施形態例における復号メモリ１２からのライ
ンデータの読み出し、各ラインメモリ１４、１５への書
き込み速度を出力データ速度の２倍または４／３倍に適
宜設定して行った場合でもレターボックス変換処理を行
うことも可能である。このような実施形態例を図５に示
す 図５は本発明に係るレターボックス変換装置の第３実施
形態例を示し、書き込み及び読み出し制御動作を説明す
るための説明図である。尚、図５に示す符号及び記号は
図２と同様の記載方法で示されている 本実施形態例では、図１に示す実施形態例と同様の回路
構成で構成し、読み出し制御回路１３によるラインデー
タの読み出し速度と、書き込み制御回路１６によるライ
ンメモリ１４、１５への書き込み速度とを、夫々ライン
に応じて出力データ速度の２倍または４／３倍で適宜動
作させることにより、レターボックス処理を行うように
したことが前記実施形態例と異なる点である。

【００５５】図５に示すように、読み出し制御回路１３
は復号画像メモリ１２から、ｍライン分のデータをｎ
（ｎ＜ｍ）ラインデータの出力時間内に高速に読み出す
ように制御して、各ラインメモリ１４、１５に与える。
この場合、例えば読み出し制御回路１３は各ラインメモ
リ１４、１５の書き込み速度が各ラインメモリ１４、１
５の読み出し速度の例えば、ラインに応じて２倍または
１倍となるように適宜読み出すと同時に、書き込み制御
回路１６によって各ラインメモリ１４、１５へと交互に
書き込む。

【００５６】例えば、読み出し制御回路１３はラインメ
モリ１４の読み出し速度の２倍の速度で復号画像メモリ
１２から有効走査線数の開始ラインＹ０のラインデータ
を読み出し、同時に書き込み制御回路１６によって書き
込みを行う、その任意時間後には、ラインＹ２のライン
データを１倍の速度で読み出すと同時に、書き込みを行
う。このように、任意時間毎にラインに応じて適宜２倍
または１倍の速度でラインデータをラインメモリ１４に
書き込むように制御する。一方、ラインメモリ１５につ
いても同様に、読み出し制御回路１３及び書き込み制御
によって、任意時間毎にラインに応じて適宜２倍または
１倍の速度でラインデータをラインメモリ１５に書き込
むように制御する。１倍の速度での書き込みは、読み出
しのアドレスを追い越さないように制御する。

【００５７】これら２つのラインメモリ１４、１５から
のラインデータの読み出しについては、読み出しアドレ
ス制御回路１７によって、書き込まれているラインデー
タを１Ｈラインの表示時間に１ライン分のラインデータ
を同時に読み出す。このように、読み出しアドレス制御
回路１７による読み出し制御を行うことにより、ライン
メモリ１４及びラインメモリ１５の出力ラインデータ
は、前記実施形態例と同様の出力ラインを得ることがで
きる。即ち、前記実施形態例と同様の演算処理結果（図
３参照）を得ることができ、レターボックス画像データ
として出力することができる。

【００５８】したがって、本実施形態例によれば、復号
画像メモリ１２からｍライン分のデータをｎ（ｎ＜ｍ）
ラインのデータ出力時間内に読み出していることから、
レターボックス変換処理を行うことが可能となる。これ
により、前記実施形態例と同様の効果を得ることができ
る。

【００５９】尚、本発明に係る第１ないし第３実施形態
例においては、復号画像メモリ１２からのラインデータ
の読み出し速度及びラインメモリ１４、１５への書き込
み速度を、ラインメモリの読み出し速度の２倍または１
倍、あるいはこれらの速度をラインに応じて適宜切り替
えてラインメモリに書き込むように制御する制御方法に
ついて説明したが、例えば、これらの制御方法以外でも
ｍライン分のデータをｎ（ｎ＜ｍ）ラインのデータ出力
時間内に高速に読み出すように制御する、即ち、平均的
にデータ出力速度のｍ／ｎ倍の速度で復合画像メモリ１
２から読み出すように制御すれば、レターボックス変換
処理を行うことが可能となる。

【００６０】次に、前記第１ないし第３実施形態例で
は、ラインメモリを２個（ｐ＝２）使用して図１に示す
レターボックス変換装置を構成したが、更に、最適な輝
度（フィルタ特性を良好にする）ために図６に示すよう
な演算処理を行う場合も考えられる。このような演算処
理を行うために、ラインメモリを４個（ｐ＝４）として
レターボックス変換装置を構成した場合の実施形態例を
図７に示す。

【００６１】図６ないし図８は本発明に係るレターボッ
クス変換装置の第４実施形態例を示し、図６はレターボ
ックス変換処理におけるフィルタ処理を説明する説明
図、図７は４個のラインメモリで構成したレターボック
ス変換装置のブロック図、図８は各ラインメモリへの書
き込み制御を説明するための説明図である。尚、図７に
示す装置は図１に示す装置と同様の構成要素については
同一符号を付してあり、図８に示す符号及び記号は図２
に示すものと同様の記載方法で示されている。

【００６２】本実施形態例では、前記実施形態例よりも
フィルタ特性を良好にして高輝度を得るために、ライン
メモリを４つ設けてレターボックス変換装置を構成した
ことが前記実施形態例と異なる点である。

【００６３】レターボックス変換処理に伴うフィルタ処
理特性を良好にするためには、図６に示すように、少な
くとも４つの入力画像のラインから、レターボックス画
像のら１つのラインｙ０を作成する。即ち、入力画像に
おける開始ラインＹ０、Ｙ１及びＹ１、Ｙ２に対して夫
々レターボックス画像のライン数を得るための係数Ｋ
１、Ｋ２、Ｋ３及びＫ４を用いて乗算する。このように
してレターボックス変換処理に基づく演算処理を行う。

【００６４】したがって、このような処理を行うために
は、図７に示すように、４つのラインメモリ１４、１
５、２４、２５を設ける。即ち、図１に示す装置の回路
構成の他に更に２つラインメモリ２４、２５を設ける。
そして、これらラインメモリ２４、２５の出力ラインデ
ータを所定係数を用いて乗算する乗算器１８、１９及び
これら乗算器１８、１９の出力データを加算する加算器
２１ｂを設ける。更に、図７に示す加算器２１ａと前記
加算器２１ｂとの出力データを加算する加算器２２を設
ける。このように、図６に示すような演算処理を行うた
めに必要な回路群を付加する。尚、各乗算器に用いられ
る係数は図６に示す係数値に相当するものであり、Ｋ
１′、Ｋ２′、Ｋ３′及びＫ４′として示されている。

【００６５】一方、読み出し制御回路１３は前記実施形
態例と同様に復号画像メモリ１２からｍライン分のデー
タをｎ（ｎ＜ｍ）ラインデータの出力時間内に高速に読
み出すように制御して、各ラインメモリ１４、１５、２
４、２５に与える。その後、書き込み制御回路１６は、
例えば各ラインメモリ１４、１５の書き込み速度が各ラ
インメモリ１４、１５の読み出し速度の例えば２倍とな
るように書き込み制御する。

【００６６】例えば、読み出し制御回路１３はラインメ
モリの読み出し速度の２倍の速度で復号画像メモリ１２
から有効走査線数の開始ラインＹ０のラインデータを同
時に読み出して、ラインメモリ１４、１５に夫々与え
る。同時に、書き込み制御回路１６は読み出された開始
ラインＹ０のラインデータを、読み出された速度と同じ
速度でラインメモリ１４、１５とに夫々同時に書き込
む。その後、読み出し制御回路１３は次のラインＹ１の
ラインデータを２倍の速度で読み出すと同時に、書き込
み制御回路１６によってラインメモリ４に書き込む。そ
して、任意期間後に次のラインＹ２のラインデータを２
倍の速度で読み出し、ラインメモリ２５に書き込む。こ
のように、図８に示すタイミングで各ラインメモリに順
次書き込むように制御する。

【００６７】これら４つのラインメモリ１４、１５、２
４及び２５からのラインデータの読み出しについては、
読み出しアドレス制御回路１７によって、書き込まれて
いるラインデータを１Ｈラインの表示時間に夫々１ライ
ン分のラインデータを同時に読み出す。そして、各ライ
ンメモリ１４、１５、２４及び２５の出力ラインデータ
は、対応する乗算器に与えることにより、係数発生回２
０により発生する係数Ｋ１′、Ｋ２′、Ｋ３′及びＫ
４′に基づき乗算され、加算器２１ａ、２１ｂ、２２に
よって夫々加算することにより、レターボックス画像と
して出力端子２２を介して出力することができる。即
ち、図６に示すように開始ラインＹ０からＹ１、Ｙ２、
Ｙ３…と連続したラインを得ることができる。これによ
り、出力端子２２を介して出力されるラインが、レター
ボックス画像表示時間内に連続して出力することができ
るため、前記実施形態例と同様にレターボックス画像に
基づく有効ライン数、即ち、開始有効ラインｙ０、ｙ
１、ｙ２、ｙ３…となるレターボックス画像データを得
ることができる。

【００６８】したがって、本実施形態例によれば、復号
画像メモリ１２からｍライン分のデータをｎ（ｎ＜ｍ）
ラインのデータ出力時間内に読み出していることから、
レターボックス変換処理を行うことが可能となる。これ
により、前記実施形態例と同様の効果を得ると共に、高
輝度のレターボックス画像を得ることができるという効
果もある。

【００６９】尚、本発明に係る実施形態例においては、
４個（ｐ＝４）のラインメモリを用いて構成したことに
ついて説明したが、例えば （ｐ≧３）個のラインメモ
リを用いて構成した場合でも、同様の効果を得ることが
できる。この場合には、復号画像メモリ１２からの読み
出し制御及び書き込み制御を変更し、且つ演算処理部の
乗算器及び加算器を追加して構成すると共に、復号画像
メモリ１２からの読み出し速度を平均的にｍ／ｎ倍の速
度で行うことにより、レターボックス変換処理を実現す
ることができる。ところで、本発明に係るレターボック
ス変換装置では、ラインメモリの代わりに１ライン分の
データ量よりも少ないメモリを用いて装置を構成した場
合でも、レターボックス変換処理を行うことが可能であ
る。このような実施形態例を図９ないし図１１に示す。

【００７０】図９ないし図１１は本発明に係るレターボ
ックス変換装置の第５実施形態例を示し、図９は装置の
ブロック図、図１０はメモリに対する書き込み制御を説
明するための説明図、図１１は装置の動作を説明するた
めの説明図である。尚、図９に示す装置は図１と同様の
構成要素については同一符号を付して、異なる部分のみ
を説明する。

【００７１】本実施形態例においては、図１に示すレタ
ーボックス変換装置に使用されている２つのラインメモ
リの代わりに、例えば１ライン分のデータ量よりも少な
い容量を備えたメモリ（ｑはメモリの個数を示す）を２
個（ｑ＝２）設けて構成し、読み出し制御回路３３及び
書き込み制御回路３６による制御により、１ライン分の
データを夫々分割して夫々書き込むように制御すること
により、レターボックス変換処理を行うように構成した
ことが前記実施形態例とは異なる点である。

【００７２】図９に示すように、メモリ３４、３５は１
ライン分のデータ量よりも少ない容量のメモリであり、
書き込み制御部３６による書き込み制御によって、復号
画像メモリ１２から読み出された画像データを記憶す
る。即ち、読み出し制御回路３３は復号画像メモリ１２
から、１ライン分のデータを複数に分割し、分割した所
定量のデータを高速に読み出すように制御して、各メモ
リ３４、３５に与える。その後、書き込み制御回路１６
は、例えば各メモリ３４、３５の書き込み速度が各メモ
リ３４、３５の読み出し速度の例えば２倍となるように
書き込み制御する。

【００７３】例えば、図１０に示すように、復号画像メ
モリ１２から読み出される所定の１ラインをラインＳと
すると、読み出し制御を回路３３はこのラインＳの１ラ
イン分のラインデータを複数のデータ単位毎分割する。
このとき、データ単位はデータＳ，０、データＳ，１、
データＳ，２、データＳ，３、データＳ，４…データ
Ｓ，Ｔとなる。このように１ライン分のデータはデータ
単位毎に読み出し制御回路２２によって高速に読み出さ
れ、読み出されたデータは書き込み制御回路３６によっ
て１ライン毎にメモリ３４、３５に交互に書き込まれる
ようなっている。

【００７４】読み出しアドレス制御回路１７は各メモリ
に書き込まれた１ライン分のラインデータを出力と同じ
一定速度で同時に読み出して、演算処理を行うための乗
算器１８、１９に与える。以降、図１に示す実施形態例
と同様に加算器２１を用いて各乗算器１８、１９の出力
データを加算することにより、演算処理結果を得、レタ
ーボックス画像として出力端子２２より出力する。

【００７５】次に、読み出し制御回路２２及び書き込み
制御回路の制御動作を図１１を参照しながら詳細に説明
する。

【００７６】図１１には、レターボックス画像として出
力する開始ライン（第１ライン）ｙ０を作成する場合の
復号画像メモリからの読み出し、各メモリへの書き込み
制御及び読み出し制御における動作状態が示されてい
る。

【００７７】読み出し制御回路３３は復号画像メモリ１
２から１ライン分データをデータ単位毎に分割し（図１
０参照）、分割して得たデータ毎のデータを、例えば読
み出し速度（出力データ速度）の２倍の速度で読み出
す。同時に書き込み制御回路３６は読み出されたデータ
単位毎のデータを、所定の時間間隔でメモリ３４に書き
込む。即ち、１単位データの読み出し期間の半分の期間
でデータ単位を夫々読み出し、書き込むことになる。す
ると、開始ラインＯが分割されたデータ単位を０，０、
０，１、０，２、０，３、０，４…０，Ｔとすると、図
１１に示すように書き込み期間（１単位データの読み出
し期間の半分の期間）間隔でメモリ３４に書き込むこと
ができる。一方、メモリ３５については、読み出し制御
回路３３によって、次のラインの単位データが前記メモ
リ３４に与えるデータ単位の読み出し速度と同じ速度で
読み出される。同時に書き込み制御回路３６は読み出さ
れたデータ単位毎のデータを、所定の時間間隔でメモリ
３５に書き込む。すると、開始ライン１が分割されたデ
ータ単位を１，０、１，１、１，２、１，３、１，４…
１，Ｔとすると、図１１に示すように、書き込み期間間
隔でメモリ３５に書き込むことができる。つまり、読み
出し制御回路３３はライン毎の単位データを交互に読み
出し、同時に書き込み制御回路３６は各メモリ３４、３
５に対して夫々のデータ単位毎のデータを交互に順次書
き込むように制御する。

【００７８】各メモリ３４、３５の読み出しついては、
読み出しアドレス制御回路によって、１単位データの表
示期間に同時に夫々の単位データを読み出し、対応する
乗算器１８、１９に与える。その後、乗算器１８、１９
及び加算器２１を用いて演算処理を行うことにより、レ
ターボックス画像における第１ラインｙ０のラインデー
タを作成することができる。また、次のラインｙ１以降
の出力ラインデータに関しても、読み出すデータ単位の
ライン位置を変えて同様にデータ単位毎に読み出すこと
によって作成することができる。これにより、復号画像
メモリ１２から読み出すデータ単位のデータ量程度の２
つのメモリを用いた場合でも、レターボックス処理処理
を行うことが可能となる。

【００７９】したがって、本実施形態例によれば、ライ
ンメモリに代えて１ライン分以下の単位データを記憶す
る容量を備えた２つのメモリを用いてレターボックス変
換装置を構成した場合でも、レターボックス変換処理を
行うことが可能となる。これにより、ラインメモリより
も少ない容量で構成されていることから、前記第１ない
し第４実施形態例よりもコストを低減することができる
という効果を得る。

【００８０】尚、本発明に係る第５実施形態例において
は、レターボックス処理に関して説明したが、復号画像
メモリ１２からのｍラインをｎラインのライン数に変換
するものとすると、ｎ＜ｍの関係となるレターボックス
変換処理だけでなく、垂直方向に拡大する場合に関して
も１つのラインメモリを不要にして処理を行うことが可
能となる。

【００８１】また、本実施形態例においては、ｑ＝２と
する２つのメモリを使用した場合について説明したが、
メモリを（ｑ≧３）である場合にも、読み出し速度を出
力データ速度のｑ倍とすることによって同様の処理を行
うことが可能であり、本実施形態例と同様の効果を得る
ことができる。

【００８２】

【発明の効果】以上、述べたように本発明によれば、符
号化画像データを復号して記憶する復号画像メモリ１２
から、出力データ速度よりもラインデータを高速に読み
出して各ラインメモリに書き込むことにより、１フィー
ルドメモリを用いずに従来技術よりも少ないメモリ容量
でレターボックス変換処理を行うことができる。これに
より、レターボックス変換装置全体のコスト低減を可能
にする効果を得る。

【図面の簡単な説明】

【図１】本発明に係るレターボックス変換装置の第１実
施形態例を示すブロック図。

【図２】書き込み制御動作を説明するための説明図。

【図３】図１に示す装置の動作を説明するための説明
図。

【図４】本発明に係るレターボックス変換装置の第２実
施形態例の説明図。

【図５】本発明に係るレターボックス変換装置の第３実
施形態例の説明図。

【図６】４つのラインメモリを使用してレターボックス
変換処理を行う場合の説明図。

【図７】本発明に係るレターボックス変換装置の第４実
施形態例を示すブロック図。

【図８】書き込み制御動作を説明するための説明図。

【図９】本発明に係るレターボックス変換装置の第５実
施形態例を示すブロック図。

【図１０】読み出し制御を説明するための説明図。

【図１１】図９に示す動作を説明するための説明図。

【図１２】アスペクト比１６：９のデータを４：３の画
面に表示したときの説明図。

【図１３】水平画素変換による４：３画面への表示方法
の説明図。

【図１４】レターボックス処理による４：３画面への表
示方法の説明図。

【図１５】レターボックス変換処理の説明図。

【図１６】従来のレターボックス変換装置の一例を示す
ブロック図。

【図１７】従来のレターボックス変換装置の動作を説明
するための説明図。

【符号の説明】

１１…符号化データ入力端子、１２…復号画像メモリ、
１３…読み出し制御回路、１４、１５…ラインメモリ、
１６…書き込み制御回路、１７…読み出しアドレス制御
回路、１８、１９…乗算器、２０…係数発生回路、２１
…加算器、２２…レターボックス画像データ出力端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲垣 雄史 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (72)発明者 依田 信治 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力された符号化データを復号して得た
   画像データを記憶する画像メモリと、 前記画像メモリからｍライン分のデータをｎ（ｎ＜ｍ）
   ラインの画像表示時間内に読み出して出力させる第１の
   読み出し制御手段と、 前記第１の読み出し制御手段によって前記画像メモリか
   ら読み出された画像データを記憶する少なくとも２つの
   ラインメモリと、 前記第１の読み出し制御手段によって読み出された画像
   データをｍラインからｎラインへの走査線数変換演算処
   理に必要なライン毎に前記少なくとも２つのラインメモ
   リに夫々書き込む書き込み制御手段と、 前記少なくとも２つのラインメモリから前記走査線数変
   換演算処理に必要なラインの画像データを１ラインの画
   像表示時間で読み出して出力させる第２の読み出し制御
   手段と、 前記第２の読み出し制御手段によって前記少なくとも２
   つのラインメモリから読み出された前記走査線数変換演
   算処理に必要なラインの画像データに走査線数変換演算
   処理を施してライン数変換を行う演算処理手段と、 前記演算処理に使用する乗算係数を出力する係数発生手
   段と、 を具備したことを特徴とするレターボックス変換装置。
2. 【請求項２】 前記第１の読み出し制御手段は、前記画
   像メモリからの１ライン分の画像データを１ラインの表
   示時間のｎ／ｍ倍以下の時間で読み出すことを特徴とす
   る請求項１記載のレターボックス変換装置。
3. 【請求項３】 入力された符号化データを復号して得た
   画像データを記憶する画像メモリと、 ｍラインからｎラインへの走査線数変換演算処理に必要
   なライン数のｎ倍のライン数分の画像データを、ｎライ
   ンの画像表示時間内に、１ライン分の画像データ量より
   も少ない所定量の画像データ単位に分割して前記画像メ
   モリから読み出して出力させる第１の読み出し制御手段
   と、 前記第１の読み出し制御手段によって前記画像メモリか
   ら読み出された前記所定量の画像データを記憶する容量
   を備えた少なくとも２つのメモリと、 前記第１の読み出し制御手段によって読み出された前記
   所定量の画像データをｍラインからｎラインへの走査線
   数変換演算処理に必要なライン毎に前記少なくとも２つ
   のメモリに夫々書き込む書き込み制御手段と、 前記少なくとも２つのメモリから、前記所定量の画像デ
   ータを前記所定量の画像データの画像表示時間で読み出
   して出力させる第２の読み出し制御手段と、 前記第２の読み出し制御手段によって前記少なくとも２
   つのメモリから読み出された前記所定量の画像データに
   走査線数変換演算処理を施してライン数変換を行う演算
   処理手段と、 前記演算処理に使用する乗算係数を出力する係数発生手
   段と、 を具備したことを特徴とするレターボックス変換装置。
4. 【請求項４】 前記走査線数変換演算処理に必要なライ
   ン数に対応する数のメモリを設け、 前記第１の読み出し制御手段は、前記所定量の画像デー
   タを前記所定量の画像データの画像表示時間の（１／メ
   モリの個数）倍以下の時間で前記画像メモリから読み出
   すことを特徴とする請求項３記載のレターボックス変換
   装置。
5. 【請求項５】 前記ｍとｎとの比は、４：３であること
   を特徴とする請求項１ないし請求項４のいずれか一つに
   記載のレターボックス変換装置。