JPH11288338A - Ｕｓｂコントローラ及びこれを搭載したデバイス - Google Patents
Ｕｓｂコントローラ及びこれを搭載したデバイスInfo
- Publication number
- JPH11288338A JPH11288338A JP10090178A JP9017898A JPH11288338A JP H11288338 A JPH11288338 A JP H11288338A JP 10090178 A JP10090178 A JP 10090178A JP 9017898 A JP9017898 A JP 9017898A JP H11288338 A JPH11288338 A JP H11288338A
- Authority
- JP
- Japan
- Prior art keywords
- power
- state
- usb controller
- initialization
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【課題】 デバイスの電源投入を知って直ちにホストが
バスリセット信号を発行した場合でもバスリセット解除
直後から確実に通信ができる、デバイスのためのＵＳＢ
インタフェースを提供する。 【解決手段】 ＵＳＢコントローラ１は、デバイスの電
源投入をホストに知らせるための信号線Ｄ＋のプルアッ
プを、スイッチング素子Ｑ１を介して制御できるように
なっている。デバイスの電源が投入されると、デバイス
のＣＰＵ３は、自身の初期化及びＵＳＢコントローラ１
の初期化を行う。この初期化の間、ＵＳＢコントローラ
１はスイッチング素子Ｑ１を初期状態のオフに維持し
て、ホストに対して擬似的な電源オフ状態を作ってい
る。そして、ＵＳＢコントローラ１の初期化が完了する
と、ＵＳＢコントローラ１はスイッチング素子Ｑ１をタ
ーンオンして信号線Ｄ＋のプルアップする。それによ
り、ホストはＵＳＢコントローラ１の初期化が完了した
後にデバイスの電源投入を知り、これ以後にバスリセッ
ト信号を発行して通信を開始する。
バスリセット信号を発行した場合でもバスリセット解除
直後から確実に通信ができる、デバイスのためのＵＳＢ
インタフェースを提供する。 【解決手段】 ＵＳＢコントローラ１は、デバイスの電
源投入をホストに知らせるための信号線Ｄ＋のプルアッ
プを、スイッチング素子Ｑ１を介して制御できるように
なっている。デバイスの電源が投入されると、デバイス
のＣＰＵ３は、自身の初期化及びＵＳＢコントローラ１
の初期化を行う。この初期化の間、ＵＳＢコントローラ
１はスイッチング素子Ｑ１を初期状態のオフに維持し
て、ホストに対して擬似的な電源オフ状態を作ってい
る。そして、ＵＳＢコントローラ１の初期化が完了する
と、ＵＳＢコントローラ１はスイッチング素子Ｑ１をタ
ーンオンして信号線Ｄ＋のプルアップする。それによ
り、ホストはＵＳＢコントローラ１の初期化が完了した
後にデバイスの電源投入を知り、これ以後にバスリセッ
ト信号を発行して通信を開始する。
Description
【０００１】
【発明の属する技術分野】本発明は、ホストと周辺のデ
バイスとの間の通信インタフェースの一つであるＵＳＢ
(Universal Serial Bus：ユニバーサルシリアルバス）
インタフェースを提供するＵＳＢコントローラに関す
る。
バイスとの間の通信インタフェースの一つであるＵＳＢ
(Universal Serial Bus：ユニバーサルシリアルバス）
インタフェースを提供するＵＳＢコントローラに関す
る。
【０００２】
【従来の技術】デバイスに搭載されるＵＳＢインタフェ
ースは、ホストと双方向通信を行うための2本の信号線
を有している。この信号線の一方はデバイス側おいてデ
バイスの電源ラインにプルアップ抵抗を介して接続され
ており、ケーブルで接続された状態で電源投入される
と、デバイスの電源投入と同時にプルアップされる。こ
れによりホスト側はデバイスの電源投入を知る。デバイ
スの電源投入の後、ホスト又はＵＳＢハブは通信に先立
ってバスリセット信号を発行する。デバイスのＵＳＢイ
ンタフェースは、バスリセット信号を受けると、以後通
信が正常に行えるようデフォルト状態になる必要があ
る。その際、ＵＳＢインタフェースを提供するＵＳＢコ
ントローラは、ＵＳＢインタフェースの動作を安定に行
うために初期化を行う必要がある。そこで、従来のＵＳ
Ｂインタフェースは、バスリセット信号が入ってからそ
れが解除されるまでの期間（バスリセット期間）に初期
化を行なっている。バスリセット期間は１０ｍsec程度
である。
ースは、ホストと双方向通信を行うための2本の信号線
を有している。この信号線の一方はデバイス側おいてデ
バイスの電源ラインにプルアップ抵抗を介して接続され
ており、ケーブルで接続された状態で電源投入される
と、デバイスの電源投入と同時にプルアップされる。こ
れによりホスト側はデバイスの電源投入を知る。デバイ
スの電源投入の後、ホスト又はＵＳＢハブは通信に先立
ってバスリセット信号を発行する。デバイスのＵＳＢイ
ンタフェースは、バスリセット信号を受けると、以後通
信が正常に行えるようデフォルト状態になる必要があ
る。その際、ＵＳＢインタフェースを提供するＵＳＢコ
ントローラは、ＵＳＢインタフェースの動作を安定に行
うために初期化を行う必要がある。そこで、従来のＵＳ
Ｂインタフェースは、バスリセット信号が入ってからそ
れが解除されるまでの期間（バスリセット期間）に初期
化を行なっている。バスリセット期間は１０ｍsec程度
である。
【０００３】
【発明が解決しようとする課題】デバイスが正常に通信
を行えるようになるためには、上述したＵＳＢコントロ
ーラの初期化だけでなく、それ以前にデバイス自体のＣ
ＰＵやレジスタやメモリ等の初期化なども完了させてお
く必要があり、それにはバスリセット期間以上の相当の
時間がかかる。ところが、ホスト側からは、デバイスの
電源投入を知ると直ちにバスリセット信号を発行し、そ
れに間髪を入れずに通信データを送り出してくる可能性
がある。このような場合、デバイスでは、バスリセット
期間だけでは全ての初期化が完了できず、よって、通信
データが正常に受信できないという不具合が生じる。
を行えるようになるためには、上述したＵＳＢコントロ
ーラの初期化だけでなく、それ以前にデバイス自体のＣ
ＰＵやレジスタやメモリ等の初期化なども完了させてお
く必要があり、それにはバスリセット期間以上の相当の
時間がかかる。ところが、ホスト側からは、デバイスの
電源投入を知ると直ちにバスリセット信号を発行し、そ
れに間髪を入れずに通信データを送り出してくる可能性
がある。このような場合、デバイスでは、バスリセット
期間だけでは全ての初期化が完了できず、よって、通信
データが正常に受信できないという不具合が生じる。
【０００４】従って、本発明の目的は、デバイスの電源
投入を知って直ちにホストがバスリセット信号を発行し
た場合でも、バスリセット解除直後から確実に通信がで
きる、デバイスのＵＳＢインタフェースを提供すること
にある。
投入を知って直ちにホストがバスリセット信号を発行し
た場合でも、バスリセット解除直後から確実に通信がで
きる、デバイスのＵＳＢインタフェースを提供すること
にある。
【０００５】
【課題を解決するための手段】本発明のＵＳＢコントロ
ーラは、ホストに電源オン、オフを知らせる信号線を制
御して、デバイスの電源投入からＵＳＢコントローラの
初期化が完了するまでの初期化期間中、ホストに対する
擬似的な電源オフ状態を作り、初期化期間後に信号線を
電源オン状態に移行させる。典型的には、前述のように
デバイスの電源で信号線がプルアップされると電源投入
をホストに知らせることになるので、電源が投入されて
も初期化が終わるまで信号線をプルアップせず、初期化
後にプルアップするようにする。このような制御を実現
するため、後述する実施形態では、デバイスの電源ライ
ンと信号線とを、トランジスタなどのスイッチング素子
で接続し、初期化期間中はスイッチング素子をオフ状態
に維持し、初期化後にスイッチング素子をターンオンし
て信号線をプルアップする。或いは、デバイスの電源ラ
インと信号線との間に初期化期間相当の遅延時間をもっ
た遅延回路を介在させることにより、プルアップの開始
を初期化完了時点後または完了時点近くまで遅延させる
ようにしてもよい。
ーラは、ホストに電源オン、オフを知らせる信号線を制
御して、デバイスの電源投入からＵＳＢコントローラの
初期化が完了するまでの初期化期間中、ホストに対する
擬似的な電源オフ状態を作り、初期化期間後に信号線を
電源オン状態に移行させる。典型的には、前述のように
デバイスの電源で信号線がプルアップされると電源投入
をホストに知らせることになるので、電源が投入されて
も初期化が終わるまで信号線をプルアップせず、初期化
後にプルアップするようにする。このような制御を実現
するため、後述する実施形態では、デバイスの電源ライ
ンと信号線とを、トランジスタなどのスイッチング素子
で接続し、初期化期間中はスイッチング素子をオフ状態
に維持し、初期化後にスイッチング素子をターンオンし
て信号線をプルアップする。或いは、デバイスの電源ラ
インと信号線との間に初期化期間相当の遅延時間をもっ
た遅延回路を介在させることにより、プルアップの開始
を初期化完了時点後または完了時点近くまで遅延させる
ようにしてもよい。
【０００６】本発明によれば、デバイスの電源投入後Ｕ
ＳＢコントローラの初期化が終了してから、ホスト側が
デバイスの電源投入を知るので、ホスト側が電源投入を
知って直ちにバスリセット信号を発行して通信を開始し
ても、ＵＳＢコントローラは確実にその通信を行うこと
ができる。
ＳＢコントローラの初期化が終了してから、ホスト側が
デバイスの電源投入を知るので、ホスト側が電源投入を
知って直ちにバスリセット信号を発行して通信を開始し
ても、ＵＳＢコントローラは確実にその通信を行うこと
ができる。
【０００７】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【０００８】図１は、本発明の一実施形態にかかるデバ
イスの全体ブロック図である。
イスの全体ブロック図である。
【０００９】図１に示すように、デバイスは、外部のホ
スト（図示せず）に対してＵＳＢインタフェースを提供
するＵＳＢコントローラ１と、このデバイスのファンク
ションを実現する装置、典型的にはＣＰＵ３を有してい
る。ＵＳＢコントローラ１とＣＰＵ３とはバスで接続さ
れ、アドレス信号、データ、割り込み信号などのやり取
りが行なえる。デバイスの電源投入時には、デバイスで
発生するシステムリセット信号がＣＰＵ３及びＵＳＢコ
ントローラ１に入る。
スト（図示せず）に対してＵＳＢインタフェースを提供
するＵＳＢコントローラ１と、このデバイスのファンク
ションを実現する装置、典型的にはＣＰＵ３を有してい
る。ＵＳＢコントローラ１とＣＰＵ３とはバスで接続さ
れ、アドレス信号、データ、割り込み信号などのやり取
りが行なえる。デバイスの電源投入時には、デバイスで
発生するシステムリセット信号がＣＰＵ３及びＵＳＢコ
ントローラ１に入る。
【００１０】ＵＳＢコントローラ１は前記ホストと双方
向通信を行うための２本の信号線Ｄ＋、Ｄ−を有してお
り、これら信号線Ｄ＋、Ｄ−は抵抗Ｒ１、Ｒ３をそれぞ
れ通して、ホスト又はＵＳＢハブなどからのＵＳＢケー
ブル（何れも図示せず）と結合するためのコネクタ５に
接続されている。２本の信号線Ｄ＋、Ｄ−は、通信デー
タの伝送路としての役割だけでなく、デバイスの種類や
電源状態をホスト側に知らせる役割ももっている。すな
わち、信号線Ｄ＋は、デバイス側でその電位がハイレベ
ルにプルアップされると、デバイスは高速デバイスであ
って、そのデバイスの電源が投入されていることをホス
ト側へ通知することになる。もう一方の信号線Ｄ−は、
これがデバイス側でハイレベルにプルアップされると、
そのデバイスは低速デバイスであり、その電源が投入さ
れていることをホスト側へ知らせることになる。
向通信を行うための２本の信号線Ｄ＋、Ｄ−を有してお
り、これら信号線Ｄ＋、Ｄ−は抵抗Ｒ１、Ｒ３をそれぞ
れ通して、ホスト又はＵＳＢハブなどからのＵＳＢケー
ブル（何れも図示せず）と結合するためのコネクタ５に
接続されている。２本の信号線Ｄ＋、Ｄ−は、通信デー
タの伝送路としての役割だけでなく、デバイスの種類や
電源状態をホスト側に知らせる役割ももっている。すな
わち、信号線Ｄ＋は、デバイス側でその電位がハイレベ
ルにプルアップされると、デバイスは高速デバイスであ
って、そのデバイスの電源が投入されていることをホス
ト側へ通知することになる。もう一方の信号線Ｄ−は、
これがデバイス側でハイレベルにプルアップされると、
そのデバイスは低速デバイスであり、その電源が投入さ
れていることをホスト側へ知らせることになる。
【００１１】本実施形態は、デバイスが高速デバイスで
ある場合を例示しており、信号線Ｄ＋がプルアップ抵抗
Ｒ５及びスイッチング素子、例えばＰＮＰトランジスタ
Ｑ１のコレクタ−エミッタパス、を通じてデバイスの電
源ライン（直流プラスライン）に接続されている。ま
た、ＰＮＰトランジスタＱ１のベースは、ベース抵抗Ｒ
７を通してＵＳＢコントローラ１の制御端子LEDOUTに接
続されている。従って、デバイスの電源が投入されただ
けでは信号線Ｄ＋はプルアップされず、その後ＵＳＢコ
ントローラ１が制御端子LEDOUTからＰＮＰトランジスタ
Ｑ１をターンオンして初めて、信号線Ｄ＋がプルアップ
されホスト側にデバイスの電源投入が通知されるように
なっている。なお、デバイスが低速デバイスである場合
は、信号線Ｄ−に対して同様のプルアップ回路が結合さ
れる。両方の信号線Ｄ＋、Ｄ−に同様にプルアップ回路
を設け、いずれか一方がデバイスの種類に応じて選択で
きるようになっていてもよい。
ある場合を例示しており、信号線Ｄ＋がプルアップ抵抗
Ｒ５及びスイッチング素子、例えばＰＮＰトランジスタ
Ｑ１のコレクタ−エミッタパス、を通じてデバイスの電
源ライン（直流プラスライン）に接続されている。ま
た、ＰＮＰトランジスタＱ１のベースは、ベース抵抗Ｒ
７を通してＵＳＢコントローラ１の制御端子LEDOUTに接
続されている。従って、デバイスの電源が投入されただ
けでは信号線Ｄ＋はプルアップされず、その後ＵＳＢコ
ントローラ１が制御端子LEDOUTからＰＮＰトランジスタ
Ｑ１をターンオンして初めて、信号線Ｄ＋がプルアップ
されホスト側にデバイスの電源投入が通知されるように
なっている。なお、デバイスが低速デバイスである場合
は、信号線Ｄ−に対して同様のプルアップ回路が結合さ
れる。両方の信号線Ｄ＋、Ｄ−に同様にプルアップ回路
を設け、いずれか一方がデバイスの種類に応じて選択で
きるようになっていてもよい。
【００１２】以下、上記構成の下でのデバイス電源投入
後の動作を図２のフローチャートに従って説明する。
後の動作を図２のフローチャートに従って説明する。
【００１３】デバイスの電源が投入されると、デバイス
のシステムリセット信号がＣＰＵ３及びＵＳＢコントロ
ーラ１に入力される。システムリセット信号が解除され
た時点（Ｓ１）から、まずＣＰＵ３が初期化（Ｓ２）を
開始する。このシステムリセット解除時点では、ＵＳＢ
コントローラ１においては、トランジスタＱ１はＯＦＦ
状態であり、割り込み機能はマスクされて割り込みディ
ゼーブル状態であり、また、ハードウェア自動処理機能
ＣＰＵ３に処理を任せた場合、ＵＳＢインタフェースと
して時間的に間に合わない一部の処理を、ＵＳＢコント
ローラ１内のハードウェアが自動的に処理する機能もこ
の時点ではディセーブル状態である。
のシステムリセット信号がＣＰＵ３及びＵＳＢコントロ
ーラ１に入力される。システムリセット信号が解除され
た時点（Ｓ１）から、まずＣＰＵ３が初期化（Ｓ２）を
開始する。このシステムリセット解除時点では、ＵＳＢ
コントローラ１においては、トランジスタＱ１はＯＦＦ
状態であり、割り込み機能はマスクされて割り込みディ
ゼーブル状態であり、また、ハードウェア自動処理機能
ＣＰＵ３に処理を任せた場合、ＵＳＢインタフェースと
して時間的に間に合わない一部の処理を、ＵＳＢコント
ローラ１内のハードウェアが自動的に処理する機能もこ
の時点ではディセーブル状態である。
【００１４】ＣＰＵ３は、自身の初期化を終了すると、
ＵＳＢコントローラ１の初期化（Ｓ３）を開始する。こ
のＵＳＢコントローラ１の初期化では、ＣＰＵ３は、Ｕ
ＳＢコントローラ１内に記録されている割り込みのゴミ
を消して割り込み機能を初期化し、ＵＳＢコントローラ
１のモード設定を行ってハードウエア自動処理機能をイ
ネーブルにする。
ＵＳＢコントローラ１の初期化（Ｓ３）を開始する。こ
のＵＳＢコントローラ１の初期化では、ＣＰＵ３は、Ｕ
ＳＢコントローラ１内に記録されている割り込みのゴミ
を消して割り込み機能を初期化し、ＵＳＢコントローラ
１のモード設定を行ってハードウエア自動処理機能をイ
ネーブルにする。
【００１５】その後、ＣＰＵ３は割り込み設定を行う
（Ｓ４）。すなわち、ＣＰＵ３の割り込み受信をイネー
ブルにし、ＵＳＢコントローラ１の割り込み機能をイネ
ーブルにする（Ｓ４）。以上でＵＳＢコントローラ１の
初期化が完了する。すると、ＵＳＢコントローラ１は、
制御端子LEDOUTを介してトランジスタＱ１がターンオン
して、ホストに対して電源投入を知らせる（Ｓ５）。
（Ｓ４）。すなわち、ＣＰＵ３の割り込み受信をイネー
ブルにし、ＵＳＢコントローラ１の割り込み機能をイネ
ーブルにする（Ｓ４）。以上でＵＳＢコントローラ１の
初期化が完了する。すると、ＵＳＢコントローラ１は、
制御端子LEDOUTを介してトランジスタＱ１がターンオン
して、ホストに対して電源投入を知らせる（Ｓ５）。
【００１６】以上ように、デバイスの電源が投入されて
も、ＵＳＢコントローラ１の初期化が完了するまでは、
信号線Ｄ＋、Ｄ−をローレベルに保持して、ホスト側に
対して擬似的な電源オフ状態を作っておく。そして、Ｕ
ＳＢコントローラ１の初期化が完了したときに初めて、
ホスト側に電源投入を知らせる。電源投入を知って、ホ
ストが直ちにバスリセット信号を発行し通信を開始して
も、デバイス側は既に通信準備が整っているから正常に
通信を行うことができる。
も、ＵＳＢコントローラ１の初期化が完了するまでは、
信号線Ｄ＋、Ｄ−をローレベルに保持して、ホスト側に
対して擬似的な電源オフ状態を作っておく。そして、Ｕ
ＳＢコントローラ１の初期化が完了したときに初めて、
ホスト側に電源投入を知らせる。電源投入を知って、ホ
ストが直ちにバスリセット信号を発行し通信を開始して
も、デバイス側は既に通信準備が整っているから正常に
通信を行うことができる。
【００１７】以上説明した実施の形態は、あくまで本発
明の説明のための例示であり、本発明の技術的範囲を上
記実施形態にのみ限定する趣旨ではない。本発明はその
趣旨を逸脱することなく、上述の具体的な構成以外の様
々な形態でも実施することが出来る。例えば、信号線の
プルアップ回路の具体構成は上記実施例のようである必
要はなく、要するに初期化終了時点近くまでプルアップ
を遅延させ得るものであるならば、例えば初期化に要す
る時間分の遅延時間をもった遅延回路や、その他の構成
であっても構わない。
明の説明のための例示であり、本発明の技術的範囲を上
記実施形態にのみ限定する趣旨ではない。本発明はその
趣旨を逸脱することなく、上述の具体的な構成以外の様
々な形態でも実施することが出来る。例えば、信号線の
プルアップ回路の具体構成は上記実施例のようである必
要はなく、要するに初期化終了時点近くまでプルアップ
を遅延させ得るものであるならば、例えば初期化に要す
る時間分の遅延時間をもった遅延回路や、その他の構成
であっても構わない。
【図１】本発明の一実施形態の全体構成を示すブロック
図。
図。
【図２】本発明の一実施形態の電源投入後の動作を表す
フローチャート。
フローチャート。
１ ＵＳＢコントローラ ３ ＣＰＵ ５ コネクタ Ｑ１ トランジスタ（スイッチング素子） Ｒ１，Ｒ３，Ｒ５，Ｒ７ 抵抗
Claims (5)
- 【請求項１】 デバイスに搭載され、ホストに対するＵ
ＳＢインタフェースを提供するＵＳＢコントローラにお
いて、 前記デバイスの電源がオンであるかオフであるかを前記
ホストに知らせるための電源状態を示す信号線と、 前記デバイスの電源投入からＵＳＢコントローラの初期
化が完了するまでの初期化期間中、前記信号線の電源状
態を電源オフ状態にし、前記初期化期間後に前記電源状
態を電源オン状態に移行させる状態制御回路と、を備え
たＵＳＢコントローラ。 - 【請求項２】 前記信号線は、前記デバイスの電源でプ
ルアップされているとき電源オン状態を示し、プルアッ
プされていないとき電源オフ状態を示し、 前記状態制御回路は、前記初期化期間の経過後に前記信
号線を前記デバイスの電源でプルアップする請求項１記
載のＵＳＢコントローラ。 - 【請求項３】 前記状態制御回路は、前記デバイスの電
源ラインと前記信号線とを接続及び切断するためのスイ
ッチング素子を有し、前記初期化期間中はスイッチング
素子をオフに維持する請求項２記載のＵＳＢコントロー
ラ。 - 【請求項４】 前記状態制御回路は、前記デバイスの電
源電圧を前記信号線に伝える遅延回路を有し、前記遅延
回路は前記初期化期間にほぼ相当する遅延時間をもつ請
求項２記載のＵＳＢコントローラ。 - 【請求項５】 ホストに対するＵＳＢインタフェースを
提供するＵＳＢコントローラと、 所定のファンクションを実現する装置であって、前記Ｕ
ＳＢコントローラと接続され、前記デバイスの電源投入
後に自身の初期化を行い、続いて前記ＵＳＢコントロー
ラの初期化を行うファンクション装置と、を備え、前記
ＵＳＢコントローラが、 前記デバイスの電源がオンであるかオフであるかを前記
ホストに知らせるための電源状態を示す信号線と、 前記デバイスの電源投入からＵＳＢコントローラの初期
化が完了するまでの初期化期間中、前記信号線の電源状
態を電源オフ状態にし、前記初期化期間後に前記電源状
態を電源オン状態に移行させる制御回路と、を有したデ
バイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09017898A JP4045009B2 (ja) | 1998-04-02 | 1998-04-02 | Ｕｓｂコントローラ及びこれを搭載したデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09017898A JP4045009B2 (ja) | 1998-04-02 | 1998-04-02 | Ｕｓｂコントローラ及びこれを搭載したデバイス |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004230702A Division JP4165472B2 (ja) | 2004-08-06 | 2004-08-06 | デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288338A true JPH11288338A (ja) | 1999-10-19 |
| JP4045009B2 JP4045009B2 (ja) | 2008-02-13 |
Family
ID=13991243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09017898A Expired - Lifetime JP4045009B2 (ja) | 1998-04-02 | 1998-04-02 | Ｕｓｂコントローラ及びこれを搭載したデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4045009B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1085422A2 (en) * | 1999-09-02 | 2001-03-21 | Alps Electric Co., Ltd. | Connection unit for peripheral devices |
| JP2006031250A (ja) * | 2004-07-14 | 2006-02-02 | Fuji Xerox Co Ltd | 通信装置およびその制御方法 |
| JP2009146281A (ja) * | 2007-12-17 | 2009-07-02 | Mitsubishi Electric Corp | 電源制御装置 |
| JP2009151415A (ja) * | 2007-12-19 | 2009-07-09 | Seiko Epson Corp | 印刷装置およびｕｓｂデバイスの認識方法 |
| KR100980311B1 (ko) | 2010-02-25 | 2010-09-06 | (주)베라시스 | Ｕｓｂ 디바이스 시스템 및 그것을 제어하는 방법 |
| CN101960435A (zh) * | 2008-02-26 | 2011-01-26 | 惠普开发有限公司 | 用于执行主机枚举过程的方法和装置 |
-
1998
- 1998-04-02 JP JP09017898A patent/JP4045009B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1085422A2 (en) * | 1999-09-02 | 2001-03-21 | Alps Electric Co., Ltd. | Connection unit for peripheral devices |
| EP1085422A3 (en) * | 1999-09-02 | 2004-09-29 | Alps Electric Co., Ltd. | Connection unit for peripheral devices |
| JP2006031250A (ja) * | 2004-07-14 | 2006-02-02 | Fuji Xerox Co Ltd | 通信装置およびその制御方法 |
| US7984201B2 (en) | 2004-07-14 | 2011-07-19 | Fuji Xerox Co., Ltd. | Communication apparatus and control method for the communication apparatus |
| JP2009146281A (ja) * | 2007-12-17 | 2009-07-02 | Mitsubishi Electric Corp | 電源制御装置 |
| JP2009151415A (ja) * | 2007-12-19 | 2009-07-09 | Seiko Epson Corp | 印刷装置およびｕｓｂデバイスの認識方法 |
| CN101960435A (zh) * | 2008-02-26 | 2011-01-26 | 惠普开发有限公司 | 用于执行主机枚举过程的方法和装置 |
| JP2011514590A (ja) * | 2008-02-26 | 2011-05-06 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ホスト列挙プロセスを実行するための方法及び装置 |
| US8626976B2 (en) | 2008-02-26 | 2014-01-07 | Hewlett-Packard Development Company, L.P. | Method and apparatus for performing a host enumeration process |
| KR100980311B1 (ko) | 2010-02-25 | 2010-09-06 | (주)베라시스 | Ｕｓｂ 디바이스 시스템 및 그것을 제어하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4045009B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085876B2 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| US5377357A (en) | Connection state confirmation system and method for expansion unit | |
| JP2834330B2 (ja) | データストリームモード切換機能を備えたメモリ装置 | |
| US8713209B2 (en) | System, apparatus, and method for fast startup of USB devices | |
| US20060075152A1 (en) | USB attach detection for USB 1.1 and USB OTG devices | |
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| JPH086099A (ja) | カメラシステム及びカメラシステムの通信方法 | |
| JP2000056871A (ja) | Ｕｓｂシステム用のｅｍｓエンハンスメント回路 | |
| WO2008087565A1 (en) | Method and apparatus for usb/otg connection providing active hnp requests and saving host power | |
| KR100687923B1 (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
| JP2001242965A (ja) | コンピュータシステム、情報処理装置、及び電源供給システム | |
| US20220206983A1 (en) | Low Power Embedded USB2 (eUSB2) Repeater | |
| US20190213159A1 (en) | Universal serial bus type-c interface circuit and pin bypass method thereof | |
| KR100695791B1 (ko) | 통신 장치 및 그 제어 방법 | |
| US7073008B2 (en) | Method of function activation on a bridge system | |
| US6076160A (en) | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal | |
| JP2001067156A5 (ja) | コンピュータ周辺機器及びその制御方法、撮像装置及びその制御方法並びにコンピュータ可読記憶媒体 | |
| JPH11288338A (ja) | Ｕｓｂコントローラ及びこれを搭載したデバイス | |
| US20060230191A1 (en) | Method for enabling or disabling a peripheral device that is maintained electrically connected to a computer system | |
| JP2008065364A (ja) | 拡張システム、アドインカード及び外部装置 | |
| JP2003122458A (ja) | コンピュータ装置、コントローラ、コンピュータ装置の制御方法 | |
| JP2001306413A (ja) | Ｕｓｂ通信デバイス | |
| JPH11215031A (ja) | 電子機器 | |
| JP2006227867A (ja) | Ｕｓｂデバイスおよびｕｓｂホスト | |
| JP4497587B2 (ja) | コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |