KR200224814Y1 - 데이터 통신 장치 - Google Patents

Abstract

본 고안은 제1,2 입력(FI,FO)을 가지는 FIFO 버퍼와, 상기 FIFO 버퍼를 제어하기 위한 FIFO 제어 레지스터를 포함하고, 호스트로 부터 공급된 병렬 형태의 호스트 데이터를 시리얼 데이터로 처리하여 허브로 제공하는 유니버셜 동기 송수신부; 상기 유니버셜 동기 송수신부의 시리얼 포트에 접속되어 데이터를 버퍼링하는 시리얼 포트 인터페이스/버퍼; 상기 시리얼 포트 인터페이스/버퍼의 출력측에 접속되어 시리얼 데이터를 전송하는 컨넥터; 상기 시리얼 포트를 통해 출력되는 데이터를 받아 상기 유니버셜 동기 송수신부의 작동을 제어하기 위한 리셋 신호를 발생한 후 리셋 신호를 유니버셜 동기 송수신부의 리셋 단자를 통해 유니버셜 동기 송수신부로 전송하는 리셋 회로; 상기 호스트로 부터 공급된 호스트 데이터를 일시 저장하고, 상기 저장된 호스트 데이터를 상기 유니버셜 동기 송수신부의 어드레스/제어 포트를 통해 입력되는 어드레스/제어 신호에 따라 데이터 포트를 통해 상기 유니버셜 동기 송수신부로 전송하는 메모리로 구성된 것으로, 본 고안에 의하면, 빠른 속도로 양방향의 데이터 송수신이 가능하고, 설치와 구조가 간단하여 별도의 비용이 절약되며, 전력 소모가 없어 반 영구적으로 사용할 수 있는 효과가 제공된다.

Description

데이터 통신 장치{DATA COMMUNICATION APPARATUS}

본 고안은 데이터 통신 장치에 관한 것으로서, 특히 시리얼 데이터 송수신 카드(USB)를 통해 컴퓨터 간의 데이터를 송수신할 수 있는 데이터 통신 장치에 관한 것이다.

최근들어 사용자들의 편리성을 향상시키기 위한 많은 기술들이 개발되고 있다. 컴퓨터에서 있어서 플러그 앤 플레이(PLUG ＆ PLAY)방식이 개발되어 사용되고 있는 것이다. 상기 플러그 앤 플레이란 말 그대로 컴퓨터 내부에 새로운 보드를 장착할 때 단순히 케이블만 연결하고, 전원만 꽂으면 컴퓨터가 자동으로 사용자 환경을 재구성하여 바로 사용할 수 있도록 최적의 상태로 만들어 주는 것을 뜻한다.

상기와 같은 플러그 앤 플레이 방식의 모니터는 하나의 컴퓨터에서 제공하는 신호를 받아 디스플레이하는 기능 뿐만 아니라 최적의 사용 가능한 모드 및 각종 조정 상태에 대한 정보를 컴퓨터에 제공할 수 있어야 한다.

즉, 상기한 플러그 앤 플레이 모니터와 컴퓨터를 신호 케이블로 연결하고 동작시키면, 상기 모니터로부터 각종 정보가 컴퓨터로 전송되고 상기 컴퓨터는 상기 정보를 토대로 하여 사용하기에 좋은 최적의 모드를 자동적으로 선택하여 주고 컴퓨터는 사용자들에게 최상의 화면을 제공하게 된다.

상기와 같이 모니터에 플러그 앤 플레이 기능을 적용하기 위해서는 모니터에 자체 정보를 보관하고 이를 컴퓨터로 전송하는 방식에 대한 프로토콜이 선행되어야 한다. 따라서 미국의 컴퓨터 및 주변 기기 업체간에 결성된 비 영리 법인인 'VFAF(Video Electronic Standards Association)'에서는 플러그 앤 플레이 모니터용으로 DDC(Display Data Channel)전송 방식의 표준안을 제정하였다.

여기서 DDC 전송 방식이란 컴퓨터와 모니터와의 통신 채널을 정의한 것으로서, 모니터에 저장되어 있는 모니터의 정보를 컴퓨터로 전송하거나 키보드 마우스를 이용하여 모니터의 정보를 변경시키는 방식에 대한 프로토콜을 말한다.

즉, 기존의 모니터는 비디오 카드의 일방적인 신호에 의해 디스플레이되는 역할에 그쳤으나 DDC 방식을 사용함으로서 디스플레이의 정보와 능력을 컴퓨터와 통신할 수 있게 되었고, 컴퓨터, 모니터, 키보드, 마우스 등의 통합 통신이 가능하게 되었다. 이러한 DDC 방식의 구현한 모니터는 구입시 각 제품들의 메뉴얼 등이 없어도 디스플레이 해상도 셋팅 과정을 거치지 않고 연결 즉시 사용할 수 있어 편리하다.

상기한 DDC 방식중 'DDC2AB ' 는 모니터와 컴퓨터가 통신이 가능한 양방향성 전송 방식으로 I²C 프로토콜에 기반을 둔 것이다. 즉, 모니터와 컴퓨터 간은 정보 교환이 자유롭고 모니터의 정보 수정을 가능하게 하는 엑세스(ACCESS) 버스를 사용한다. 따라서, 이러한 DDC2AB 모니터는 종래의 컴퓨터에 접속되었던 주변 기기나 키보드, 마우스를 직접 접속할 수 있는 것이다.

그러나, 상기한 플러그 앤 플레이 방식은 컴퓨터 내부에 새로운 보드를 장착할 경우에는 사용자들에게 편리성을 제공하지만 컴퓨터의 다른 주변 기기들을 새로이 장착하고자 분리할 경우 컴퓨터가 스스로 이를 인식할 수 없기 때문에 컴퓨터 사용자는 이를 직접 조작함으로서 컴퓨터가 이를 처리할 수 있도록 해야 하는 것이다.

즉, 컴퓨터 내부의 프로그램을 조작하거나 컴퓨터의 전원을 껐다 다시 켬으로서 컴퓨터가 이를 인식하도록 하여야 하는 바, 프로그램 조작이 미숙한 사용자들에 의해 컴퓨터가 치명적인 손상을 입는 불편함이 따른다.

따라서, 컴퓨터 사용자들은 플러그 앤 플레이 기능이 컴퓨터의 외부 주변 기기들에게도 적용되기는 갈망하고 있고, 상기와 같은 갈망을 충족시키기 위한 USB(Universal Serial Bus) 기술이 개발되어 사용되게 되었다.

상기한 USB는 호스트(Host)와 하나 이상의 허브(Hub)와, 상기한 허브를 통해 상기 호스트와 접속되는 다수 개의 디바이스들로 이루어지는 바 일반적으로 상기 호스트는 컴퓨터의 내부에 장착되고, 허브는 모니터를 포함하는 외부 주변 기기에 장착되어 사용되는 것이다.

다시 설명하면, 사용자들은 어떤 디바이스이던지 USB를 지원하는 디바이스 이면 쉽게 서로를 연결할 수 있으며 USB 허브를 사용하여 쉽게 포트 수를 확장할 수 있기 때문에 포트 수의 제한으로 인한 디바이스 사용 제한되는 경우는 없게 되는 것이다.

그러나, 컴퓨터와 주변 기기와의 접속은 용이하나, 최근 인터넷의 보급이 확대됨으로서 각 가정에 전용선이 들어오고 컴퓨터를 복수개 보유하고 있음에도 불구하고 한대의 컴퓨터만을 이용하여 인터넷 망을 이용할 수 있다. 따라서, 인터넷 망을 통해 제공된 정보를 다수개의 컴퓨터 간에 공유하기 위해서는 랜(LAN)을 각각의 컴퓨터가 구비하고 있어야 하며, 상기 랜을 이용한 컴퓨터 간의 네트웨크를 구축하는데는 상당한 비용이 드는 문제점이 있었던 것이다.

본 고안은 상기와 같은 문제점을 해소하기 위하여 안출한 것으로서, 본 고안의 목적은 USB 기술을 이용하여 컴퓨터와 컴퓨터간을 접속하여 데이터를 공유함으 로서, 컴퓨터와 컴퓨터간의 접속이 용이하고 저렴한 데이터 통신 장치를 제공하는데 있다.

도 1은 본 고안에 의한 데이터 통신 장치를 도시한 사시도.

도 2a,2b는 본 고안에 따른 데이터 통신 장치가 호스트와 허브에 접속된 상태를 보인 개략도.

도 3은 도 1의 데이터 통신 장치의 구성을 상세하게 보인 블럭도.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 유니버셜 데이터 통신 카드

111 : 유니버셜 동기 송수신기(USRT)

113 : 시리얼 포트 인터페이스/버퍼 115 : 컨넥터

117 : 리셋 회로 119 : 메모리

121 : 호스트 데이터 버퍼

상기와 같은 기술적 과제를 해소하기 위한 본 고안은 제1 입력(FI) 및 제1 출력(FO)을 가지는 FIFO 버퍼 및 상기 FIFO 버퍼를 제어하기 위한 FIFO 제어 레지스터를 포함하고, 호스트로 부터 공급된 병렬 형태의 호스트 데이터를 시리얼 데이터로 처리하는 유니버셜 동기 송수신부(USRT); 상기 유니버셜 동기 송수신부의 시리얼 포트에 접속되어 데이터를 버퍼링하는 시리얼 포트 인터페이스/버퍼; 상기 시리얼 포트 인터페이스/버퍼의 출력측에 접속되어 시리얼 데이터를 전송하는 컨넥터; 상기 시리얼 포트를 통해 출력되는 데이터를 받아 상기 유니버셜 동기 송수신부의 작동을 제어하기 위한 리셋 신호를 발생한 후 이 발생된 리셋 신호를 유니버셜 동기 송수신부의 리셋 단자를 통해 유니버셜 동기 송수신부로 전송하는 리셋 회로; 및 상기 호스트로 부터 공급된 호스트 데이터를 일시 저장하고, 상기 저장된 호스트 데이터를 상기 유니버셜 동기 송수신부의 어드레스/제어 포트를 통해 입력되는 어드레스/제어 신호에 따라 데이터 포트를 통해 상기 유니버셜 동기 송수신부로 전송하는 메모리로 이루어지는 것을 특징으로 하는 데이터 통신 장치를 제공한다.

이와 같이 구성된 본 고안에 의하면, 컴퓨터 간의 데이터 통신이 간단하게 이루어지므로, 별도의 설치 비용이 제거되는 효과가 제공되는 것이다.

상기와 같은 특징을 갖는 본 고안의 바람직한 실시예를 첨부된 도면을 토대 로 상세하게 설명하면 다음과 같다.

첨부된 도면중에서 도 1은 본 고안에 의한 데이터 통신 장치를 도시한 사시도이고, 도 2a,2b는 본 고안에 따른 데이터 통신 장치가 호스트와 허브에 접속된 상태를 보인 개략도이며, 도 3은 도 1의 데이터 통신 장치의 구성을 상세하게 보인 블럭도이다.

첨부된 도면에 도시된 바와 같이 본 고안에 의한 데이터 통신 장치(110)는 도 1에 도시된 바와 같이 각 컴퓨터의 포트에 접속되기 위한 접속구(101)가 양측에 연결 설치되어 있고, 내부에는 각종 데이터를 양방향으로 송/수신하기 위한 회로기판이 내설되어 있다.

따라서, 도 2a에 도시된 바와 같이 상기 제 1 컴퓨터(10)와 제 제2 컴퓨터(200)가 본 고안에 의한 데이터 통신 장치(110)에 의해 연결되어 제 1,2컴퓨터(10,100) 간의 테이터 공유는 물론, 초고속 인터넷망을 통하여 인터넷 통신이 가능하게 되는 것이다.

또한, 도 2a 또는 2b에 도시된 바와 같이 초고속 인터넷과 연결된 하나의 컴퓨터와 다수개의 컴퓨터를 상기 데이터 통신 장치(110)로 연결하여 간단하게 네트워크를 구축할 수 있는 것이다.

이와 같은 데이터 통신 장치(110)를 보다 상세하게 설명하면 다음과 같다.

본 고안에 의한 데이터 통신 장치(110)는 도 3에 도시된 바와 같이 제1 컴퓨터(10)와 제2 컴퓨터(220)를 연결하기 위한 유니버셜 데이터 통신 카드(100)를 구비한다.

이때, 상기 호스트인 제1 컴퓨터(10)의 병렬형 데이터는 유니버셜 데이터 통신 카드(100)에 공급되고, 유니버셜 데이터 통신 카드(100)는 병렬형 데이터를 시리얼 데이터 형태로 변환한 후 허브인 제 2 컴퓨터(200)에 공급한다. 이때 제1 컴퓨터(10)와 제2 컴퓨터(200)는 양방향 통신이 가능하도록 구성된다.

한편, 상기 데이터 통신 장치(110)는 호스트 데이터 버퍼(121), 유니버셜 동기 송수신부(이하 USRT로 약칭함: 111), 시리얼 포트 인터페이스/버퍼(113), 컨넥터(115), 리셋 회로(117), 및 메모리(119)로 구성되는 것이다.

여기서, 상기 USRT(111)는 제1 입력(FI) 및 제1 출력(FO)을 가지는 FIFO 버퍼 및 상기 FIFO 버퍼를 제어하기 위한 FIFO 제어 레지스터를 포함하고, 호스트인 제 1컴퓨터(10)로부터 공급된 데이터를 입력하는 데이터 포트, 시리얼 형태로 변환된 데이터를 출력하는 시리얼 포트, 입력된 데이터를 일시 저장하기 위한 어드레스 및 제어 신호를 입출력하는 어드레스/제어 포트, 및 인터럽트 발생시 리셋 신호를 입력하는 리셋 단자를 갖는다. 이때, 상기 FIFO 제어 레지스터는 상기 FIFO 버퍼를 제어하기 위한 응용 프로그램이 내장될 수 있다. 따라서, 호스트 데이터를 받은 USRT(111)는 FIFO 버퍼 및 FIFO 제어 레지스터에 공급되어 FIFO 제어 레지스터에 내장된 응용 프로그램에 따라 호스트 데이터의 리드 또는 라이트를 제어하여 시리얼 형태의 데이터를 출력할 수 있는 것이다.

상기 시리얼 포트 인터페이스/버퍼(113)는 상기 USRT(111)의 시리얼 포트에 접속되고, 이 시리얼 포트를 통해 입력되는 시리얼 데이터를 버퍼링한 후 컨넥터(115)로 공급하고, 이 컨넥터(115)는 시리얼 데이터를 허브(200)에 공급하도 록 허브(200)와 접속된다.

한편, 호스트(10)로부터 공급된 데이터를 받은 호스트 데이터 버퍼(121)는 이 호스트 데이터를 버퍼링하고, 이 버퍼링된 호스트 데이터를 메모리(119)에 공급한다. 그리고, 이 버퍼링된 호스트 데이터를 받은 메모리(119)는 이 호스트 데이터를 상기 USRT(111)의 어드레스/제어 포트를 통해 공급된 어드레스 / 제어신호에 따라 USRT(111)에 공급한다. 이때 호스트 데이터는 USRT(111)의 데이터 포트를 통해 제공된다.

또한, 시리얼 포트를 통해 출력되는 시리얼 데이터를 받은 리셋 회로(117)는 이 시리얼 데이터로 부터 상기 USRT(111)에서 인터렙트 또는 에러를 감지하고, 이때 에러 또는 인터럽트가 감지되면, 리셋 신호를 발생한다. 이 리셋 신호는 USRT 111)의 리셋 단자로 공급되고, 이 리셋 신호를 받은 USRT(111)는 리셋된다.

이하 본 고안에 따른 데이터 통신 장치의 작용을 도면을 참조하여 보다 상세하게 설명한다.

호스트(10)로부터 공급된 병렬 형태의 데이터는 버스(131)을 통해 호스트 데이터 버퍼(121)에 공급되고, 이 호스트 데이터 버퍼(121)는 이 병렬 형태의 데이터를 버퍼링하며, 이 버퍼링된 호스트 데이터를 메모리(119)에 공급한다.

그리고, 이 버퍼링된 호스트 데이터를 받은 메모리(119)는 이 호스트 데이터를 상기 USRT(111)의 어드레스/제어 포트를 통해 공급된 어드레스 / 제어신호에 따라 USRT(111)에 공급한다. 이때 호스트 데이터는 USRT(111)의 데이터 포트를 통해 제공된다.

이 호스트 데이터를 받은 USRT(111)는 FIFO 버퍼 및 FIFO 제어 레지스터에 공급되어 FIFO 제어 레지스터에 의해 호스트 데이터의 리드 또는 라이트를 제어하여 시리얼 형태의 데이터를 출력한다. 이 시리얼 형태의 데이터는 USRT(111)의 시리얼 포트를 통해 출력된다.

상기 시리얼 포트를 통해 출력된 데이터는 버스(133)을 통해 시리얼 포트 인터페이스/버퍼(113)에 공급되어 버퍼링되고, 이 버퍼링된 시리얼 데이터는 컨넥터(115)에 접속된 허브(200)에 공급된다.

여기서, 상기 버스(131)(132)(133)는 양방향 성을 가지므로, 허브(200)로부터 공급된 데이터를 호스트(10)에 공급한다.

또한, 시리얼 포트를 통해 출력되는 시리얼 데이터를 받은 리셋 회로(117)는 이 시리얼 데이터로 부터 상기 USRT(111)에서 인터렙트 또는 에러를 감지하고, 이때 에러 또는 인터럽트가 감지되면, 리셋 신호를 발생한다. 이 리셋 신호는 USRT 111)의 리셋 단자로 공급되고, 이 리셋 신호를 받은 USRT(111)는 리셋된다.

본 고안에 의한 데이터 통신 장치는 최대 전송 속도가 12Mbps이므로 빠른 속도의 데이터 송수신이 가능하고, 설치와 구조가 간단하므로 별도의 비용이 필요없으며, 경박단소하므로 이 데이터 통신 장치의 휴대가 가능할 뿐만 아니라, 별다른 전원 공급 없이 자체의 전원 만으로 작동되므로 전력 소모가 없으므로 반 영구적으로 사용할 수 있는 효과를 얻을 수 있는 것이다.

이상에서 본 고안을 특정한 바람직한 실시 예에 대하여 도시하고 설명하였으 나, 본 고안은 상기한 실시 예에 한정하지 아니하며, 특허 청구 범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.

Claims (1)

1. 제1 입력(FI) 및 제1 출력(FO)을 가지는 FIFO 버퍼 및 상기 FIFO 버퍼를 제어하기 위한 FIFO 제어 레지스터를 포함하고, 호스트로 부터 공급된 병렬 형태의 호스트 데이터를 시리얼 데이터로 처리하여 허브로 제공하는 유니버셜 동기 송수신부(USRT);

   상기 유니버셜 동기 송수신부의 시리얼 포트에 접속되어 데이터를 버퍼링하는 시리얼 포트 인터페이스/버퍼;

   상기 시리얼 포트 인터페이스/버퍼의 출력측에 접속되어 시리얼 데이터를 전송하는 컨넥터;

   상기 시리얼 포트를 통해 출력되는 데이터를 받아 상기 유니버셜 동기 송수신부의 작동을 제어하기 위한 리셋 신호를 발생한 후 이 발생된 리셋 신호를 유니버셜 동기 송수신부의 리셋 단자를 통해 유니버셜 동기 송수신부로 전송하는 리셋 회로; 및

   상기 호스트로 부터 공급된 호스트 데이터를 일시 저장하고, 상기 저장된 호스트 데이터를 상기 유니버셜 동기 송수신부의 어드레스/제어 포트를 통해 입력되는 어드레스/제어 신호에 따라 데이터 포트를 통해 상기 유니버셜 동기 송수신부로 전송하는 메모리;

   로 이루어지는 것을 특징으로 하는 데이터 통신 장치.