JPS61288260A - マルチコンピユ−タシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に１つのデータバス上
に複数の中央処理装置（以下ＣＰＵと略称する）が接続
されるマルチコンピュータシステムに関する。

〔従来の技術〕

同一バス上に複数のＣＰＵが存在するマルチコンピュー
タシステムは２通常主メモリとしで１つのメモリが用意
され、各ＣＰＵはこの１つのメモリ上においてそのアク
セス領域を分は合う方式をとってきた。これはソフトウ
ェアにとって密結合ＣＰＵシステムとして、１つのオペ
レーティングシステムが複数のＣＰＵを制御する方式で
あった。

〔発明が解決しようとする問題点〕

上述の従来のマルチコンピュータシステムは、同た。こ
れはハードウェア的に複数のオペレーティングシステム
を分散したＣＰＵとメモリの対で実行させることの難し
さかあっなからである。即ち。

各オＲレーティングシステムにとってメモリ領域はＯ番
地から全領域が連続して存在していることが必要である
。このことは同一バス上において複数００番地から始ま
る主メモリを必要とするという矛盾が生じるからである
。

したがって本発明の目的は、上記のような場合でもメモ
リ間で統一的空間を持つことのできるマルチコンピータ
システムを得ようとするものである。

〔問題点を解決するだめの手段〕

本発明によるマルチコンピュータシステムは。

バス上の複数メモリがアクセスされるアドレスを互いに
排他的に設定するグローバルメモリアドレッシング手段
を有し、且つ複数のＣＰＵの各ＣＰＵとバスの間に、　
ＣＰＵからアクセスされるアドレスをグローバルメモリ
空間に変換する手段を有している。

〔実施例〕

本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示す図である。デー
タバス１１は、第１及び第２のＣＰＵ１２゜１３によっ
てアクセスされるデータ、命令のアドレス情報と、その
アドレスに対応する命令及びデータとを伝送する機能を
持っている。第１及び第２のメモリ１４．１５は、それ
ぞれ第１のＣＰＵ１２および第２のＣＰＵ　１３に対と
なっていて、かつ互いに排他的にアクセスされるアトど
ス領域が設定されている。ｉｌ及び第２のＣＰＵ　１２
　、１３は、命令、データのアクセスに際し、バスに対
しアドレスを与える。バスとＣＰＵ間のグローバルメモ
リアドレス変換部１６．１７は、与えられたアドレスを
対となるメモリのバス上に予め定められ−ｈｙローバル
メモリアドレスに変換する。

第２図はメモリの排他的アドレス領域の設定を行なう機
能を持つ第１のメモリ１４のブロック回路図である。バ
ス１１からのアドレスは、比較器２１によって機械的も
しくは電気的（レジスタ等）に設定されたスイッチ２２
と比較され、自メモリのアクセスか否かを判定する。バ
スからのアドレスはさらにメモリセル２３に入力し、対
応する内容がデータ線２４を通しダート回路２５を介し
てバス１１に供給される。その際比較器２１による判定
の結果自メモリへのアクセスならば、ダート回路２５を
有効にし読出されたデータがバスに載せられるが、自分
のアドレス領域でない場合はデート回路２５ｆ、無効と
しバスアクセスを抑止する。

なお第２のメモリ１５も実質的に同じ構成である。

第３図はグローバルメモリアドレス変換１６を含めた第
１のＣＰＵ　１２のブロック図である。本発明の説明に
必要な部分のみ抜き出して表現している。メモリから読
出すデータのアドレスをアドレスレジスタ３１にセット
する。アドレス変換機構３２は通常ソフトウェアが定義
しかつ設定する論理アドレスすなわち仮想アドレスを物
理アドレスすなわち実アドレスに変換する機構である。

アドレス変換機構３２の出力はグローバルメモリアドレ
ス変換１６によジグローバルメモリ空間に変換される。

この機構は、　ＡＭ）１０Ｒ論理ｒ−）アレイ。

読出し専用メモリ（ＲＯＭ　）　＃ランダムアクセスメ
モ！Ｊ　（ＲＡＭ　）等の単純なコード変換機能によっ
て達成できる。変換されたアドレスはバス１１を通して
メモリからデータを読出し、データはリードバッファ３
３にセットされる。もしこのメモリ読出しが加算命令の
実行におけるものなら、リードバッファ３３の出力と、
レジスタ群３４０１つの・レジスタとが演算論理装置３
５で加算された結果は、レジスタ群３４に格納される。

なお第２のＣＰＵ　１３とグローバルメモリアドレス変
換１７についても全く同じことがいえる。

次に第４図はグローバルメモリ空間の存在をよシ明確に
するために空間の変換を説明するための図である。第１
のＣＰＵ　１２及び第２のＣＰＵ　１３のメモリ空間（
物理アドレス）をそれぞれ４１゜４２に示す。４３はグ
ローバルメモリ空間を示す模型である。金弟１のＣＰＵ
　１２のメモリ空間４１とグローバルメモリ空間４３の
対応は、Ｏ〜２メガバイトはそれぞれのグローバルメモ
リ空間に一致し、２〜３メガバイトはグローバルメモリ
空間では３〜４メガバイトに相当している。逆に第２の
ＣＰＵ　１３においては、メモリ空間４２の０〜１メガ
バイトがグローバルメモリ空間４３の１〜２メガバイト
に、又１〜２メガバイトがグローバルの０〜１メガバイ
トにそれぞれ対応している。こ１４と第２のＣＰＵ　１
３に属する第２のメモリ４をそれぞれのＣＰＵにおいて
メモリ空間のθ〜１メガに位置づけることができる。グ
ローバルメモリ空間の３〜４メがバイトは、第１図には
記述されていないが、３番目のメモリ空間を意味する。

そしてこの場合、第１と第２のＣＰＵ　１２　、１３の
同一のメモリ空間で指すことも可能となる。

〔発明の効果〕

以上説明したように２本発明はグローバルメモリ空間を
構成する複数のメモリと、各メモリと対となる複数のＣ
ＰＵと、　ＣＰＵによるメモリアクセスを上記グローバ
ルメモリ空間に変換することによシ、各ＣＰＵにおいて
動作する各オペレーティングシステムを同一バス上で実
現することが可能となる。しかも９本発明の最大の効果
は、各ＣＰＵ上のオペレーティングシステム（ソフトウ
ェア）が。

グローバルメモリ空間を意識せずに、自分の持つメモリ
空間に従って命令、データを読出し又は書込むことがで
きるということでアシ、ソフトウェア側の大幅な変更を
伴わなくても容易にマルチコンビーータシステムを構成
することができる。

またこの発明においては、複数のメモリが同一バス上に
あるため、　ＣＰＵ間に定義されるプロセッサ間通信中
白アクセス空間の上位方向を設定することで容易に他プ
ロセツサ（ＣＰＵ　）のメモリにアクセスできるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第２図は第
１図のメモリの構成の詳細を示す図、第３図は第１図の
中央処理装置の詳細とグローバルアドレス変換を示す図
、第４図は本発明におけるグローバルメモリ空間の変換
を説明するための図である。 記号の説明：１１はデータバス、１２と１３はＣＰＵ　
（中央処理装置）、１４と１５は第１と第２のメモリ、
１６と１７はグローバルメモリアドレス変換、２１は比
較器、２２はスイッチ、２３はメモリセル、２５はダー
ト回路、３１はアドレスレジスタ、３２はアドレス変換
機構、３３はリードバッファ、３４はレジスタ群、３５
は演算論理装置をそれぞれあられしている。 テ′−タバス ｆ 第１図 ２、：１ 第２図 テ２タバス 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １、複数の中央処理装置とそれぞれの中央処理装置に対
   となる複数のメモリが同一バスに接続されるマルチコン
   ピュータシステムにおいて、前記複数のメモリが、アド
   レス領域が互いに排他的に設定されるグローバルメモリ
   アドレッシング手段を個々に有し、且つ前記複数の中央
   処理装置のおのおのと前記バスの中間に、該中央処理装
   置からアクセスされるアドレスをグローバルメモリアド
   レスに変換する手段を設けたことを特徴とするマルチコ
   ンピュータシステム。