JP2001051959A - 少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード - Google Patents

少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード

Info

Publication number
JP2001051959A
JP2001051959A JP2000180619A JP2000180619A JP2001051959A JP 2001051959 A JP2001051959 A JP 2001051959A JP 2000180619 A JP2000180619 A JP 2000180619A JP 2000180619 A JP2000180619 A JP 2000180619A JP 2001051959 A JP2001051959 A JP 2001051959A
Authority
JP
Japan
Prior art keywords
processing
data processing
processing nodes
nodes
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000180619A
Other languages
English (en)
Other versions
JP3628595B2 (ja
Inventor
Chapman Brock Bishop
ビショップ・チャップマン・ブロック
Brian Glasco David
デビッド・ブライアン・グラスコ
Lyle Peterson James
ジェームス・ライル・ピータソン
Rajamoni Ramakurishinan
ラマクリシナン・ラジャモニ
Rin Rockhold Ronald
ロナルド・リン・ロックホールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001051959A publication Critical patent/JP2001051959A/ja
Application granted granted Critical
Publication of JP3628595B2 publication Critical patent/JP3628595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【課題】 ＮＵＭＡシステムの短所に対処するためのデ
ータ処理システムを提供すること。 【解決手段】 データ処理システムに、それぞれに少な
くとも１つのプロセッサとデータ記憶装置が含まれる複
数の処理ノードが含まれる。複数の処理ノードは、シス
テム相互接続によって一緒に結合される。データ処理シ
ステムには、さらに、複数の処理ノードのうちの少なく
とも１つのデータ記憶装置に常駐する構成ユーティリテ
ィが含まれる。構成ユーティリティは、システム相互接
続を介する通信を介して、複数の処理ノードを、単一の
ＮＵＭＡ（non-uniform memory access）システムまた
は複数の独立のデータ処理システムのいずれかに構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にはデータ処
理に関し、具体的には、ＮＵＭＡ（non-uniformmemory
access）データ処理システムに関する。より具体的に
は、本発明は、少なくとも１つのＮＵＭＡデータ処理シ
ステムを含む１つまたは複数のデータ処理システムとし
て構成することのできる、相互接続された処理ノードの
集合に関する。
【０００２】
【従来の技術】コンピュータの技術では、複数の個々の
プロセッサの処理能力を連繋してたばねることによっ
て、高いコンピュータ・システム性能を達成できること
が周知である。マルチプロセッサ（ＭＰ）コンピュータ
・システムは、複数の異なるトポロジを用いて設計する
ことができ、そのさまざまなトポロジのそれぞれが、各
応用分野の性能要件およびソフトウェア環境に応じて特
定の応用分野により適する場合がある。一般的なＭＰコ
ンピュータ・トポロジの１つが、複数のプロセッサが、
システム・メモリおよび入出力サブシステムなど、通常
は共用システム相互接続に結合される共通資源を共用す
る、対称型マルチプロセッサ（ＳＭＰ）構成である。そ
のようなコンピュータ・システムが対称型と呼ばれるの
は、ＳＭＰコンピュータ・システム内のすべてのプロセ
ッサが、共用システム・メモリに格納されたデータに関
して、理想的には同一のアクセス待ち時間を有するから
である。
【０００３】ＳＭＰコンピュータ・システムでは、比較
的単純なプロセッサ間通信およびデータ共用の方法論の
使用が可能であるが、ＳＭＰコンピュータ・システム
は、スケーラビリティが制限されている。言い換える
と、ＳＭＰコンピュータ・システムの性能は、一般に、
スケールに伴って（すなわちより多くのプロセッサの追
加に伴って）向上すると期待することができるが、固有
のバス、メモリおよび入出力の帯域幅制限があるので、
これらの共用資源の利用が最適化される実装依存のサイ
ズを超えてＳＭＰをスケーリングすることから大きい利
益を得ることができない。したがって、ＳＭＰトポロジ
自体は、システムのスケールが増大するにつれて、特に
システム・メモリでの帯域幅制限からある程度の損害を
こうむる。ＳＭＰコンピュータ・システムは、製造効率
の観点からもスケーリングが良好ではない。たとえば、
いくつかの構成要素は、単一プロセッサと小規模なＳＭ
Ｐコンピュータ・システムの両方での使用のために最適
化することができるが、そのような構成要素は、大規模
なＳＭＰでの使用に関して非効率的であることがしばし
ばである。逆に、大規模ＳＭＰでの使用のために設計さ
れた構成要素は、コストの観点から、小規模のシステム
での使用のためには非実用的になる可能性がある。
【０００４】その結果、最近、ＮＵＭＡ（non-uniform
memory access）と称する、多少の追加の複雑さを犠牲
にしてＳＭＰコンピュータ・システムの制限の多くに対
処するＭＰコンピュータ・システム・トポロジへの関心
が高まっている。通常のＮＵＭＡコンピュータ・システ
ムには、それぞれが１つまたは複数のプロセッサとロー
カル「システム」メモリとを含む複数の相互接続された
ノードが含まれる。このようなコンピュータ・システム
が、non-uniform memory access（不均一なメモリ・ア
クセス）を有するといわれるのは、各プロセッサが、そ
のローカル・ノードのシステム・メモリに格納されたデ
ータに関して、リモート・ノードのシステム・メモリに
格納されたデータに関するものよりも低いアクセス待ち
時間を有するからである。ＮＵＭＡシステムは、さら
に、データ・コヒーレンシが異なるノードのキャッシュ
間で維持されるか否かに応じて、非コヒーレントまたは
キャッシュ・コヒーレントのいずれかとして分類するこ
とができる。キャッシュ・コヒーレントＮＵＭＡ（ＣＣ
−ＮＵＭＡ）システムの複雑さは、各ノード内のさまざ
まなレベルのキャッシュ・メモリおよびシステム・メモ
リの間だけではなく、異なるノード内のキャッシュ・メ
モリおよびシステム・メモリの間でもデータ・コヒーレ
ンシをハードウェアが維持するために必要な追加の通信
に帰するところが大きい。しかし、ＮＵＭＡコンピュー
タ・システムは、ＮＵＭＡコンピュータ・システム内の
各ノードを、より小さい単一プロセッサまたはＳＭＰシ
ステムとして実施することができるので、通常のＳＭＰ
コンピュータ・システムのスケーラビリティ制限に対処
する。したがって、各ノード内の共用コンポーネント
を、１つまたは少数のプロセッサによる使用のために最
適化できると同時に、システム全体が、比較的低い待ち
時間を維持しながらより大きいスケールの並列性を利用
できることから利益を得る。
【０００５】
【発明が解決しようとする課題】本発明では、大規模Ｎ
ＵＭＡデータ処理システムの出費が、変化する作業負荷
を有する環境などのいくつかのコンピューティング環境
では正当化が困難であることが認識されている。すなわ
ち、いくつかのコンピューティング環境では、単一のア
プリケーションを実行するために大規模ＮＵＭＡデータ
処理システムの処理資源が必要になる頻度が低く、異な
るオペレーティング・システムまたは異なるアプリケー
ションの走行のために複数のより小さいデータ処理シス
テムが必要になる頻度が高い。本発明の以前には、その
ようなコンピューティング環境の変化する作業負荷は、
異なるスケールの複数のコンピュータ・システムによる
か、必要に応じてノードを接続または切断することによ
ってＮＵＭＡシステムを物理的に再構成することによっ
てのみ対処することができた。
【０００６】
【課題を解決するための手段】当技術分野の上述の短所
に対処するために、本発明は、それぞれに少なくとも１
つのプロセッサとデータ記憶装置とが含まれる複数の処
理ノードを含むデータ処理システムを提供する。複数の
処理ノードは、システム相互接続によって一緒に結合さ
れる。このデータ処理システムには、さらに、複数の処
理ノードのうちの少なくとも１つのデータ記憶装置に常
駐する構成ユーティリティが含まれる。構成ユーティリ
ティは、システム相互接続を介する通信を介して、複数
の処理ノードを、単独のＮＵＭＡ（non-uniform memory
access）システムまたは複数の独立のデータ処理シス
テムのいずれかに選択的に構成する。
【０００７】
【発明の実施の形態】システムの概要 ここで図面、具体的には図１を参照すると、本発明によ
るデータ処理システムの実施例が示されている。図示の
実施例は、たとえば、ワークステーション、サーバまた
はメインフレーム・コンピュータとして実現することが
できる。図からわかるように、データ処理システム６に
は、ノード相互接続２２によって相互接続された複数の
処理ノード８（この場合は４つ）が含まれる。下でさら
に説明するように、ノード間データ・コヒーレンスは、
相互接続コヒーレンス・ユニット（ＩＣＵ）３６によっ
て維持される。
【０００８】ここで図２を参照すると、処理ノード８ａ
ないし８ｄのそれぞれには、１つまたは複数のプロセッ
サ１０ａないし１０ｍ、ローカル相互接続１６および、
メモリ・コントローラ１７を介してアクセスされるシス
テム・メモリ１８が含まれる。プロセッサ１０ａないし
１０ｍは、同一であることが好ましい（必要ではな
い）。全般的にプロセッサ・コア１２として示される、
プログラム命令の実行に使用されるレジスタ、命令シー
ケンシング論理および実行ユニットのほかに、プロセッ
サ１０ａないし１０ｍのそれぞれには、システム・メモ
リ１８から関連するプロセッサ・コア１２にデータをス
テージングするのに使用される、オンチップのキャッシ
ュ階層１４が含まれる。キャッシュ階層１４のそれぞれ
には、たとえば、８ないし３２キロバイト（ｋＢ）の記
憶容量を有するレベル１（Ｌ１）キャッシュと、１ない
し１６メガバイト（ＭＢ）の記憶容量を有するレベル２
（Ｌ２）キャッシュを含めることができる。
【０００９】処理ノード８ａないし８ｄのそれぞれに
は、さらに、ローカル相互接続１６とノード相互接続２
２の間に結合されるめいめいのノード・コントローラ２
０が含まれる。ノード・コントローラ２０のそれぞれ
は、少なくとも２つの機能を実行することによって、リ
モートの処理ノード８のローカル・エージェントとして
働く。第１に、各ノード・コントローラ２０は、関連す
るローカル相互接続１６をスヌープし、リモートの処理
ノード８へのローカル通信トランザクションの伝送を容
易にする。第２に、各ノード・コントローラ２０は、ノ
ード相互接続２２上の通信トランザクションをスヌープ
し、関連するローカル相互接続１６上の関係する通信ト
ランザクション（たとえば読取要求）をマスタリングす
る。各ローカル相互接続１６上の通信は、アービタ２４
によって制御される。アービタ２４は、プロセッサ１０
によって生成されるバス要求信号に基づいてローカル相
互接続１６へのアクセスを調整し、ローカル相互接続１
６上のスヌープされた通信トランザクションに関するコ
ヒーレンシ応答をコンパイルする。
【００１０】ローカル相互接続１６は、メザニン・バス
・ブリッジ２６を介してメザニン・バス３０に結合さ
れ、メザニン・バス３０は、たとえばＰＣＩ（Peripher
al Component Interconnect）ローカル・バスとして実
施することができる。メザニン・バス・ブリッジ２６
は、プロセッサ１０がそれを介してバス・メモリまたは
入出力アドレス空間にマッピングされる入出力装置３２
および記憶装置３４のうちの装置に直接アクセスできる
低待ち時間経路と、入出力装置３２および記憶装置３４
がそれを介してシステム・メモリ１８にアクセスできる
高帯域幅経路の両方を提供する。入出力装置３２には、
たとえば、表示装置、キーボード、グラフィカル・ポイ
ンタ、および、外部ネットワークまたは付加された装置
への接続のためのシリアル・ポートおよびパラレル・ポ
ートを含めることができる。その一方で、記憶装置３４
には、オペレーティング・システムおよびアプリケーシ
ョン・ソフトウェアのための不揮発性記憶域を提供す
る、光ディスクまたは磁気ディスクを含めることができ
る。
【００１１】ローカル相互接続１６は、さらに、ホスト
・ブリッジ３８を介して、メモリ・バス４０およびサー
ビス・プロセッサ・バス４４に結合される。メモリ・バ
ス４０は、不揮発性ランダム・アクセス・メモリ（ＮＶ
ＲＡＭ）４２に結合され、ＮＶＲＡＭ４２には、処理ノ
ード８の構成データおよび他のクリティカルなデータが
格納される。サービス・プロセッサ・バス４４は、サー
ビス・プロセッサ５０をサポートし、サービス・プロセ
ッサ５０は、処理ノード８のブート・プロセッサとして
働く。処理ノード８のブート・コードには、通常は電源
オン自己試験（ＰＯＳＴ）、基本入出力システム（ＢＩ
ＯＳ）およびオペレーティング・システム・ローダ・コ
ードが含まれ、処理ノード８のブート・コードは、フラ
ッシュ・メモリ４８に格納される。ブートの後に、サー
ビス・プロセッサ５０は、サービス・プロセッサ・ダイ
ナミック・ランダム・アクセス・メモリ（ＳＰ ＤＲＡ
Ｍ）４６からシステム監視ソフトウェアを実行すること
によって、処理ノード８のソフトウェアおよびハードウ
ェアに関するシステム・モニタとして働く。
【００１２】システム構成可能性 本発明の好ましい実施例では、フラッシュ・メモリ４８
に格納されたＢＩＯＳブート・コードに、データ処理シ
ステム６を１つまたは複数の独立に動作可能なサブシス
テムに選択的に区分できるようにする構成ユーティリテ
ィが含まれる。下で詳細に述べるように、データ処理シ
ステム６は、構成ソフトウェアによって、処理負荷の予
想される特性に応答して、単一のＮＵＭＡデータ処理シ
ステムとして、複数のＮＵＭＡデータ処理サブシステム
として、または、単一ノードまたは複数マルチノード
（すなわちＮＵＭＡ）のデータ処理サブシステムの他の
組合せとして、有利に構成することができる。たとえ
ば、単一のアプリケーションを実行するために大量の処
理能力が必要な場合には、データ処理システム６を単一
のＮＵＭＡコンピュータ・システムとして構成し、した
がって、そのアプリケーションの実行に使用できる処理
能力を最大にすることが望ましい。その一方で、複数の
別個のアプリケーションまたは複数の別個のオペレーテ
ィング・システムの実行が必要な場合には、データ処理
システム６を複数のＮＵＭＡデータ処理サブシステムま
たは複数の単一ノード・サブシステムとして構成するこ
とが望ましい可能性がある。
【００１３】データ処理システム６が、複数のデータ処
理サブシステムとして構成される時には、それらのデー
タ処理サブシステムに、処理ノード８のばらばらのおそ
らくは異なるサイズの組が含まれる。複数のデータ処理
サブシステムのそれぞれは、他のデータ処理サブシステ
ムの動作に干渉せずに、独立に構成、走行、遮断、リブ
ートおよび再区分を行うことができる。重要なことに、
データ処理システム６の再構成は、ノード相互接続２２
への処理ノード８の付加または切離しを必要としない。
【００１４】メモリ・コヒーレンシ システム・メモリ１８に格納されるデータは、所与のデ
ータ処理サブシステム内のいずれかのプロセッサ１０に
よって要求され、アクセスされ、変更される可能性があ
るので、キャッシュ・コヒーレンス・プロトコルを実施
して、同一の処理ノード内のキャッシュの間と、同一の
データ処理サブシステム内の異なる処理ノード内のキャ
ッシュの間の両方でコヒーレンスを維持する。実施され
るキャッシュ・コヒーレンス・プロトコルは、実装依存
である。しかし、好ましい実施例では、キャッシュ階層
１４とアービタ２４によって、通常のModified、Exclus
ive、Shared、Invalid（変更済み、排他、共用、無効、
ＭＥＳＩ）プロトコルまたはその変形形態が実施され
る。ノード間キャッシュ・コヒーレンシは、ノード相互
接続２２に接続されたＩＣＵ３６に集中化されるディレ
クトリベースの機構を介して維持されることが好ましい
が、その代わりに、ノード・コントローラ２０によって
維持されるディレクトリ内に分散することができる。こ
のディレクトリベースのコヒーレンス機構は、好ましく
はＭ状態、Ｓ状態およびＩ状態を認識し、正しさに関し
てＥ状態はＭ状態にマージされるとみなす。すなわち、
リモート・キャッシュによって排他的に保持されるデー
タは、そのデータが実際に変更されたか否かにかかわら
ず、変更済みとみなされる。
【００１５】相互接続アーキテクチャ ローカル相互接続１６およびノード相互接続２２は、さ
まざまな相互接続アーキテクチャを用いて実施すること
ができる。しかし、好ましい実施例では、少なくともノ
ード相互接続２２が、米国ニューヨーク州アーモンクの
ＩＢＭ Ｃｏｒｐｏｒａｔｉｏｎによって開発された６
ｘｘ通信プロトコルによって制御されるスイッチベース
の相互接続として実施される。この２地点間通信方法論
では、ノード相互接続２２が、ソースの処理ノード８か
らのアドレス・パケットおよびデータ・パケットを、同
一のデータ処理サブシステム内の処理ノード８だけに経
路指定することが可能になる。
【００１６】ローカル相互接続１６およびノード相互接
続２２では、分割トランザクションが可能であり、これ
は、通信トランザクションを構成するアドレス保有権と
データ保有権の間に固定されたタイミング関係が存在し
ないことと、データ・パケットを関連するアドレス・パ
ケットと異なる形で順序付けることができることを意味
する。ローカル相互接続１６およびノード相互接続２２
の使用は、パイプライン化通信トランザクションによっ
て機能強化されることが好ましく、パイプライン化通信
トランザクションでは、前の通信トランザクションのマ
スタが各宛先からコヒーレンシ応答を受け取る前に、後
続の通信トランザクションを供給することができる。
【００１７】構成ユーティリティ ここで図３を参照すると、本発明に従って、データ処理
システム６などのマルチノード・データ処理システムを
１つまたは複数のデータ処理サブシステムに区分し、構
成するための処理を示す高水準論理流れ図が示されてい
る。図からわかるように、この処理は、ブロック８０
で、処理ノード８ａないし８ｄのすべての電源が投入さ
れることに応答して開始され、その後、ブロック８２に
進んで、各処理ノード８のサービス・プロセッサ５０
が、フラッシュ・メモリ４８からＰＯＳＴコードを実行
して、ローカル・ハードウェアを既知の安定した状態に
初期設定する。ＰＯＳＴの後に、各サービス・プロセッ
サ５０は、主要な周辺機器（たとえばキーボードおよび
表示装置）とインターフェースするために従来のＢＩＯ
Ｓルーチンを実行し、割込み処理を初期設定する。その
後、ブロック８４以降に示されているように、各処理ノ
ード８のプロセッサ（すなわち、サービス・プロセッサ
５０またはプロセッサ１０もしくはその両方）が、デー
タ処理システム６が区分される独立のデータ処理サブシ
ステムの数と、各データ処理サブシステムに属する特定
の処理ノード８とを指定する入力を得ることによって、
上で述べたＢＩＯＳ構成ユーティリティの実行を開始す
る。ブロック８４に示された入力は、たとえばデータ記
憶媒体上に存在するファイルまたは１つまたは複数の処
理ノード８での操作員入力など、複数の供給源のうちの
いずれかから得ることができる。
【００１８】本発明の好ましい実施例では、ブロック８
４に示された入力は、１つまたは複数の処理ノード８で
表示される一連のメニュー画面に応答して、そのような
処理ノード８で操作員から得られる。この入力は、その
後、各処理ノード８で、その処理ノード８と共にグルー
プ化されてデータ処理サブシステムを形成する他の処理
ノード８を示す区分マスクを作成するのに使用される。
たとえば、データ処理システム６内の４つの処理ノード
８のそれぞれが、４ビット・マスクの１ビットを割り当
てられる場合には、全処理ノードを含むＮＵＭＡ構成
は、１１１１によって表すことができ、２つの２ノード
ＮＵＭＡサブシステムは、００１１および１１００か、
１０１０および０１０１によって表すことができ、２ノ
ードＮＵＭＡサブシステムおよび２つの単独ノード・サ
ブシステムは、００１１、１０００および０１００（お
よび他の同様のノードの組合せ）によって表すことがで
きる。データ処理システム６の所望の区分を示す入力
が、処理ノード８のすべてより少ない個数で供給される
場合には、適当なマスクが、ノード相互接続２２を介し
て他の処理ノード８に伝送される。この形で、各処理ノ
ード８は、共にグループ化される他の処理ノード８があ
る場合に、互いにそれらの処理ノードのレコードを有す
る。
【００１９】ブロック８４の後に、この処理はブロック
８６に進み、データ処理システム６の各データ処理サブ
システムが、図４および５に関して下で詳細に説明する
ように、その構成を独立に完了する。その後、処理はブ
ロック８８で継続される。
【００２０】ここで図４および５を参照すると、図３の
ブロック８６に示された、マスタ処理ノードおよびクラ
イアント処理ノードがデータ処理システム６のデータ処
理サブシステムの構成を達成できる処理をそれぞれ示す
高水準論理流れ図が示されている。図示の処理は、その
間の通信の詳細を示すために一緒に説明するが、上で述
べたＢＩＯＳ構成ユーティリティの一部として実施され
ることが好ましい。
【００２１】図４に示された処理は、マスタである処理
ノード８の動作を表し、図５に示された処理は、クライ
アントである処理ノード８（存在する場合）の動作を表
すが、それぞれ、図３のブロック８４の後に、ブロック
１００および１４０で並列に開始される。それぞれブロ
ック１０２および１４２に示されているように、データ
処理サブシステム内の各処理ノード８は、それがそのデ
ータ処理サブシステムの構成を完了する責任を負うマス
タの処理ノード８であるかどうかを判定する。データ処
理サブシステムのマスタの処理ノード８は、投票および
競争を含む多数の周知の機構によって判定することがで
きるが、好ましい実施例では、マスタの処理ノード８
は、区分マスクでセットされているビットのうちで最下
位のビットを有する、データ処理サブシステム内の処理
ノード８として、デフォルトで設定される。マスタであ
ると判定された処理ノード８のマスタ・プロセッサ（す
なわち、サービス・プロセッサ５０または指定されたプ
ロセッサ１０のいずれか）は、図４のブロック１０４な
いし１３０で詳細に説明するように、そのデータ処理サ
ブシステムの構成を管理する。
【００２２】ブロック１０４を参照すると、マスタ・プ
ロセッサは、データ処理サブシステムに属するクライア
ントの処理ノード８がある場合には、ローカル相互接続
１６上でその処理ノード８を目標とするメッセージを発
行する。矢印Ａによって表されるこのメッセージは、そ
の処理ノード８がマスタであることを主張する。このメ
ッセージは、ローカルのノード・コントローラ２０によ
ってスヌープされ、ノード相互接続２２を介して、指示
されたクライアントの処理ノード８に転送される。それ
ぞれブロック１４４および１４６に示されているよう
に、クライアントの処理ノード８は、マスタからこのメ
ッセージを受け取るまで待機し、メッセージの受取に応
答して、矢印Ｂによって示される肯定応答メッセージ
を、マスタの処理ノード８に送る。図４のブロック１０
６および１０８に示されているように、マスタは、クラ
イアントの処理ノード８から肯定応答メッセージを受け
取るまで待機し、肯定応答を受け取った後に、追加のク
ライアントの処理ノード８がマスタ主張メッセージにま
だ連絡していないことが区分マスクから示される場合に
は、ブロック１０４に戻る。このマスタ主張−肯定応答
プロトコル（その代わりに、複数のクライアントの処理
ノード８に対して並列に実行することもできる）は、デ
ータ処理サブシステム内のすべての処理ノード８が、ど
の処理ノード８がマスタであるかに関して合意すること
を保証するだけではなく、有利なことに、異なる時に電
源を投入され、異なる速度でブートする可能性がある、
サブシステム内のさまざまな処理ノード８を同期化させ
るようにも働く。
【００２３】マスタの処理ノード８は、図４のブロック
１０８からブロック１１０に進む処理によって示される
ように、データ処理サブシステム内のすべてのクライア
ントの処理ノード８（存在する場合）からそのマスタシ
ップの肯定応答を受け取った後に、マスタの処理ノード
８は、クライアントの処理ノード８（存在する場合）に
構成情報（たとえば資源リスト）を要求する。この構成
情報の要求は、クライアントに対する１つまたは複数の
メッセージを含む可能性があるが、矢印Ｃによって表さ
れる。図５のブロック１４８および１５０によって示さ
れるように、クライアントの処理ノード８は、この資源
リスト要求を待ち、資源リスト要求の受取に応答して、
その入出力資源、存在するシステム・メモリ１８の量、
それに含まれるプロセッサ１０の数および他の構成情報
を指定する１つまたは複数のメッセージを、マスタの処
理ノード８に送ることによって応答する。この構成情報
応答は、矢印Ｄによって表される。図４のブロック１１
２および１１４は、マスタの処理ノード８が、クライア
ントの処理ノード８からの応答を待ち、応答の受取の後
に、指定された資源をサブシステム資源リストに追加す
ることを示す。ブロック１１６に示されているように、
マスタの処理ノード８は、区分マスクで指定されたクラ
イアントの処理ノード８のそれぞれについて、ブロック
１１０ないし１１４を実行する。
【００２４】マスタが各クライアント（存在する場合）
から資源リストを得た後に、図４のブロック１１６から
ブロック１１８に進む処理によって示されるように、マ
スタの処理ノード８のマスタ・プロセッサは、サブシス
テムの全体的構成を判定し、クライアントの処理ノード
８のそれぞれの資源を再マッピングする方法を計算す
る。次に、ブロック１２０で、マスタの処理ノード８の
マスタ・プロセッサは、クライアントの処理ノード８
（存在する場合）に、そのクライアントの処理ノード８
がその資源を再マッピングする方法を指定する１つまた
は複数のメッセージ（矢印Ｅによって表される）を送
る。たとえば、マスタ・プロセッサは、クライアントの
処理ノード８のメモリ・コントローラ１７に、付加され
たシステム・メモリ１８の記憶位置に関連する物理アド
レスの範囲を指定することができる。さらに、マスタ・
プロセッサは、クライアントの処理ノード８内の入出力
装置３２のメモリ・マップド・アドレスを指定すること
ができる。実施形態によっては、マスタ・プロセッサ
は、クライアントの処理ノード８の各プロセッサ１０の
プロセッサＩＤを指定することもできる。
【００２５】好ましい実施例では、各データ処理サブシ
ステム内のプロセッサ１０のすべてが、単一の物理メモ
リ空間を共用するが、これは、各物理アドレスが、シス
テム・メモリ１８のうちの１つの単一の位置だけに関連
することを意味する。したがって、一般にデータ処理サ
ブシステム内のすべてのプロセッサ１０がアクセスでき
る、データ処理サブシステムのシステム・メモリの全体
的な内容は、データ処理サブシステムを構成する処理ノ
ード８内のシステム・メモリ１８の間で区分されるもの
として見ることができる。たとえば、各処理ノード８に
１ＧＢのシステム・メモリ１８が含まれ、データ処理シ
ステム６が２つのＮＵＭＡデータ処理サブシステムとし
て構成される場合の例の実施形態では、各ＮＵＭＡデー
タ処理サブシステムが、２ギガバイト（ＧＢ）の物理ア
ドレス空間を有する。
【００２６】図５のブロック１５２および１５４に示さ
れているように、クライアントの処理ノード８は、マス
タの処理ノード８からの再マッピング要求を待ち、再マ
ッピング要求の受取に応答して、矢印Ｆによって表され
る再マッピング要求の肯定応答を用いて応答する。ブロ
ック１２２および１２４に示されているように、マスタ
の処理ノード８は、この再マッピング要求肯定応答を待
ち、再マッピング要求肯定応答の受取に応答して、区分
マスクで示される他のクライアントの処理ノード８のそ
れぞれについて、ブロック１２０および１２２を繰り返
す。
【００２７】図４のブロック１２４および図５のブロッ
ク１５４の後に、マスタの処理ノード８およびクライア
ントの処理ノード８のそれぞれは、それぞれブロック１
２６および１５６に示されるように、マスタの処理ノー
ド８によって決定された構成に従って、めいめいのロー
カル資源を再マッピングする。図５のブロック１５８に
示されているように、クライアントの処理ノード８のそ
れぞれは、その後、データ処理サブシステムのオペレー
ティング・システム（ＯＳ）がプロセッサ１０に作業を
スケジューリングするまで、プロセッサ１０による処理
を停止する。それに対して、図４のブロック１２８に示
されるように、マスタの処理ノード８は、たとえば記憶
装置３４のうちの１つからそのデータ処理サブシステム
のためのオペレーティング・システムをブートする。前
に述べたように、複数のデータ処理サブシステムが、デ
ータ処理システム６の処理ノード８から形成される場合
には、複数のデータ処理サブシステムが、Ｗｉｎｄｏｗ
ｓ（登録商標） ＮＴおよびＳＣＯ（Santa Cruz Opera
tion社）ＵＮＩＸ（登録商標）などの異なるオペレーテ
ィング・システムを走行させることができる。その後、
マスタの処理ノード８による処理が、ブロック１３０で
継続される。
【００２８】上で説明したように、本発明は、内部接続
された処理ノードの集合を、単一のＮＵＭＡデータ処理
システムまたは選択された数の独立に動作可能なデータ
処理サブシステムのいずれかに構成する方法を提供す
る。本発明によれば、処理ノードの複数のデータ処理サ
ブシステムへの区分は、処理ノードのいずれをも接続ま
たは切断せずに達成される。
【００２９】好ましい実施例に関して本発明を具体的に
図示し、説明してきたが、本発明の主旨および範囲から
逸脱せずに、形態および詳細におけるさまざまな変更を
行うことができることを当業者は理解するであろう。た
とえば、本発明の諸態様を、本発明の方法を指示するソ
フトウェアを実行するコンピュータ・システムに関して
説明してきたが、本発明は、その代わりに、コンピュー
タ・システムと共に使用するためのコンピュータ・プロ
グラム製品として実施することができることを理解され
たい。本発明の機能を定義するプログラムは、書換可能
でない記憶媒体（たとえばＣＤ−ＲＯＭ）と、書換可能
記憶媒体（たとえばフロッピ・ディスケットまたはハー
ド・ディスク装置）と、コンピュータ・ネットワークお
よび電話網などの通信媒体とを制限なしに含む、さまざ
まな信号担持媒体を介してコンピュータ・システムに配
布することができる。したがって、このような信号担持
媒体は、本発明の方法機能を指示するコンピュータ可読
命令を担持または符号化する時に、本発明の代替実施形
態を表すことを理解されたい。
【００３０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３１】（１）システム相互接続と、複数の処理ノ
ードのそれぞれが、少なくとも１つのプロセッサとデー
タ記憶装置とを含む、前記システム相互接続に結合され
た前記複数の処理ノードと、前記複数の処理ノードのう
ちの少なくとも１つのシステム・メモリに常駐する構成
ユーティリティであって、前記構成ユーティリティが、
前記システム相互接続を介する通信を介して、前記複数
の処理ノードを、単一のＮＵＭＡ（non-uniform memory
access）および複数の独立のデータ処理システムのう
ちの１つに選択的に構成する、前記構成ユーティリティ
とを含むデータ処理システム。 （２）前記複数の独立のデータ処理システムのうちの少
なくとも１つが、前記複数の処理ノードのうちの少なく
とも２つを含むＮＵＭＡ（non-uniform memory acces
s）システムである、上記（１）に記載のデータ処理シ
ステム。 （３）前記複数の独立のデータ処理システムが、前記複
数の処理ノードのばらばらのサブセットを含む、上記
（１）に記載のデータ処理システム。 （４）前記データ処理システムが、前記複数の処理ノー
ドのうちの少なくとも１つのデータ記憶装置に格納され
たブート・コードを含み、前記構成ユーティリティが、
前記ブート・コードの部分を形成する、上記（１）に記
載のデータ処理システム。 （５）前記通信が、前記複数の処理ノードのうちのマス
タ処理ノードから前記複数の処理ノードのうちの少なく
とも１つの他の処理ノードに送られる、構成情報の要求
を含む、上記（１）に記載のデータ処理システム。 （６）前記通信が、前記複数の処理ノードのうちの前記
少なくとも１つの他の処理ノードから前記マスタ処理ノ
ードへ送られる応答メッセージを含み、前記応答メッセ
ージが、要求された構成情報を含む、上記（５）に記載
のデータ処理システム。 （７）複数の処理ノードのそれぞれが、少なくとも１つ
のプロセッサとデータ記憶装置とを含む、前記複数の処
理ノードをシステム相互接続と結合するステップと、前
記システム相互接続を介して少なくとも１つの構成メッ
セージを送るステップと、前記少なくとも１つの構成メ
ッセージを使用して、前記システム相互接続に結合され
た前記複数の処理ノードを、単一のＮＵＭＡ（non-unif
orm memory access）システムおよび複数の独立のデー
タ処理システムのうちの１つに構成するステップとを含
む、複数の相互接続された処理ノードを１つまたは複数
のデータ処理システムに構成する方法。 （８）前記複数の処理ノードを複数の独立のデータ処理
システムに構成するステップが、前記複数の処理ノード
を、前記複数の処理ノードのうちの少なくとも２つを含
む少なくとも１つのＮＵＭＡ（non-uniform memory acc
ess）サブシステムに構成するステップを含む、上記
（７）に記載の方法。 （９）前記複数の処理ノードを複数の独立のデータ処理
システムに構成するステップが、前記複数の処理ノード
を、前記複数の処理ノードのばらばらのサブセットを含
む複数の独立のデータ処理システムに構成するステップ
を含む、上記（７）に記載の方法。 （１０）前記複数の処理ノードのうちの少なくとも１つ
のデータ記憶装置に、ブート・コードの部分を形成する
構成ユーティリティを格納するステップと、前記複数の
処理ノードを構成するために前記構成ユーティリティを
実行するステップとをさらに含む、上記（７）に記載の
方法。 （１１）少なくとも１つの構成メッセージを送るステッ
プが、前記複数の処理ノードのうちのマスタ処理ノード
から前記複数の処理ノードのうちの少なくとも１つの他
の処理ノードへ、構成情報の要求を送るステップを含
む、上記（７）に記載の方法。 （１２）少なくとも１つの構成メッセージを送るステッ
プが、さらに、前記複数の処理ノードのうちの前記少な
くとも１つの他の処理ノードから前記マスタ処理ノード
へ応答メッセージを送るステップを含み、前記応答メッ
セージが、要求された構成情報を含む、上記（１１）に
記載の方法。 （１３）複数の処理ノードを結合されたシステム相互接
続を含むデータ処理システムを構成するためのプログラ
ム製品であって、前記複数の処理ノードのそれぞれが、
少なくとも１つのプロセッサとデータ記憶装置とを含
み、前記プログラム製品が、データ処理システム使用可
能媒体と、前記データ処理システム使用可能媒体内で符
号化された構成ユーティリティであって、前記構成ユー
ティリティが、前記システム相互接続を介する通信を介
して、前記複数の処理ノードを、単一のＮＵＭＡ（non-
uniform memory access）システムおよび複数の独立の
データ処理システムのうちの１つに選択的に構成する、
前記構成ユーティリティとを含む、プログラム製品。 （１４）前記複数の独立のデータ処理システムのうちの
少なくとも１つが、前記複数の処理ノードのうちの少な
くとも２つを含むＮＵＭＡ（non-uniform memoryacces
s）システムである、上記（１３）に記載のプログラム
製品。 （１５）前記複数の独立のデータ処理システムが、前記
複数の処理ノードのばらばらのサブセットを含む、上記
（１３）に記載のプログラム製品。 （１６）前記構成ユーティリティが、ブート・コードの
部分を形成する、上記（１３）に記載のプログラム製
品。 （１７）前記通信が、前記複数の処理ノードのうちのマ
スタ処理ノードから前記複数の処理ノードのうちの少な
くとも１つの他の処理ノードに送られる、構成情報の要
求を含む、上記（１３）に記載のプログラム製品。 （１８）前記通信が、前記複数の処理ノードのうちの前
記少なくとも１つの他の処理ノードから前記マスタ処理
ノードへ送られる応答メッセージを含み、前記応答メッ
セージが、要求された構成情報を含む、上記（１７）に
記載のプログラム製品。
【図面の簡単な説明】
【図１】本発明を有利に使用することのできる、複数ノ
ード・データ処理システムの実施例を示す図である。
【図２】図１に示されたデータ処理システム内の処理ノ
ードのより詳細なブロック図である。
【図３】図１のデータ処理システムを選択的に区分し、
１つまたは複数のデータ処理サブシステムに構成する方
法を示す、高水準論理流れ図である。
【図４】本発明の実施例による、マスタ処理ノードがデ
ータ処理サブシステムを構成する方法の高水準論理流れ
図である。
【図５】本発明の実施例による、クライアント処理ノー
ドを構成する方法の高水準論理流れ図である。
【符号の説明】
６ データ処理システム ８ 処理ノード ８ａ 処理ノード ８ｂ 処理ノード ８ｃ 処理ノード ８ｄ 処理ノード １０ａ プロセッサ １０ｂ プロセッサ １０ｃ プロセッサ １０ｄ プロセッサ １０ｅ プロセッサ １０ｆ プロセッサ １０ｇ プロセッサ １０ｈ プロセッサ １０ｉ プロセッサ １０ｊ プロセッサ １０ｋ プロセッサ １０ｌ プロセッサ １０ｍ プロセッサ １２ プロセッサ・コア １４ キャッシュ階層 １６ ローカル相互接続 １７ メモリ・コントローラ １８ システム・メモリ ２０ ノード・コントローラ ２２ ノード相互接続 ２４ アービタ ２６ メザニン・バス・ブリッジ ３０ メザニン・バス ３２ 入出力装置 ３４ 記憶装置 ３６ 相互接続コヒーレンス・ユニット（ＩＣＵ） ３８ ホスト・ブリッジ ４０ メモリ・バス ４２ 不揮発性ランダム・アクセス・メモリ（ＮＶＲＡ
Ｍ） ４４ サービス・プロセッサ・バス ４６ サービス・プロセッサ・ダイナミック・ランダム
・アクセス・メモリ（ＳＰ ＤＲＡＭ） ４８ フラッシュ・メモリ ５０ サービス・プロセッサ
フロントページの続き (72)発明者 ビショップ・チャップマン・ブロック アメリカ合衆国78731 テキサス州オース チン ウェスト・サーティーシクスス・ス トリート 1911 (72)発明者 デビッド・ブライアン・グラスコ アメリカ合衆国78726 テキサス州オース チン エンバ・グレン・ドライブ 10337 (72)発明者 ジェームス・ライル・ピータソン アメリカ合衆国78759 テキサス州オース チン バーカ・リッジ・コブ 10601 (72)発明者 ラマクリシナン・ラジャモニ アメリカ合衆国78759 テキサス州オース チン デュバル・ロード・ナンバー835 3625 (72)発明者 ロナルド・リン・ロックホールド アメリカ合衆国78759 テキサス州オース チン シェバ・コブ 11104

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】システム相互接続と、 複数の処理ノードのそれぞれが、少なくとも１つのプロ
    セッサとデータ記憶装置とを含む、前記システム相互接
    続に結合された前記複数の処理ノードと、 前記複数の処理ノードのうちの少なくとも１つのシステ
    ム・メモリに常駐する構成ユーティリティであって、前
    記構成ユーティリティが、前記システム相互接続を介す
    る通信を介して、前記複数の処理ノードを、単一のＮＵ
    ＭＡ（non-uniform memory access）および複数の独立
    のデータ処理システムのうちの１つに選択的に構成す
    る、前記構成ユーティリティとを含むデータ処理システ
    ム。
  2. 【請求項２】前記複数の独立のデータ処理システムのう
    ちの少なくとも１つが、前記複数の処理ノードのうちの
    少なくとも２つを含むＮＵＭＡ（non-uniform memory a
    ccess）システムである、請求項１に記載のデータ処理
    システム。
  3. 【請求項３】前記複数の独立のデータ処理システムが、
    前記複数の処理ノードのばらばらのサブセットを含む、
    請求項１に記載のデータ処理システム。
  4. 【請求項４】前記データ処理システムが、前記複数の処
    理ノードのうちの少なくとも１つのデータ記憶装置に格
    納されたブート・コードを含み、前記構成ユーティリテ
    ィが、前記ブート・コードの部分を形成する、請求項１
    に記載のデータ処理システム。
  5. 【請求項５】前記通信が、前記複数の処理ノードのうち
    のマスタ処理ノードから前記複数の処理ノードのうちの
    少なくとも１つの他の処理ノードに送られる、構成情報
    の要求を含む、請求項１に記載のデータ処理システム。
  6. 【請求項６】前記通信が、前記複数の処理ノードのうち
    の前記少なくとも１つの他の処理ノードから前記マスタ
    処理ノードへ送られる応答メッセージを含み、前記応答
    メッセージが、要求された構成情報を含む、請求項５に
    記載のデータ処理システム。
  7. 【請求項７】複数の処理ノードのそれぞれが、少なくと
    も１つのプロセッサとデータ記憶装置とを含む、前記複
    数の処理ノードをシステム相互接続と結合するステップ
    と、 前記システム相互接続を介して少なくとも１つの構成メ
    ッセージを送るステップと、 前記少なくとも１つの構成メッセージを使用して、前記
    システム相互接続に結合された前記複数の処理ノード
    を、単一のＮＵＭＡ（non-uniform memory access）シ
    ステムおよび複数の独立のデータ処理システムのうちの
    １つに構成するステップとを含む、複数の相互接続され
    た処理ノードを１つまたは複数のデータ処理システムに
    構成する方法。
  8. 【請求項８】前記複数の処理ノードを複数の独立のデー
    タ処理システムに構成するステップが、前記複数の処理
    ノードを、前記複数の処理ノードのうちの少なくとも２
    つを含む少なくとも１つのＮＵＭＡ（non-uniform memo
    ry access）サブシステムに構成するステップを含む、
    請求項７に記載の方法。
  9. 【請求項９】前記複数の処理ノードを複数の独立のデー
    タ処理システムに構成するステップが、前記複数の処理
    ノードを、前記複数の処理ノードのばらばらのサブセッ
    トを含む複数の独立のデータ処理システムに構成するス
    テップを含む、請求項７に記載の方法。
  10. 【請求項１０】前記複数の処理ノードのうちの少なくと
    も１つのデータ記憶装置に、ブート・コードの部分を形
    成する構成ユーティリティを格納するステップと、 前記複数の処理ノードを構成するために前記構成ユーテ
    ィリティを実行するステップとをさらに含む、請求項７
    に記載の方法。
  11. 【請求項１１】少なくとも１つの構成メッセージを送る
    ステップが、前記複数の処理ノードのうちのマスタ処理
    ノードから前記複数の処理ノードのうちの少なくとも１
    つの他の処理ノードへ、構成情報の要求を送るステップ
    を含む、請求項７に記載の方法。
  12. 【請求項１２】少なくとも１つの構成メッセージを送る
    ステップが、さらに、前記複数の処理ノードのうちの前
    記少なくとも１つの他の処理ノードから前記マスタ処理
    ノードへ応答メッセージを送るステップを含み、前記応
    答メッセージが、要求された構成情報を含む、請求項１
    １に記載の方法。
  13. 【請求項１３】複数の処理ノードを結合されたシステム
    相互接続を含むデータ処理システムを構成するためのプ
    ログラム製品であって、前記複数の処理ノードのそれぞ
    れが、少なくとも１つのプロセッサとデータ記憶装置と
    を含み、前記プログラム製品が、 データ処理システム使用可能媒体と、 前記データ処理システム使用可能媒体内で符号化された
    構成ユーティリティであって、前記構成ユーティリティ
    が、前記システム相互接続を介する通信を介して、前記
    複数の処理ノードを、単一のＮＵＭＡ（non-uniform me
    mory access）システムおよび複数の独立のデータ処理
    システムのうちの１つに選択的に構成する、前記構成ユ
    ーティリティとを含む、プログラム製品。
  14. 【請求項１４】前記複数の独立のデータ処理システムの
    うちの少なくとも１つが、前記複数の処理ノードのうち
    の少なくとも２つを含むＮＵＭＡ（non-uniform memory
    access）システムである、請求項１３に記載のプログ
    ラム製品。
  15. 【請求項１５】前記複数の独立のデータ処理システム
    が、前記複数の処理ノードのばらばらのサブセットを含
    む、請求項１３に記載のプログラム製品。
  16. 【請求項１６】前記構成ユーティリティが、ブート・コ
    ードの部分を形成する、請求項１３に記載のプログラム
    製品。
  17. 【請求項１７】前記通信が、前記複数の処理ノードのう
    ちのマスタ処理ノードから前記複数の処理ノードのうち
    の少なくとも１つの他の処理ノードに送られる、構成情
    報の要求を含む、請求項１３に記載のプログラム製品。
  18. 【請求項１８】前記通信が、前記複数の処理ノードのう
    ちの前記少なくとも１つの他の処理ノードから前記マス
    タ処理ノードへ送られる応答メッセージを含み、前記応
    答メッセージが、要求された構成情報を含む、請求項１
    ７に記載のプログラム製品。
JP2000180619A 1999-06-17 2000-06-15 少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード Expired - Fee Related JP3628595B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/335,301 US6421775B1 (en) 1999-06-17 1999-06-17 Interconnected processing nodes configurable as at least one non-uniform memory access (NUMA) data processing system
US09/335301 1999-06-17

Publications (2)

Publication Number Publication Date
JP2001051959A true JP2001051959A (ja) 2001-02-23
JP3628595B2 JP3628595B2 (ja) 2005-03-16

Family

ID=23311187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000180619A Expired - Fee Related JP3628595B2 (ja) 1999-06-17 2000-06-15 少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード

Country Status (4)

Country Link
US (1) US6421775B1 (ja)
JP (1) JP3628595B2 (ja)
SG (1) SG91873A1 (ja)
TW (1) TW457437B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041880A (ja) * 2005-08-03 2007-02-15 Nec Corp 情報処理装置、ｃｐｕ、情報処理装置の起動方法およびプログラム

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714994B1 (en) * 1998-12-23 2004-03-30 Advanced Micro Devices, Inc. Host bridge translating non-coherent packets from non-coherent link to coherent packets on conherent link and vice versa
US6519665B1 (en) 1999-11-09 2003-02-11 International Business Machines Corporation Multi-node data processing system and communication protocol in which a stomp signal is propagated to cancel a prior request
US6671712B1 (en) 1999-11-09 2003-12-30 International Business Machines Corporation Multi-node data processing system having a non-hierarchical interconnect architecture
US6848003B1 (en) 1999-11-09 2005-01-25 International Business Machines Corporation Multi-node data processing system and communication protocol that route write data utilizing a destination ID obtained from a combined response
US6519649B1 (en) * 1999-11-09 2003-02-11 International Business Machines Corporation Multi-node data processing system and communication protocol having a partial combined response
US6591307B1 (en) 1999-11-09 2003-07-08 International Business Machines Corporation Multi-node data processing system and method of queue management in which a queued operation is speculatively cancelled in response to a partial combined response
US6865695B2 (en) * 2001-07-26 2005-03-08 International Business Machines Corpoation Robust system bus recovery
JP2003173325A (ja) * 2001-12-06 2003-06-20 Hitachi Ltd 計算機システムの初期化方法および電源切断方法
US6973544B2 (en) * 2002-01-09 2005-12-06 International Business Machines Corporation Method and apparatus of using global snooping to provide cache coherence to distributed computer nodes in a single coherent system
US6807586B2 (en) * 2002-01-09 2004-10-19 International Business Machines Corporation Increased computer peripheral throughput by using data available withholding
US7171568B2 (en) * 2003-06-13 2007-01-30 International Business Machines Corporation Remote power control in a multi-node, partitioned data processing system
US7194660B2 (en) * 2003-06-23 2007-03-20 Newisys, Inc. Multi-processing in a BIOS environment
US7007128B2 (en) * 2004-01-07 2006-02-28 International Business Machines Corporation Multiprocessor data processing system having a data routing mechanism regulated through control communication
US7308558B2 (en) * 2004-01-07 2007-12-11 International Business Machines Corporation Multiprocessor data processing system having scalable data interconnect and data routing mechanism
US7484122B2 (en) * 2004-06-17 2009-01-27 International Business Machines Corporation Controlling timing of execution of test instruction by target computing device
US7640426B2 (en) * 2006-03-31 2009-12-29 Intel Corporation Methods and apparatus to manage hardware resources for a partitioned platform
US7702893B1 (en) * 2006-09-22 2010-04-20 Altera Corporation Integrated circuits with configurable initialization data memory addresses
US7818508B2 (en) * 2007-04-27 2010-10-19 Hewlett-Packard Development Company, L.P. System and method for achieving enhanced memory access capabilities
US7904676B2 (en) * 2007-04-30 2011-03-08 Hewlett-Packard Development Company, L.P. Method and system for achieving varying manners of memory access
US20080270708A1 (en) * 2007-04-30 2008-10-30 Craig Warner System and Method for Achieving Cache Coherency Within Multiprocessor Computer System
KR101249831B1 (ko) * 2007-08-06 2013-04-05 삼성전자주식회사 컴퓨터 시스템 및 그 부팅 방법
ITMI20071829A1 (it) * 2007-09-21 2009-03-22 Screenlogix S R L Arciettura di macchina costituita da un livello software ed un livello hardware iteragenti tra loro indipendemtemente dalla configurazione di oartenza di detta macchina e procedimento per la realizzazione di detta architettura di macchina
US8612973B2 (en) * 2007-09-26 2013-12-17 Hewlett-Packard Development Company, L.P. Method and system for handling interrupts within computer system during hardware resource migration
US8782779B2 (en) * 2007-09-26 2014-07-15 Hewlett-Packard Development Company, L.P. System and method for achieving protected region within computer system
US9207990B2 (en) * 2007-09-28 2015-12-08 Hewlett-Packard Development Company, L.P. Method and system for migrating critical resources within computer systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4925311A (en) * 1986-02-10 1990-05-15 Teradata Corporation Dynamically partitionable parallel processors
US5561768A (en) * 1992-03-17 1996-10-01 Thinking Machines Corporation System and method for partitioning a massively parallel computer system
US5642506A (en) * 1994-12-14 1997-06-24 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
US5887146A (en) 1995-08-14 1999-03-23 Data General Corporation Symmetric multiprocessing computer with non-uniform memory access architecture
US5710907A (en) 1995-12-22 1998-01-20 Sun Microsystems, Inc. Hybrid NUMA COMA caching system and methods for selecting between the caching modes
US5887138A (en) 1996-07-01 1999-03-23 Sun Microsystems, Inc. Multiprocessing computer system employing local and global address spaces and COMA and NUMA access modes
US5938765A (en) * 1997-08-29 1999-08-17 Sequent Computer Systems, Inc. System and method for initializing a multinode multiprocessor computer system
EP0908825B1 (en) * 1997-10-10 2002-09-04 Bull S.A. A data-processing system with cc-NUMA (cache coherent, non-uniform memory access) architecture and remote access cache incorporated in local memory
JP3614650B2 (ja) * 1998-03-20 2005-01-26 富士通株式会社 マルチプロセッサ制御方式及びこれに用いられるブート装置及びブート制御装置
US6247109B1 (en) * 1998-06-10 2001-06-12 Compaq Computer Corp. Dynamically assigning CPUs to different partitions each having an operation system instance in a shared memory space
US6275907B1 (en) * 1998-11-02 2001-08-14 International Business Machines Corporation Reservation management in a non-uniform memory access (NUMA) data processing system
US6108764A (en) * 1998-12-17 2000-08-22 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system with multiple caches concurrently holding data in a recent state from which data can be sourced by shared intervention
US6148361A (en) * 1998-12-17 2000-11-14 International Business Machines Corporation Interrupt architecture for a non-uniform memory access (NUMA) data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041880A (ja) * 2005-08-03 2007-02-15 Nec Corp 情報処理装置、ｃｐｕ、情報処理装置の起動方法およびプログラム

Also Published As

Publication number Publication date
TW457437B (en) 2001-10-01
SG91873A1 (en) 2002-10-15
JP3628595B2 (ja) 2005-03-16
US6421775B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
JP2001051959A (ja) 少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード
US7469321B2 (en) Software process migration between coherency regions without cache purges
US8171230B2 (en) PCI express address translation services invalidation synchronization with TCE invalidation
US6536000B1 (en) Communication error reporting mechanism in a multiprocessing computer system
JP5348429B2 (ja) 持続性メモリのためのキャッシュコヒーレンスプロトコル
US20040098575A1 (en) Processor cache memory as RAM for execution of boot code
CN108268385B (zh) 具有集成目录高速缓存的优化的高速缓存代理
JPH10240707A (ja) 主記憶共有型マルチプロセッサ
US7647490B2 (en) Method and apparatus for providing updated system locality information during runtime
JPH1097513A (ja) マルチプロセッサ・コンピュータ・システム中のノード、及びマルチプロセッサ・コンピュータ・システム
US20090271601A1 (en) Method, device, and system for pre-memory symmetric multiprocessing flow
US10404800B2 (en) Caching network fabric for high performance computing
US11157191B2 (en) Intra-device notational data movement system
CN115687193A (zh) 存储模块、包括其的系统以及存储模块的操作方法
US6965972B2 (en) Real time emulation of coherence directories using global sparse directories
US20040181647A1 (en) Partitioning of node into more than one partition
TW202343254A (zh) 具有零線最佳化的直接交換快取
CN113392052B (zh) 一种基于四路服务器的bios系统、方法及计算机可读存储介质
US7073004B2 (en) Method and data processing system for microprocessor communication in a cluster-based multi-processor network
US9021506B2 (en) Resource ejectability in multiprocessor systems
US7774562B2 (en) Timeout acceleration for globally shared memory transaction tracking table
Lee et al. SDM: Sharing-Enabled Disaggregated Memory System with Cache Coherent Compute Express Link
US11281612B2 (en) Switch-based inter-device notational data movement system
JP2023538241A (ja) メモリロケーションに記憶されたデータが修正されたかどうかを識別するためのメモリロケーションの監視
Tornero et al. An Open-Source FPGA Platform for Shared-Memory Heterogeneous Many-Core Architecture Exploration

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040413

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees