JPH02219142A - メモリ管理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］第７図 本発明は、コンビエータ・システムにおけるメモリ管理
システムにかかるものであり、特に、仮想記憶手法にお
いてアドレス変換に使用されるメモリ管理装置（ＭＭＵ
）の改良に関するものである。

【従来の技術］ コンピュータ・システムにおいては、所定のプログラム
を実行するため、主記憶から命令を読み出すとともに、
その命令の実行に必要なデータを更に主記憶から読み出
し、命令の実行結果を主記憶に書き込むという操作が繰
り返される。

ところで、このような主記憶の管理手法として、ｃｐｕ
側に見掛は上リニアなアドレス空間を与えるとともに、
実際には物理的に不連続なアドレス空間を主記憶に与え
る仮想アドレス管理の手法が実用化されている。

この仮想アドレス管理手法を支える重要なものとして、
メモリ管理装置ないしＭＭＬＩがある。このＭＭＵによ
り、ＣＰＵにより発生された仮想アドレスが動的に物理
アドレスに変換される。従来のＭＭＵでは、第２図に示
すように、アドレス変換のためのテーブル１１０がプロ
セスを実行させるのと同じ主記憶１１２の物理アドレス
空間内にある。ＣＰＵ１１４から実行すべき仮想アドレ
スがＭＭＵ１１６に指示されると（矢印ＦＩＯ）。

ＭＭＵｌ１６によって主記憶１１２の変換テーブル１１
０が参照される（矢印Ｆ１２）。

変換後の物理アドレスがＭＭＬＩ　Ｉ　Ｌ　６に人力さ
れる′と（矢印Ｆ１４）、更にその物理アドレスに基づ
いて主記憶１１２に対するアクセスが行なわれ（矢印Ｆ
１６．Ｆ１８）、要求された命令がＣＰＵ１１４に人力
される（矢印Ｆ２０）。

次に、いくつかのＭＭＵでは、ＬＲＵ法などにより、最
近使用された内部変換テーブル・エントリのいくつかを
内部に保持している。

第３図に示すように、ＣＰＵ１１４からアドレス変換要
求があったときには（矢印Ｆ２２）、ＭＭＬＩ　ｌ　Ｉ
　Ｂの内部変換テーブルとしてのキャッシュ部１１８が
参照される。そして、該当するエントリがキャッシュ部
１１８にあるときは、物理メモリ空間にある主記憶１１
２の変換テーブル１１０は参照されない。

このように、ＭＭＵ内部のエントリ情報を用いることに
より、アドレス変換速度が向上する。

以上のように、従来のメモリ管理システムにおけるＭ　
Ｍ　Ｕは、単なるアドレス変換のみを行なっている。す
なわち、メモリ管理機構はＯ３の内部に組み込まれてお
り、管理用テーブルの確保や維持はＣＰＵで行なわれ、
単なるアドレス変換のみをＭＭＵが担当している。

［発明が解決しようとする課題］ 以上のような従来のメモリ管理システムでは。

Ｏ８とＣＰＵのアーキテクチャに依存しており、Ｏ５に
よって主記憶の空きページや使用中ページなどのメモリ
管理全般の処理が行なわれている。

このため、Ｏ５，すなわちそのコードを実行しているＣ
ＰＵのオーバヘッドが大きい。

このようなＯ３のオーバヘッドは、主記憶の容量の増大
と管理プロセスの増大によってますます大きくなってお
り、深刻な問題となっている。すなわち、ｃｐｕはその
多くの時間をメモリ管理に費やさねばならず、本来の命
令ないしプロセスの実行スルーブツトが低下することと
なる。

本発明は、かかる点に鑑みてなされたもので、メモリ管
理機能をＯ８から独立させるようにして、Ｏ５のオーバ
ヘッドの軽減、すなわちＣＰＵの負荷の軽減によるプロ
セス実行時間の短縮とＯ８のポータビリティの向上を図
ることができるメモリ管理システムを提供することを、
その目的とするものである。

［課題を解決するための手段］ 本発明は、ｃｐｕｍの第１のアドレス空間と主記憶側の
第２のアドレス空間との間のアドレス変換を含むメモリ
管理を行なうメモリ管理システムにおいて、前記アドレ
ス変換を行なう変換用テーブルを含む管理用テーブルを
第３のアドレス空間に配置するためのメモリ手段を備え
たことを特徴とするものである。

他の発明によれば、前記メモリ手段は、前記管理用テー
ブルに対するメモリ管理上の変更を、前記ＣＰＵから独
立して行なうアロケーション手段を有する。

［作用］ 本発明によれば、アドレス変換に使用される管理用テー
ブルは、第３のアドレス空間に配置される。そして、こ
の管理用テーブルは固定的でなく、メモリ管理の必要に
応じてアロケーション手段により変更される。この操作
は、ＣＰＵから独立して行なわれる。

［実施例１ 以下、本発明の実施例について、添付図面を参照しなが
ら説明する。

〈実施例の構成〉 まず、第１図を参照しながら、本実施例の構成について
説明する。同図において、ＣＰｔＪｌｏとＭＭｔＪ　ｌ
　２との間には、仮想アドレス・バス１４、論理データ
・バス１６．制御線１８゜２０．２２．２４．２６が各
々接続されている。

また、ＭＭＵ１２と主記憶２８との間には、物理アドレ
ス・バス３０及び物理データ・バス３２が各々接続され
ている。更に、主記憶２８とファイル・システム、外部
ページ・テーブル、その他の周辺装置（いずれも図示せ
ず）との間には。

ＤＭＡアドレス・バス３４及びＤＭＡデータ・バス３６
が各々接続されている。

以上の各部のうち、仮想アドレス・バス１４は、ＣＰＵ
ｌ０から与えられる仮想アドレスをＭＭＵｌ　２が取り
込むためのものであり、論理データ・バス１６は、ＣＰ
Ｕｌ０とＭＭＵｌ　２との間における論理データ転送を
行なうものである。また、物理アドレス・バス３０は、
ＭＭＵｌ　２による主記憶２８の物理アドレス（実アド
レス）参照用のバスであり、物理データ・バス３２は、
ＭＭｔｌ　ｌ　２と主記憶２８との間における物理デー
タ転送を行なうものである。

次に、ＭＭＵｌ　２は、アドレス変換部１２Ａ。

主記憶管理メモリ部１２Ｂ、キャッシュ部１２ｃ、メモ
リ・アロケーション部１２０．割り込み処理部１２Ｅ、
及び転送調停処理部１２Ｆを各々有している。また、こ
れらの各部と各バス。

制御線との信号入出力を行なう人出力部（図示せず）が
設けられている。

以上の各部のうち、アドレス変換部１２Ａは。

仮想アドレス・バス１４で与えられた仮想アドレスを、
主記憶管理メモリ部１２Ｂ及びキャッシュ部１２ｃを利
用して物理アドレスに変換する機能を有する。

すなわち、与えられた仮想アドレスに該当する物理アド
レスを、示すエントリが、主記憶管理メモリ部１２Ｂ又
はキャッシュ部１２ｃのいずれにあるかの検索がアドレ
ス変換部１２Ａによって同時に行なわれ、先に検索され
た方のデータによって物理アドレスが生成され、物理ア
ドレス・バス３０に出力されるようになっている このアドレス変換部１２Ａは、後述するように、アドレ
ス変換モードで指定されるアドレス変換要求に対し、メ
モリ・アロケーション部１２０とは独立して動作可能で
ある。

次に、主記憶管理メモリ部１２Ｂは、デュアル・ポート
・メモリによって構成されている。

方のポートは、すでにデータが設定されているアドレス
変換のためのテーブルに対するアクセスに使用され、他
方のポートは、新たにページ・テーブルなどのメモリ管
理情、報に必要とされるメモリ・アロケーションやすで
に７０ケートされたメモリ領域の開放などに使用される
。

第４図には、主記憶管理メモリ部１２Ｂの構成が示され
ており、メモリ管理テーブルＭＴとコマンド・スタック
ＭＳとがある。メモリ管理テーブルＭＴは、更に、ダイ
ナミック・アロケーション領域ＭＴＤとスタティック・
アロケージ３ン領域ＭＴＳとに分けられている。

これらのうち、ダイナミック・アロケーション領ｗｉＭ
ＴＤには、第５図ＩＡＩに示すように、セグメント・テ
ーブルＴ１０．ページ・テーブルＴ１２．外部ページ・
テーブルＴＩ４などがダイナミックに生成され、置かれ
る。

また、スタティック・アロケーション領域ＭＴＳには、
同図（Ｂ）に示すように、領域テーブルＴ１６．ページ
・フレーム・テーブルＴ１８゜ＩＤ・テーブルＴ２０な
どが置かれる。更に、これらのテーブルＴ１６〜Ｔ２０
を管理するフリー・リスト下２２．アクテイブ・リスト
Ｔ２４が必要に応じて置かれる。

次に、これらのテーブルないしリストについて説明する
。まず、セグメント・テーブルＴＩＯ。

ページ・テーブルＴ１２は％ＣＰＵｌ０からの仮想アド
レスを主記憶２８上の物理アドレスに変換するための一
般的なテーブルである１通常は、これらのテーブルによ
ってアドレス変換が行なわれる。

次に、外部ページ・テーブルＴ１４は、外部記憶にある
ページのリストであり、領域テーブルＴ１６は、後述す
るように、各プロセスのテキスト領域が共通するような
場合に参照されるテーブルである。

次に、ページ・フレーム・テーブルＴ１８は、主記憶２
８の各ブロックの利用状態を示すテーブルであり、空き
ブロックはフリー・リストＴ２２に、使用ブ°ロックは
アクティブ・リストＴ２４に各々まとめられている。更
に、ＩＤ・テーブルＴ２０は、通常、プロセス・ＩＯと
、領域種別と、実行しようとするプログラムのファイル
・システム上での識別番号を表わす番号の複合体である
。

次に、コマンド・スタックＭＳは、ＣＰＬＩ　ｌ　Ｏか
ら指示されるメモリ確保要求などのコマンドを一定数蓄
積するためのものである。すなわち、ＣＰＵｌ０は、Ｍ
ＭＵｌ２との間で予め取り決められたコマンドに引数を
伴なってＭＭＵ　ｌ　２に命令を行なう、ＭＭＵ　ｌ　
２では、そのコマンドと引数とを合せたものがコマンド
・スタックＭＳに蓄積される。

この動作は、主記憶管理メモリ部１２Ｂの一方のポート
によって行なわれる。従って、メモリ・アロケーション
部１２０による他の動作が他方のポートを用いて行なわ
れている場合でも、コマンド蓄積の動作は可能である。

次に、キャッシェ部１２Ｃは、第３図に示した従来のも
のと同様であり、多段階のメモリ管理構造、すなわち変
換テーブルのセグメント、ページなどに対し、それぞれ
独立した検索が可能となりている。また、変換テーブル
の各エントリに対し、インストラクション用とデータな
いしスタック用とに分割して、各々独立に並行してサー
チ動作が可能となっている。

次に、メモリ・アロケーション部１２０は、ＣＰＵｌ０
からのメモリ確保要求などのコマンド・モードによって
動作するものである。すなわち、メモリ・アロケーショ
ン部１２Ｄは。

ＣＰＵｌ０からのコマンドが蓄積されている主記憶管理
メモリ部１２Ｂのコマンド・スタックＭＳを常に監視し
１通常は先着順にそれらのコードに従ったテーブル生成
などの動作を行なう、また、主記憶２８に一度もロード
されたことはないがファイルシステムには存在するプロ
グラムに対するテーブル生成の動作も、メモリ・アロケ
ーション部１２Ｄによって行なわれる。

次に、割り込み処理部１２Ｅは、後述するページ・ステ
イーリングの結果、仮想アドレスに対する物理アドレス
がどこにも存在しない場合、その物理アドレスが主記憶
には存在しないものの二次記憶に退避されている場合、
領域ごとのプロテクション違反などの場合に、ＣＰＬＩ
ＩＯに対し割り込みによってそれらを知らせるものであ
る。また、メモリ・アロケーション部１２Ｄにおけるメ
モリ管理テーブルの確保のコマンド終了を割り込みによ
ってＣＰＵｌ０に知らせる機能も有する。

これらは、ＣＰＵ１Ｏが出力するインタラブド・アクノ
リッジ・サイクル中に、ＣＰＵ側のデータ・バス１６に
出力されてＣＰＵｌ０に知らされるようになっている。

次に、転送調停処理部１２Ｆは、主記憶２８と外部装置
との間におけるデータ転送の管理、及びＤＭＡアドレス
・バス３４及びＤＭＡデータ・バス３６の使用権争奪の
調停を行なうものである。

次に、主記憶２８は、前述した主記憶管理メモリ部１２
Ｂと同様にデュアル・ポート・メモリにより構成されて
いる。一方のポートは。

ＣＰＵｌ０側からのＭＭＵｌ　２を介したアクセスに使
用され、他方のポートは、ＤＭＡバス３４゜３６による
外部装置とのデータ転送に使用される。

〈実施例の作用〉 以下、上記実施例の作用について説明する。なお、ここ
では、ＵＮＩＸオペレーティング・システムに見られる
領域管理と、デマンド・ページングによるセグメント・
テーブル及びページ・テーブル管理とを統合したメモリ
管理を行なう場合を例として説明する。

ａ、ＵＮＩＸにお　る ＵＮＩＸにおけるプロセス生成時の仮想アドレス変換機
構によれば、実行すべき２つのプログラムが同一のもの
であるときには、それらのプロセスのテキスト部分は共
通して取り扱われるようになっている。すなわち、第６
図に示すように、仮想アドレス空間にあるプロセスＡ、
プロセスＢに対し、第３の空間にある領域テーブルＴ１
６では共通にそれらの登録が行なわれる。

まず、初期時に、主記憶管理メモリ部１２Ｂのメモリ管
理テーブル・スタティック・アロケーション領域ＭＴＳ
に、メモリ・アロケーション部１２Ｄによって一定数の
ＩＤ・テーブルＴ２０゜領域テーブルＴ１６が作成され
る（第５図＋８）参照）。

ここで、制御卸＃１Ｉ２０によるコマンド・モードによ
ってＣＰＵ　Ｌ　ＯからＭＭＵｌ２に対し、プロセス・
ＩＤ１００のためのテキスト領域に対する５０ページの
メモリ領域要求があったものとする。ＭＭＵ　ｌ　２で
は、既に領域テーブルＴ１６に登録されている領域の中
に要求されたテキスト領域があるか否かが、アドレス変
換部１２Ａによって調べられる。

その結果、第６図に示したように、要求されたプロセス
・１０１００のテキスト領域が登録されている他のプロ
セスのものと共有可能であるとすると、プロセス・１０
１００のテキスト領域のためのエントリが新たに領域テ
ーブルＴ１６に作成されることなく、現存する共有可能
なエントリの参照カウントが「１」インクリメントされ
る。これによって、双方のプロせスでエントリの共有が
行なわれる。

すなわち、プロセス・ＩＤ１００の５０ページのメモリ
領域は、登録済の他のプロセスの５０ページのメモリ領
域を管理、収容するセグメント・テーブルＴＩＯ及びペ
ージ・テーブルＴ１２によって主記憶２８上に共有して
ｌｉｉゝ保され、独立した領域確保は行なわれない。

次に、上述したアドレス変換部１２Ａによる領域テーブ
ルＴ１６のサーチの結果、プロセス・ＩＤ１００のテキ
スト領域が存在せず、また、他のプロセスのものと共有
不可能である場合には。

新たな領域テーブルＴ１６のエントリが必要となる。こ
のため、メモリ・アロケーション部１２Ｄによって、領
域テーブルＴ１６にプロセス・ＩＤ１００のテキスト領
域のエントリが新たに確保されるとともに、必要なセグ
メント・テーブルＴＩＯ，ページ・テーブルＴ１２が各
々確保される。

なあ、要求されたページ数「５０」は、それを管理、収
容するセグメント・テーブル、ページ・テーブルの数を
判定するために用いられ、その数のページが主記憶２８
上に確保されるわけではない。

以上のようにして、主記憶管理メモリ部１２Ｂにプロセ
ス・ＩＤ１００のテキスト領域用のメモリ管理テーブル
が確保されると１割り込み処理部１２Ｅにより制御線１
８を介して、ＭＭＵｌ　２からＣＰＵｌ０に領域確保終
了が知らされる。他方、かかるＭＭＵｌ２におけるメモ
リ領域確保動作中、ＣＰＬＩＩＯでは、他のプロセスの
実行が必要に応じて行なわれる。

ｂ、゛　のアドレス゛ 次に、仮想アドレスを物理アドレスに変換する動作につ
いて説明する。まず、ＣＰＵｌ０から仮想アドレスが与
えられると、ＭＭＵｌ　２のアドレス変換部１２．Ａに
よって、該当するエントリが主記憶管理メモリ部１２Ｂ
、キャッシェ部１２ｃのいずれにあるかのサーチが同時
に行なわれる。

そして、いずれか先に発見されたエントリのデータによ
って、該当する物理アドレスがアドレス変換部１２Ａに
よって生成され、これによって主記憶２８に対するアク
セスが行なわれる。

Ｃ６ページ−フォールト 次に、プロセス実行における種々のメモリ・フォールト
の一つである有効ページ・フォールトの場合について説
明する。

有効ページ・フォールトは、ＣＰＵｌ０から指定された
仮想アドレスに対するＭＭＵｌ　２のページ・テーブル
・エントリに有効ページが記載されていない場合に生ず
る。この有効ページ・フォールトが生じたときは、ペー
ジ・ステイーリングによってそのページが外部ページ・
ストレージに退避されている場合、ファイル・システム
から一度もアロケートされていない場合、及びエラーの
場合のいずれかである。

アドレス変−換部１２Ａによる主記憶管理メモリ部１２
Ｂ、キャッシュ部１２Ｇのサーチの結果、有効ページ・
フォールトであると判断されたときには１割り込み処理
部１２Ｅにより制ｍ線１８を介してＣＰＵ　Ｉ　Ｏにそ
の旨が知らされる。

ＣＰＵ　１０は、そのページのプロセスをスリーブ状態
とし、他のプロセスの実行に移る。

他方、ＭＭＵ　ｌ　２では、エラーではない場合であっ
て有効ページが外部ページ・ストレージにある場合には
、そこから該当するページが転送調停処理部１２Ｆの指
示によって主記憶２８に読み込まれる。また、外部ペー
ジ・ストレージになくファイル・システムに該当ページ
がある場合には、同様にしてファイル・システムから主
記憶２８に該当ページの読み込みが行なわれる。このと
き、主記憶２８上の空きブロックについては、主記憶管
理メモリ部１２Ｂのフリー・リストア２２などが参照さ
れる。

次に、ＭＭＵｌ２では、要求されたページの主記憶２８
上へのセットが終了すると、ＣＰＵ１Ｏに対して割り込
み処理部１２Ｅによりページ・セット終了が知らされる
。このためＣＰＵｌ０は、先にスリーブさせたプロセス
を実行可能状態とし、該当ページに対する再アクセスを
行なう。

このときは、主記憶２８上に該当ページがセ・ントされ
ているので、アドレス変換部１２Ａにおいてアドレス変
換が行なわれ、再びページ・フォールトが生ずることは
ない。

ｄ、プロテクションーフ　−ルト 次に、プロテクション・フォールトの場合について説明
する０例えば、ユーザ・プログラムは、Ｏ５の領域ｉこ
アクセスできないようになっており、誤ってアクセスが
行なわれたときはプロテクション・フォールトが生ずる
。この場合の動作は、従来のＭＭＵと同様であり１割り
込み処理部１２Ｅによってその旨がｃｐｕｔｏに報告さ
れる。

旦工ｍ級人 次に、既に主記憶管理メモリ分１２Ｂにアロケートされ
ているメモリ領域の拡大について説明する。

領域の拡大は％ＣＰＵｌ０からＭＭＵｌ２にコマンドと
して与えられる。ＭＭＵｌ２では、要求されたメモリ領
域のエントリが領域テーブルＴ１６及びＩＤ・テーブル
Ｔ２０に存在することの確認が、まずアドレス変換部１
２Ａによるサーチによって行なわれる。

次に、メモリ・アロケーション部１２０によって新たに
アロケートされた後の領域全体のメモリサイズを収容、
管理するための新しいセグメント・テーブルＴＩＯ，ペ
ージ・テーブルＴＩ２が各々作成される。そして、旧テ
ーブルの内容が新テーブルの前部分にコピーされ、その
後、新たに主記憶２８の領域確保が行なわれてそのペー
ジ・フレーム番号が新たなページ・テーブルＴ１２に記
入される。また、新たなセグメント・テーブルＴＩＯに
は、該当するページ・テーブルＴ１２の先頭アドレスが
記入される。これによって、領域の拡大が行なわれたこ
とになる。

次に、ページ・エージング、ページ・ステイーリングの
動作は、初期時に設定されるパラメータにより、ＤＭＡ
コントローラ（図示せず）。

ＤＭＡバス３４．３６を使用してＭＭＵｌ　２の転送調
停処理部１２Ｆによって行なわれる。従来は、ｃｐｕｔ
ｏにより、物理バス３０．３２を使用して行なわれてい
た。

なお、上述したように、主記憶２８はデエアル・ポート
・メモリによって構成されている。従って、ＤＭＡバス
３４．３８は、物理バス３０゜３２と非同期に主記憶２
８にアクセス可能である。このため、ＭＭＵｌ　２によ
るデマンド・ページング動作が主記憶２８に対して行な
われていても、ＣＰＵ１Ｏによる主記憶２８へのアクセ
スが妨げられるわけではない、従って、ＣＰＵｌ０では
、デマンド・ページング動作と並行して別のプロセスの
実行が可能である。

〈実施例の効果〉 以上のように１本実施例によれば、アドレス変換テーブ
ルを仮想アドレス、物理アドレスのいずれの空間とも独
立した第３の空間に配置し、従来ＣＰＵによって行なわ
れていたメモリ管理テープルの割り当てなどの動作をす
べてＭＭＵによって実現する。

この結果、ＣＰＵがメモリ管理に関して煩わされず、Ｏ
５のポータビリティも向上する。すなわち、ＣＰＵのタ
スクからメモリ管理機能が開放され、Ｏ８のメモリ管理
機能のモジエール化０分離化が行なわれて、ｃｐｕに依
存しないメモリ管理システムが実現される。

また、ＣＰＵでは、メモリ領域確保などに費やしていた
時間が不要となる。すなわち、ＭＭＵに対してメモリ確
保命令などを出して必要なメモリ管理をＭＭＵに行なわ
せ、ＣＰＵは他の仕事を行なうことが可能となる。

〈他の実施例〉 なお１本発明は、何ら上記実施例に限定されるものでは
ない０例えば、ファイル・システムと主記憶とのデータ
の授受などについては、ＭＭＵの内部にデバイス・ドラ
イバを持つことで実現するようにしてもよい。

また、これらの動作を、ＣＰＬＩが直接ＤＭＡコントロ
ーラなどを制御卸しｒ３ＭＡバスを利用して、従来通り
の方式で実現してもよい。

また、上記実施例では、各記憶手段をデュアル・ボート
・メモリで構成したが１運営のメモリであってもよく、
また、メモリ管理のすべてではなくその一部をＭＭＵに
行なわせるようにしてもよい。

更に、オペレーティング・システムは、ユーザもしくは
プロセス毎にファイルをいくつオーブンしているかにつ
いて管理を行なっている場合が多い、このような場合に
１個別の情報は主記憶において管理することとし、シス
テム全体でのオーブン・ファイルの情報を本発明にかか
るＭＭＵ側に持たせるようにしてもよい。

また、ファイルの内容を始めて主記憶にロードするため
には、まず１通常ファイル名でユーザもしくはプロセス
から与えられるファイル識別情報をシステムが管理する
他の識別子に変換する必要がある。そして次に、その識
別子からファイルシステムとその中での該当ファイルの
物理的ロケーシヨンを特定し、更に、その特定のロケー
ションに対するデータの読み込み、書き込みを行なう必
要がある。

このような場合において、前記ファイル名を本発明のＭ
ＭＵにコマンドとと゛もに与え、以降の前記処理をＭＭ
Ｕ側で行なうようにしてもよい、また、あらかじめファ
イルシステム内にあけるロケーション情報を主記憶に格
納しておき、該当ファイルの物理的ロケーションをＭＭ
Ｕにコマンドとともに与え、以降の処理をＭＭＵで行な
うようにしてもよい。

〔発明の効果１ 以上説明したように１本発明によれば、メモリ管理用テ
ーブルを第３のアドレス空間に配置するとともに、ＭＭ
Ｕに単なるアドレス変換以外のメモリ管理機能を持たせ
ることとしたので、これまでメモリ管理に費やされてい
たＣＰＵの時間が軽減され、ｃｐｕによるプロセス実行
スルーブツト、Ｏ３のボークビリティの向上を図ること
ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図〜
第３図は従来例を各々示すブロック図、第４図〜第５図
は前記実施例の主記憶管理メモリｆ！Ｉｈ１２Ｂの構成
を示す説明図、第６図はＵＮＩＸにおける領域管理の説
明図である。 １０・−ＣＰ　Ｕ、　　ｌ　２−ＭＭＵ、ｌ　２　Ａ−
・・アドレス変換部、１２　Ｂ−・主記憶管理メモリ部
。 １２　Ｃ−・・キャッシュ部、１２０−メモリ・アロケ
ーシゴン部、１２Ｅ・・・割り込み処ｙ１部、１２Ｆ−
・・転送調停処理部。 特許出願人　　日本ビクター株式会社 代表者　垣木邦夫 第 図 第３ 図 ／／？ｆ 第 図 図 ｌｂ

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵ側の第１のアドレス空間と主記憶側の第２
   のアドレス空間との間のアドレス変換を含むメモリ管理
   を行なうメモリ管理システムにおいて、 前記アドレス変換を行なう変換用テーブルを含む管理用
   テーブルを第３のアドレス空間に配置するためのメモリ
   手段を備えたことを特徴とするメモリ管理システム。
2. （２）前記メモリ手段は、前記管理用テーブルに対する
   メモリ管理上の変更を、前記ＣＰＵから独立して行なう
   アロケーション手段を有することを特徴とする請求項１
   記載のメモリ管理システム。