JPH05225108A - 複数端末入出力制御システム及びその入出力制御方式 - Google Patents

複数端末入出力制御システム及びその入出力制御方式

Info

Publication number
JPH05225108A
JPH05225108A JP3203774A JP20377491A JPH05225108A JP H05225108 A JPH05225108 A JP H05225108A JP 3203774 A JP3203774 A JP 3203774A JP 20377491 A JP20377491 A JP 20377491A JP H05225108 A JPH05225108 A JP H05225108A
Authority
JP
Japan
Prior art keywords
output control
input
task
control system
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3203774A
Other languages
English (en)
Inventor
Hideto Shimizu
秀人 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP3203774A priority Critical patent/JPH05225108A/ja
Publication of JPH05225108A publication Critical patent/JPH05225108A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 単純な構造でメモリ効率がよく、処理速度が
速く、また構成変更に柔軟に対処できる複数端末入出力
制御システム及びその入出力制御方式を提供する。 【構成】 単一の端末を対象として端末に対応する処理
(タスク)をホストのメモリ上で実行する入出力制御プ
ログラムと、タスク切り替えを指示する専用OSと、タ
スク毎のベースアドレスを持つテーブルと、デーブルか
らのベースアドレスを設定するアドレス変換器とを有す
る複数端末入出力制御システムで、入出力制御プログラ
ムからの変数アドレスにアドレス変換器でベースアドレ
スを加算してメモリ上のデータ領域にアクセスするもの
である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数端末装置を多重制
御する複数端末入出力制御システムに係り、特に単純な
構成でメモリ効率がよく、処理速度を速くでき、更に構
成変更に柔軟に対処できる複数端末入出力制御システム
及びその入出力制御方式に関する。
【0002】
【従来の技術】複数端末入出力制御システムは、ホスト
計算機とそれに接続される複数の端末装置(単に「端
末」とする)で構成されており、ホスト上のOSと入出
力制御プログラムによって複数端末が多重制御されるよ
うになっている。
【0003】図7は、入出力制御プログラムの主機能を
説明するブロック図である。入出力制御プログラム70
は、データ表示機能71,データ入力機能72,データ
通信機能73等の機能から構成されている。
【0004】データ表示機能71は、ホスト側で作成し
たテキストデータ,グラフィックデータなどを画面に表
示する機能であり、1画面の中に複数のウィンドウを作
成し表示するマルチウィンドウ表示の機能も保持してい
る。データ入力機能72は、端末に付属するキーボード
又はマウス等の入力デバイスからデータを取り込む機能
である。データ通信機能73は、プログラム間の通信を
行ったり、回線データの送受信を行なう機能である。こ
こで説明したようにマルチウィンドウやグラフィック機
能を持つ高機能な入出力制御プログラムともなれば、プ
ログラムの規模が大きくなり、処理の負荷も大きくなっ
ていた。
【0005】このような入出力制御プログラムを用いて
複数の端末を制御する従来の複数端末入出力制御システ
ムについて図8,図9を使って説明する。
【0006】図8は、端末毎に専用の入出力制御プログ
ラムを有する従来の複数端末入出力制御システムの構成
ブロック図である。図8に示すように、ホスト内に各端
末毎に専用の入出力制御プログラム11aがそれぞれ存
在し、各端末毎の処理(以後、タスクと記述する)の切
り替えは、OS60aが各端末毎の入出力制御プログラ
ム11a自体を切り替えてタスク実行を行なうシステム
となっていた。
【0007】また、図9は、各端末共通の入出力制御プ
ログラムを有する従来の複数端末入出力制御システムの
構成ブロック図である。図9に示すように、ホスト内に
入出力制御プログラム11bが単一に存在し、各端末共
通の入出力制御プログラムとなっており、従って入出力
制御プログラム11bは各端末を管理する機能を有し、
入出力制御プログラム11b中で常に各端末を識別し
て、その端末でのタスク処理を行なわせるシステムとな
っていた。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の複数端末入出力制御システムでは、それぞれ以下に
説明するような問題点があった。
【0009】図8に示す各端末毎に専用の入出力制御プ
ログラムを有する複数端末入出力制御システムでは、O
S60a側で行なうタスクの切り替えは簡単に行える
が、タスクの実行処理速度を上げるためには各端末毎の
入出力制御プログラム及びそのデータ領域(スタック領
域、静的変数領域等)をホストのメモリ上に常駐させな
ければならず、そのため図10のホストのメモリ空間内
の配置図に示すように、メモリ上でプログラム領域が占
める割合が大きくなり、メモリ効率が悪いという問題点
があった。
【0010】また、図9に示す各端末共通の入出力制御
プログラムを有する複数端末入出力制御システムでは、
入出力制御プログラムは各端末共通であるからメモリ効
率がよいが、図11のフローチャートに示すように常に
端末を判断し、端末を意識した処理が必要になるため、
プログラムロジックが複雑になり、負荷が増大し、タス
ク実行の処理速度が低下するとの問題点があった。
【0011】更に、図9の複数端末入出力制御システム
において、システムの構成変更、例えば端末台数の変更
等が発生した場合に、入出力制御プログラム自体を修正
しなければならず、システム構成変更が容易にできない
との問題点があった。
【0012】本発明は上記実情に鑑みて為されたもの
で、単純な構造でメモリ効率がよく、処理速度が速く、
更に構成変更に柔軟に対処できる複数端末入出力制御シ
ステムを提供することを目的とする。
【0013】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、複数端末装置の入
出力制御をホスト計算機により行う複数端末入出力制御
システムにおいて、前記各端末装置に対応する処理が前
記ホスト計算機内のメモリ上で実行される入出力制御プ
ログラムと、前記端末装置に対応する処理の前記メモリ
上の切り替え先を決定して管理する専用OSと、前記切
り替え先に対応してベースアドレスに変換するテーブル
と、前記変換されたベースアドレスが設定されるアドレ
ス変換器とを有することを特徴としている。
【0014】上記従来例の問題点を解決するための請求
項2記載の発明は、請求項1記載の複数端末入出力制御
システムの入出力制御方式において、入出力制御プログ
ラムから専用OSに端末装置に対応する処理のメモリ上
での切り替えを要求すると、前記専用OSが次に処理実
行の対象となる端末装置を決定し、前記決定した端末装
置に対応するベースアドレスをテーブルで変換出力し、
前記ベースアドレスをアドレス変換器に設定し、前記専
用OSが前記入出力制御プログラムでの処理を開始させ
て、端末装置に対応する処理の切り替えを行うことを特
徴としている。
【0015】
【作用】請求項1記載の発明によれば、専用OSで決定
された切り替え先の端末装置に対応するベースアドレス
をテーブルで変換してアドレス変換器に設定する複数端
末入出力制御システムとしているので、入出力制御プロ
グラムが指定するアドレスにアドレス変換器内のベース
アドレスを加算すれば、入出力制御プログラムは切り替
え先の端末装置のメモリ上の領域を意識することなく、
切り替え先の端末装置に対応するメモリ上のデータ領域
にアクセスすることができるためプログラムロジックを
簡単に負荷を小さくでき、また単一の入出力制御プログ
ラムがメモリ上に常駐することになるためメモリ効率が
よく、更に入出力制御プログラムからのアドレッシング
はアドレス変換器を用いて行うので、アドレス変換に伴
う処理速度の低下を抑えることができ、システム構成変
更についても入出力制御プログラムを修正すること無く
テーブルに登録されたベースアドレスの変更で対処でき
る。
【0016】請求項2記載の発明によれば、請求項1記
載の複数端末入出力制御システムにおいて、入出力制御
プログラムから端末装置に対応する処理のメモリ上での
切り替えの要求が為されると、専用OSは次に処理実行
の対象となる端末装置を決定し、当該端末装置に対応し
たベースアドレスをテーブルから求めてアドレス変換器
に設定して、入出力制御プログラムでの処理を再開させ
る複数端末入出力制御システムの入出力制御方式として
いるので、上記切り替え処理が為された後においても、
入出力制御プログラムが指定するアドレスにアドレス変
換器内に新たに設定されたベースアドレスを加算すれ
ば、入出力制御プログラムは切り替え先の端末装置のメ
モリ上の領域を意識することなく、切り替え先の端末装
置に対応するメモリ上のデータ領域にアクセスすること
ができるため、入出力制御プログラムのプログラムロジ
ックを簡単にすることができる。
【0017】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図1は、本発明の一実施例に係る複数端末
入出力制御システムのシステム構成ブロック図である。
尚、図8及び図9と同様の構成をとる部分については同
一の符号を付して説明する。
【0018】本実施例の複数端末入出力制御システム
は、専用OS10と一つの入出力制御プログラム11と
アドレス変換機構12とから基本的に構成されている。
このアドレス変換機構12はハードウェアで実現しても
ソフトウェアで実現しても構わない。
【0019】そして、本実施例の入出力制御プログラム
11は単一の端末を対象としたプログラム構造となって
おり、どの端末を管理制御しているのかを判定し認識す
る必要がないようになっている。その代わり、専用OS
10側で端末での処理(タスク)の切り替えと同時に対
象となるタスクの実行環境を設定するようになってい
る。その際、各タスクのデータ領域へのアドレッシング
はアドレス変換機構12を使用する。
【0020】このようなシステム構成にすることによ
り、入出力制御プログラム11のロジックが簡単にな
り、処理速度の向上を図ることができるものである。ま
た、図2の本実施例と従来技術のホスト空間を比較した
図に示すように、図8及び図9の従来の複数端末入出力
制御システムに比べてメモリ上で入出力制御プログラム
が占める割合が減少し、メモリ効率を良くすることがで
きるものである。
【0021】次に、本実施例の複数端末入出力制御シス
テムの具体的構成について、図3を使って説明する。図
3は、本実施例のホストのメモリ空間内の配置図であ
る。メモリ空間内には専用OS10、入出力制御プログ
ラム11が配置され、そして専用OS用スタック領域と
各タスクのスタック領域、更に専用OS用静的変数領域
と各タスクの静的変数領域が配置される構成となってい
る。
【0022】専用OS用スタック領域中にはタスク状態
テーブル30が形成されており、各タスクが切り替わる
時にその時点の実行状況(各タスクのレジスタ情報)が
保存されるようになっている。各タスクのスタック領域
は入出力制御プログラム11の中で動的に使用されるも
のである。
【0023】専用OS用静的変数領域中にはタスク管理
情報テーブル31が形成されており、各タスクの静的変
数領域のベースアドレスが保存されている。各タスクの
静的変数領域には入出力制御プログラム11で使用する
静的な変数が保存されている。
【0024】次に、本実施例の複数端末入出力制御シス
テムの入出力制御方式について、特に本実施例のデータ
領域へのアクセス方法について図4,図5を使って説明
する。尚、各タスクのデータ領域は静的変数領域とスタ
ック領域から構成されている。
【0025】図4は、タスクの静的変数領域へのアクセ
ス方法を示した図で、アドレッシングはアドレス変換器
40を介して行なう。まず、専用OS10が実行タスク
iを決定すると専用OS用静的変数領域に存在するタス
ク管理情報テーブル31にアクセスし、実行タスクiの
静的変数領域のベースアドレス41を読み取り、そのベ
ースアドレス41をアドレス変換器40内に設定する。
【0026】そして、入出力制御プログラム11がタス
クi用の静的変数領域を参照しようとする際に、入出力
制御プログラム11が指定した変数アドレスに対してア
ドレス変換器40に設定されたベースアドレスを加算す
る事により、目的とする実行タスクi用の静的変数領域
42をアクセスするものである。
【0027】図5は、タスクのスタック領域へのアクセ
ス方法を示した図で、アドレッシングはスタックポイン
タ50を使用して行なう。まず、専用OS10はプログ
ラム起動時に、専用OS用スタック領域中に形成された
タスク状態テーブル30内の1要素である各タスクのス
タックポインタ保存値51に、各タスクのスタック領域
のベースアドレスを初期値として設定する。
【0028】そして、専用OS10が実行タスクiを決
定すると、専用OS用スタック領域中のタスク状態テー
ブル30にアクセスし、タスクiのスタックポインタ保
存値51を入出力制御プログラムのスタックポインタ5
0に復元する。それから、入出力制御プログラム11が
スタックポインタ50を加減しながら、目的とする実行
タスクiのスタック領域52内のデータにアクセスする
ことができる。
【0029】そして、入出力制御プログラム11が専用
OS10に対してタスク切り替え要求を出すと、専用O
S10は、入出力制御プログラムのスタックポインタ5
0をタスク状態テーブル30のタスクiのスタックポイ
ンタ保存値51に退避させる。これにより、実行タスク
iのスタック領域52内のどのデータ領域までアクセス
したかの状態(アドレスの値)をタスク状態テーブル3
0に保持することができる。このようにして、スタック
ポインタを使ったタスクのスタック領域へのアクセスが
為される。
【0030】図6は、本実施例のタスク切り替え処理の
流れを示したフローチャート図である。タスクの切り替
え処理は、入出力制御プログラムが処理待状態となって
専用OSに対して切り替え要求を出す(100)と、そ
れを受けて専用OSが切り替え処理を開始する(10
1)。
【0031】切り替え要求を受け取ると専用OSは、実
行中タスクのレジスタ情報(スタックポインタを含む)
を専用OS用スタック領域内のタスク状態テーブル30
に退避する(102)。次に、専用OSが新しい実行タ
スクを決定し(103)、専用OS用静的変数領域内の
タスク管理情報テーブル31からそのタスクの静的変数
領域のベースアドレスを読み込み、アドレス変換器40
にそのベースアドレスを設定する(104)。
【0032】最後に、新しいタスクのレジスタ情報をタ
スク状態テーブル30から復帰し(105)、タスクの
切り替え処理を終了する(106)。そして、次の実行
タスクが前回中断した位置(前回処理待状態となった位
置)から処理を再開する(107)。
【0033】このようにして、入出力制御プログラムは
各タスクを認識することなく、専用OS10の動作とタ
スク状態テーブル30及びタスク管理情報テーブル31
によってタスク切り替えを行なうことができるものであ
る。
【0034】本実施例の複数端末入出力制御システム及
びその入出力制御方式によれば、専用OS10がタスク
毎の管理情報や状態を保存するテーブル(タスク状態テ
ーブル30、タスク管理情報テーブル31)を使用して
タスク切り替えを行なうようにしているので、入出力制
御プログラム11に負荷をかけることがなく複数端末を
制御することができる効果がある。そして、入出力制御
プログラムは単一でメモリ上にはただひとつ常駐させれ
ばよいのでメモリ効率を良くすることができる効果があ
る。
【0035】また、システムの構成変更に対しては、タ
スクの状態テーブル30及び管理情報テーブル31のエ
ントリを変更するだけで容易に対応できる効果がある。
更に、アドレス変換器40におけるアドレス変換をハー
ドウェアで行なうようにすれば、アドレス変換に伴う処
理速度の低下を更に抑えることができる効果がある。
【0036】
【発明の効果】請求項1記載の発明によれば、専用OS
で決定された切り替え先の端末装置に対応するベースア
ドレスをテーブルで変換してアドレス変換器に設定する
複数端末入出力制御システムとしているので、入出力制
御プログラムが指定するアドレスにアドレス変換器内の
ベースアドレスを加算すれば、入出力制御プログラムは
切り替え先の端末装置のメモリ上の領域を意識すること
なく、切り替え先の端末装置に対応するメモリ上のデー
タ領域にアクセスすることができるためプログラムロジ
ックを簡単に負荷を小さくでき、また単一の入出力制御
プログラムがメモリ上に常駐することになるためメモリ
効率がよく、更に入出力制御プログラムからのアドレッ
シングはアドレス変換器を用いて行うので、アドレス変
換に伴う処理速度の低下を抑えることができ、システム
構成変更についても入出力制御プログラムを修正するこ
と無くテーブルに登録されたベースアドレスの変更で対
処できる効果がある。
【0037】請求項2記載の発明によれば、請求項1記
載の複数端末入出力制御システムにおいて、入出力制御
プログラムから端末装置に対応する処理のメモリ上での
切り替えの要求が為されると、専用OSは次に処理実行
の対象となる端末装置を決定し、当該端末装置に対応し
たベースアドレスをテーブルから求めてアドレス変換器
に設定して、入出力制御プログラムでの処理を再開させ
る複数端末入出力制御システムの入出力制御方式として
いるので、上記切り替え処理が為された後においても、
入出力制御プログラムが指定するアドレスにアドレス変
換器内に新たに設定されたベースアドレスを加算すれ
ば、入出力制御プログラムは切り替え先の端末装置のメ
モリ上の領域を意識することなく、切り替え先の端末装
置に対応するメモリ上のデータ領域にアクセスすること
ができるため、入出力制御プログラムのプログラムロジ
ックを簡単にすることができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係る複数端末入出力制御シ
ステムのシステム構成ブロック図である。
【図2】本実施例と従来技術のホストのメモリ空間を比
較した図である。
【図3】本実施例のホストのメモリ空間内の配置図であ
る。
【図4】本実施例のタスクの静的変数領域へのアクセス
方法を示した図である。
【図5】本実施例のタスクのスタック領域へのアクセス
方法を示した図である。
【図6】本実施例のタスク切り替え処理の流れを示した
フローチャート図である。
【図7】入出力制御プログラムの主機能を説明するブロ
ック図である。
【図8】端末毎に専用の入出力制御プログラムを有する
従来の複数端末入出力制御システムの構成ブロック図で
ある。
【図9】各端末共通の入出力制御プログラムを有する従
来の複数端末入出力制御システムの構成ブロック図であ
る。
【図10】図8の複数端末入出力制御システムのホスト
のメモリ空間内の配置図である。
【図11】図9の複数端末入出力制御システムの処理の
流れを示したフローチャート図である。
【符号の説明】
10…専用OS、 11…入出力制御プログラム、 1
2…アドレス変換機構、 30…タスク状態テーブル、
31…タスク管理情報テーブル、 40…アドレス変
換器、 41…タスクi静的変数領域ベースアドレス、
42…タスクi用静的変数領域、 50…スタックポ
インタ、 51…タスクiスタックポインタ保存値、
52…タスクi用スタック領域、 60…OS、 70
…入出力制御プログラム、 71…データ表示機能、
72…データ入力機能、 73…データ通信機能

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数端末装置の入出力制御をホスト計算
    機により行う複数端末入出力制御システムにおいて、前
    記各端末装置に対応する処理が前記ホスト計算機内のメ
    モリ上で実行される入出力制御プログラムと、前記端末
    装置に対応する処理の前記メモリ上の切り替え先を決定
    して管理する専用OSと、前記切り替え先に対応してベ
    ースアドレスに変換するテーブルと、前記変換されたベ
    ースアドレスが設定されるアドレス変換器とを有するこ
    とを特徴とする複数端末入出力制御システム。
  2. 【請求項2】 請求項1記載の複数端末入出力制御シス
    テムにおいて、入出力制御プログラムから専用OSに端
    末装置に対応する処理のメモリ上での切り替えを要求す
    ると、前記専用OSが次に処理実行の対象となる端末装
    置を決定し、前記決定した端末装置に対応するベースア
    ドレスをテーブルで変換出力し、前記ベースアドレスを
    アドレス変換器に設定し、前記専用OSが前記入出力制
    御プログラムでの処理を開始させて、端末装置に対応す
    る処理の切り替えを行うことを特徴とする複数端末入出
    力制御システムの入出力制御方式。
JP3203774A 1991-07-19 1991-07-19 複数端末入出力制御システム及びその入出力制御方式 Pending JPH05225108A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3203774A JPH05225108A (ja) 1991-07-19 1991-07-19 複数端末入出力制御システム及びその入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3203774A JPH05225108A (ja) 1991-07-19 1991-07-19 複数端末入出力制御システム及びその入出力制御方式

Publications (1)

Publication Number Publication Date
JPH05225108A true JPH05225108A (ja) 1993-09-03

Family

ID=16479575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3203774A Pending JPH05225108A (ja) 1991-07-19 1991-07-19 複数端末入出力制御システム及びその入出力制御方式

Country Status (1)

Country Link
JP (1) JPH05225108A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352704B2 (en) 2010-12-27 2013-01-08 Kabushiki Kaisha Toshiba Switching apparatus and data management method of same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352704B2 (en) 2010-12-27 2013-01-08 Kabushiki Kaisha Toshiba Switching apparatus and data management method of same

Similar Documents

Publication Publication Date Title
JP3659062B2 (ja) 計算機システム
US6272618B1 (en) System and method for handling interrupts in a multi-processor computer
EP3594807A1 (en) Virtual disk file format conversion method and device
JPH02267634A (ja) 割込み処理装置
US8738890B2 (en) Coupled symbiotic operating system
JPS6250861B2 (ja)
JPH0863354A (ja) コンピュータプロセッシングを行うための装置及び方法
KR20010080349A (ko) 처리 장치
CN111183411A (zh) 用于虚拟机的动态地址转换
JP2878499B2 (ja) マルチウィンドウ表示方法およびウィンドウシステム
US6883171B1 (en) Dynamic address windowing on a PCI bus
JPH05173804A (ja) 割込み処理プログラム選択装置及び処理方法
JP3088303B2 (ja) キャッシュ・メモリ・バンク制御装置
US6393498B1 (en) System for reducing processor workloads with memory remapping techniques
US7444636B2 (en) Method and system of determining attributes of a functional unit in a multiple processor computer system
JPH05225108A (ja) 複数端末入出力制御システム及びその入出力制御方式
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JP2011203843A (ja) 情報処理装置
JP3084106B2 (ja) 画面出力切換方法
JPH07109589B2 (ja) 命令処理方式
US20040267998A1 (en) Method to support legacy and native mode interrupts with multiplexed execution of legacy and native interrupt service
JPS62120542A (ja) 情報処理装置
JPS62128328A (ja) マルチタスクにおける画面切換え制御方式
JPH07141252A (ja) データ処理装置
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路