JPH01251250A - 共有キャッシュメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、主記憶を共有するマルチプロセッサシステ
ムにおけるキャッシュメモリの方式に関するものでおる
。

〈従来の技術〉 第２図は２例えば、’００ＭＰＵＴＥＲＤＥＳＩＧＮ”
、ＧｌｅｎＧ、　Ｌａｎｇｄｏｎ、　Ｊｒ、著（ＣＯＭ
ＰＵＴＥＡＣＨＰＲＥＳＳ　ＩＮＣ，１９８２）に示さ
れたキャッシュメモリを示すブロック図である。

（１）は主記憶装置、（２）は中央処理装置、（３）が
キャッシュメモリ、（４ンは読み出しデータバス、（５
）は主記憶読み出しパス、（６）は書き込みデータバス
、（７）はロードスルーパス、　（８）はストアスルー
パスである。

このように構成された装置の動作について説明する。

キャッシュメモリ（３）は、中央処理装！（２）が主記
憶装置用がらデータをアクセスする時にそのデータをキ
ャッシュメモ１月３）内にも格納しておく。−般に、−
度使用されたデータは、近い将来に再び使用される可能
性が高いといわれておシ、以後のデータのアクセス時に
、このキャッシュメモ１月３）からデータがアクセスで
きる場合が多くなる。また、このキャッシュメモ１月３
）は２通常主記憶装置（１）よりかなシ高速にアクセス
できるものなので。

アクセスしたいデータがキャッシュメモ１月３）内にあ
る時には、かなシ高速にデータのアクセスができる。デ
ータがキャッシュメモリ（３）内にない時には、主記憶
装置（１）へデータをアクセスする必要があるので、遅
くなってしまう。

中央処理装置（２）がデータをアクセスする時には。

まず、必要なデータに対するリクエストを出し。

このリクエストされたアドレスのデータがキャッシュメ
モリ（３）内に存在しているか否かをテストする。もし
存在している時には、そのキャッシュメモリ（３）内の
データを読み出しデータバス（４）から。

そのままと９だす。もしキャッシュメモ１月３）内に必
要なデータがない場合には、主記憶読み出しバス＋５１
によってデータを一度主記憶装置（１）からキャッシュ
メモ１月３）内へ読み出してきて、その後にキャッシュ
メモ１月３）を読み出す。あるいは、主記憶読み出しパ
ス（５）からキャッシュメモ１月３）へ読み出すと同時
にロードスルーパス（７）によって中央処理装置（２）
へも読み出す。省き込み動作の時にも同様のテストを行
いデータ書き込み線（６）よりキャッジ−メモ１月３）
、あるいは主記憶装置（１１へ書き込まれる。

従って、主記憶装置（１）と比較して、かなり小さい容
量のキャッシュメモ１月３）には、最も使用頻度の高い
データをおいておくのが望ましい。通常キャッシュメモ
リ（３）内のデータは、最も新しく使用されたデータが
、長くキャッシュメモ１月３）内におけるように、キャ
ッシュメモリ（３）内のデータの置き換えは、最も古く
に使用されたデータを主記憶装置（１）へ返すように行
われる。

また、第３図に示すように、このようなキャッシュメモ
１月３）をそれぞれが持つ中央処理装置（２）を複数台
結合し主記憶装！（１）を共有するマルチプロセッサシ
ステムにおいては、更に複雑な問題がある。マルチプロ
セッサシステムでは、同一の主記憶装置（１）のデータ
を共有するので、その主記憶装！（１）のコピーである
キャッシュメモリ（３）には、複数台の中央処理装置（
２）に同じ主記憶装置ｔｌＪのデータのコピーが存在す
る場合がある。もしいずれかの中央処理装置（２）がそ
のキャッシュメモリ（３）の内容を書き換えた時には、
全ての中央処理装置（２）中のキャッシュメモリ（３）
の更新前のデータのコピーは、もはや正しくないので誤
って使用しないように無効なものとする必要がある。こ
れをキャッシュメモ１月３）の無効化という。このキャ
ッシュメモリ（３）の無効化は９通常中央処理装置（２
）の書き込みの度毎に発生するものである。

〈発明が解決しようとする課題〉 従来のキャッシュメモ１月３）は９以上のように構成さ
れているので、複数台の中央処理装置（２）のキャッシ
ュメモ１月３）に同一のデータのブロックが存在するこ
とがあシ、する一つの中央処理装置（２）の。

このブロックのアドレスへの書き込みに伴って。

その他の中央処理装置（２）のキャッシュメモ１月３）
の対応するブロックの無効化が必要となる場合が発生す
る。この手続きのために大きな時間を必要とするため性
能を低下させるものであった。

また、並列処理動作時においては、主記憶装置（１）の
データの同一のブロックを共有して保持することが非常
に多いため、同一ブロックのデータが複数の中央処理装
置（２）に存在することが多くなるため、全ての中央処
理装置（２）のキャッシュメモリ（３）の容量の合計に
対するキャッシュメモリ（３）内に保持されるデータの
ブロックの比率が低くなってしまうという課題があった
。

この発明は、上記のような課題を解消するためになされ
たもので、並列処理動作時においては。

並列処理モードの中央処理装置のキャッシュメモリは全
ての並列処理モードの中央処理装置が共有して使用でき
るようなマルチプロセッサシステムを得ることを目的と
する。

〈課題を解決するための手段〉 この発明は、並列処理動作時には、並列処理モードの中
央処理装置のキャッシュメモリを全て並列処理モードの
中央処理装置から読み出し、あるいは書き込みができる
ようにすることによって。

並列処理モードにある中央処理装置のキャッシュメモリ
を共有して使用できるようにキャッシュメモリを直接読
み出し、書き込み可能な手段と中央処理装置が並列処理
を行っている中央処理装置群の一つであることを認識す
る手段とを備えたものである。

〈作　用〉 この発明における中央処理装置間のデータ転送用手段は
、別の中央処理装置のキャッシュメモリ内のデータをア
クセスするだめのものでアシ、並列処理認識手段は、複
数台の中央処理装置によって並列処理が行われていると
きに、これがオンの中央処理装置だけが、並列処理を行
っていることを示す。

〈発明の実施例〉 以下、この発明の一実施例を図について説明する。第１
図において、（１）は主記憶装置、（２）は中央処理装
置、（３）は各中央処理装置毎に付けられたキャッシュ
メモリ、＋９１は各中央処理装置（２）が主記憶装置は
）をアクセスするだめのグローバルメモリパス、頭は各
中央処理装置（２）のキャッシュメモリ（３）をそれぞ
れの中央処理装置（２）から読み出しあるいは書き込む
ためのキャッシュメモリアクセスデータバス、αＤはそ
の中央処理装置（２）が並列処理動作中の中央処理装置
群の一つであることを示す並列処理モードフラグである
。

つぎにその動作について説明する。

第１図では、４台の中央処理袋ｆＩＬ（２１を持つマル
チプロセッサシステムを示している。このマルチプロセ
ッサシステムにおいて、４台の中央処理袋！（２）の並
列処理モードフラグαυが全てオンになっていて、４台
の中央処理装置（２）で並列処理を行っているとする。

通常、マルチプロセッサシステムにおいて並列処理が行
われる時には、るる一つのプログラムが複数のタスクに
分割されて複数台の中央処理装置（２）に割シ当てられ
る。したがって。

一つのタスク中のデータを複数台の中央処理装置（２）
で分割して処理するため、複数の中央処理装置（２）が
一つの主記憶装置（１）のブロックのデータを共有する
ことが良く起こりうる。このブロックのデータは、最初
に読み出し、あるいは書き込み要求を出した中央処理装
置（２）のキャッシュメモリ（３）内にロードされる。

ここで、別の中央処理装置（２）が。

そのブロックのデータを必要とする場合には、キャッシ
ュメモリアクセスデータバスα■を通して。

そのブロックを保持している中央処理装置（２）のキャ
ッシュメモリ（３）から読み出すか、あるいは書き込み
を行う。

このように、並列処理モードフラグαＤがオンとなって
いる中央処理装置（２）においては、キャッシュメモ１
月３）が共有されているので、同一の主記憶装置（１１
のブロックのデータが複数の中央処理装置（２）に存在
することがなくなるため、複数の中央処理装置（２）が
同一のデータのブロックを必要としている場合にもその
データのブロックを保持している唯一の中央処理装置（
２）のキャッシュメモ１月３）だけが読み出しあるいは
書き込みが行われることになるので、そのキャッシュメ
モリ（３）のデータのブロックは、常に有効なデータを
保持することになシ１通常、書き込み動作時に必要とさ
れる。それ以外の中央処理装置（２）のキャッシュメモ
１月３ｊ内の同一データブロックの無効化を行う必要が
なくなる。

また、上記実施例では、マルチプロセッサシステムが、
並列処理のモードで動作している時について説明したが
２通常のモードの実行時においてもある程度の効果が望
まれる。先の実施例では。

並列処理動作時に限定して、並列処理モードである中央
処理装置群のキャッシュメモリ（３）を並列処理モード
である中央処理装置群で共有させることによって同じデ
ータのブロックが複数の中央処理装置（２）に存在する
ことがないようにしてデータの一貫性を保証していた。

ところが、実際のジョブの中には、ユーザがプログラム
中で明示的に複数台の中央処理装置を使用することを宣
言して処理を行わせる場合がある。

この場合においても、複数の中央処理装置（２）でデー
タを共有することがあるので、ユーザが複数の中央処理
装置（２）間でデータの同一ブロックをアクセスするこ
とを認識した上で、ソフトウェア的に使用する中央処理
装置（２）を指定して、指定された中央処理装置（２）
においては、キャッシュメモ１月３）を共有して使用す
ることによっても目的の効果が得られる。

〈発明の効果〉 以上のように、この発明によればマルチプロセッサシス
テムにおいて、並列処理モードフラグ０Ｄがオンの中央
処理装置（２）のキャッシュメモリ（３）をその中央処
理装置群で共有させてその中央処理装置群から読み出し
、あるいは書き込みができるようにしたので、並列処理
動作時に複数の中央処理装置間で共有されるデータのブ
ロックを一つの中央処理装置　ｆ２１のキャッシュメモ
１月３）に限定することができるため、他の中央処理装
置（２）のキャッシュメモリ（３）を無効化する必要が
なくなる。

また、他の中央処理装置（２）のキャッシュメモリ（３
）をも読み出しあるいは書き込みができることから、一
つの中央処理装置（２）から見たときの、キャッシュメ
モリ（３）の見かけ上の容量が増大するので必要とされ
る読み出しデータがキャッシュメモリ（３）上に存在す
る可能性を高くすることができるので性能の向上に効果
がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるキャッシュメモリ制
御方式を取ったマルチプロセッサシステムを示す図、第
２図は従来の計算機におけるキャッシュメモリの構成と
動作を示す図、第３図は従来のマルチプロセッサシステ
ムの外観図２図において、（１）は主記憶装置、（２）
は中央処理装置、（３）はキャッシュメモリ、　＋９１
Ｈグローバルメモリバス。 αＱｌＵ各中央処理装置のキャッシュメモリを全ての中
央処理装置がアクセスするだめのデータバス。 圓は並列処理モードフラグである。 なお１図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 主記憶装置と主記憶装置を共有する複数台の中央処理装
   置よりなるマルチプロセッサシステムにおいて、複数台
   の中央処理装置によって並列に処理が行われているとき
   にその中央処理装置が並列処理を行っている中央処理装
   置群の一つであることを認識する手段と、それぞれの中
   央処理装置から全ての中央処理装置内のキャッシュメモ
   リを直接に読み出しあるいは書き込みができるための手
   段とを備え、並列処理動作時においては、並列処理モー
   ドの中央処理装置群のキャッシュメモリを並列処理モー
   ドの中央処理装置群で共有して使用できることを特徴と
   した共有キャッシュメモリ。