JP3698358B2 - 高速プロセッサシステム、これを使用する方法及び記録媒体 - Google Patents
高速プロセッサシステム、これを使用する方法及び記録媒体 Download PDFInfo
- Publication number
- JP3698358B2 JP3698358B2 JP2000595256A JP2000595256A JP3698358B2 JP 3698358 B2 JP3698358 B2 JP 3698358B2 JP 2000595256 A JP2000595256 A JP 2000595256A JP 2000595256 A JP2000595256 A JP 2000595256A JP 3698358 B2 JP3698358 B2 JP 3698358B2
- Authority
- JP
- Japan
- Prior art keywords
- processor system
- speed processor
- mpu
- cpu
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000015654 memory Effects 0.000 claims abstract description 99
- 230000006870 function Effects 0.000 claims abstract description 45
- 238000010586 diagram Methods 0.000 description 11
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、階層的に構成された並列コンピュータシステムにあって、今までのプログラミングスタイルのままで高速にて並列処理を行う高速プロセッサシステム、これを使用する方法及び記録媒体に関する。
【０００２】
【発明の背景】
現在、大量のデータを高速に処理する方式としては、例えば、ＣＰＵと、キャッシュメモリを有する低速大容量のＤＲＡＭとを備えた高速プロセッサシステムが知られている。この高速プロセッサシステムにおいては、図１に示すように、１次キャッシュを内蔵したＣＰＵ１に対して、共通バスラインを介して接続された複数個の並列配置のＤＲＡＭ２が設けられ、そしてＤＲＡＭ２の処理速度をＣＰＵ１に近づけるために、各ＤＲＡＭ２には２次キャッシュ３が備えられている。
【０００３】
このような図１の回路構成において、ＣＰＵ１からの命令によってＤＲＡＭ２の内容が読み出されて処理されまた書き込まれる。このとき、ＤＲＡＭ２の所望の内容がキャッシュ３に存在すればヒットとなって、ＣＰＵ１０は２次キャッシュ３に対してアクセスができて高速データ処理が可能となる。しかし、所望の内容がキャッシュ３に存在しないミスヒットの場合には、キャッシュ３は改めてＤＲＡＭ２からその内容を読み出すことになる。
【０００４】
そして、上述の例に示されプロセッサ、ＤＲＡＭ、キャッシュを組み合わせた高速プロセッサシステムの構成自体は、通常のプログラミングスタイルで制御できるという特徴を有して現在の主流となっている。
【０００５】
しかしながら、このキャッシュを階層的に組み合わせた高速プロセッサシステムでは、ＣＰＵは１つであり並列処理をすることができない。また、１つのＣＰＵを用いた通常のプログラミングは、元々、並列処理を前提に作られていないので、そのままで並列プロセッッシングシステムを実行しようとするのは難しく、実用上ネックとなっている。
【０００６】
【課題を解決するための手段】
本発明は、上述の問題に鑑み、新規な高速プロセッサシステム、該高速プロセッサシステムを使用する方法及びコンピュータ可読・実行可能なプログラムを記録した記録媒体を提供することを目的とする。
【０００７】
本発明は、上述の問題に鑑み、今までのプログラミングスタイルを維持したままで、並列プロセッサを得る高速プロセッサシステム、該高速プロセッサシステムを使用する方法及びコンピュータ可読・実行可能なプログラムを記録した記録媒体を提供することを目的とする。
【０００８】
本発明に係る高速プロセッサシステムは、１次キャッシュメモリを有するＣＰＵと、前記ＣＰＵの下層に配置され、第１のＭＰＵを有する２次キャッシュと、前記２次キャッシュメモリに対して相互に並列に配置され、各々が、第２のＭＰＵを持つ３次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムであって、前記第１及び第２のＭＰＵは、キャッシュロジック機能とプロセッサ機能とを夫々有し、前記第１のＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、複数個の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、前記第２のＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能とする。
【０００９】
更に、上記高速プロセッサシステムでは、前記１次、２次及び３次キャッシュメモリは、順に、相対的に長いラインサイズをもつようにできる。
更に、上記高速プロセッサシステムでは、前記ＣＰＵ、前記第１のＭＰＵ及び第２のＭＰＵは、相互にバイナリ互換性を有していてもよい。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリ及び３次キャッシュメモリは、ユニファイド・キャッシュ・メモリであってもよい。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリは、前記ＣＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記第１のＭＰＵからは１次キャッシュメモリとしてアクセスされてもよい。
【００１０】
更に、上記高速プロセッサシステムでは、前記３次キャッシュメモリは、前記ＣＰＵからは３次キャッシュメモリとしてアクセスされ、前記第１のＭＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記第２のＭＰＵからは１次キャッシュメモリとしてアクセスされてもよい。
更に、上記高速プロセッサシステムでは、前記第１及び第２のＭＰＵのデータ処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行されてもよい。
更に、上記高速プロセッサシステムでは、 前記第１のＭＰＵは、大量データの大域転送のような大きな転送粒度の低演算高転送処理を実行し、
前記第２のＭＰＵは、ローカルオブジェクト処理を実行してもよい。
更に、上記高速プロセッサシステムでは、 前記ローカルオブジェクト処理は、インクリメント演算、最大値を求める演算を含んでもよい。
【００１１】
更に、上記高速プロセッサシステムでは、前記第１のＭＰＵは、複数個の前記メインメモリに記録されたデータ及びプログラムを用いて、主として、大域転送又は低演算高転送処理を実行することもできる。
更に、上記高速プロセッサシステムでは、前記第２のＭＰＵは、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いて、主として、ローカルオブジェクトの処理を実行することもできる。
更に、上記高速プロセッサシステムでは、前記メインメモリはＤＲＡＭからなり、
前記１次及び２次キャッシュメモリはＳＲＡＭからなってもよい。
更に、上記高速プロセッサシステムでは、前記高速プロセッサシステムは、ワンチップ内に形成されることもできる。
【００１２】
更に、本発明に係る高速プロセッサシステムを使用する方法は、１次キャッシュメモリを有するＣＰＵと、前記の下層に配置され、第１のＭＰＵを有する２次キャッシュと、前記２次キャッシュメモリに対して相互に並列配置され、各々が第２のＭＰＵを持つ３次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムを使用する方法であって、前記ＣＰＵによって、主として、高度な演算処理を実行し、前記第１のＭＰＵは、前記ＣＰＵの制御プロトコルにより、複数個の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、前記第２のＭＰＵは、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能としている。
【００１３】
更に、上述の高速プロセッサシステムを使用する方法では、前記第１及び第２のＭＰＵの処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行してもよい。
更に、上述の高速プロセッサシステムを使用する方法では、前記高速プロセッサは、通常のプログラミングスタイルで制御されていいてもよい。
【００１４】
更に、上述の高速プロセッサシステムを使用する方法では、前記第１及び第２のＭＰＵの双方又はいずれか一方がプロセッサ機能を発揮してデータ処理を行っているときは、該ＭＰＵのブロックからの前記１次キャッシュのデータは消去されてもよい。
【００１５】
更に、本発明に係る高速プロセッサシステムは、１次キャッシュメモリを有するＣＰＵと、前記ＣＰＵに対して相互いに並列配置され、各々が、ＭＰＵを持つ２次キャッシュメモリを有する複数個のメインメモリとを備えた高速プロセッサシステムであって、前記ＭＰＵは、キャッシュロジック機能とプロセッサ機能とを夫々有し、前記ＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能とする。
【００１６】
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリは、ユニファイド・キャッシュ・メモリとすることもできる。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリは、前記ＣＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記ＭＰＵからは１次キャッシュメモリとしてアクセスされるようにすることもできる。
更に、上記高速プロセッサシステムでは、前記ＭＰＵのデータ処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行されるようにすることもできる。
【００１７】
更に、上記高速プロセッサシステムでは、前記ＭＰＵは、前記ＣＰＵと比較して、相対的に大きな転送粒度の転送処理及び相対的に低い演算能力の処理を選択的に実行するようにすることもできる。
更に、上記高速プロセッサシステムでは、前記１次キャッシュメモリはＳＲＡＭからなるようにすることもできる。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリはＳＲＡＭからなるようにすることもできる。
更に、上記高速プロセッサシステムでは、前記高速プロセッサシステムは、ワンチップ内に形成されているようにすることもできる。
【００１８】
【発明の実施の形態】
ここで、図２〜図９を参照して本発明による実施の形態の一例を説明する。図２に示す高速プロセッサシステムの構成は、１次キャッシュであるＩキャッシュ（インストラクション・キャッシュ）１０ａ、Ｄキャッシュ（データ・キャッシュ）１０ｂ及びスクラッチパッド・メモリ１０ｃ（以上を「１次キャッシュ」とも称する。）を有するＣＰＵ１０と、その接続されたユニファイド・キャッシュ・メモリ（「２次キャッシュ」とも称する。）１１と、更に最下層にバスラインを介して相互に並列接続された複数個のユニファイド・キャッシュ・メモリ（「３次キャッシュ」とも称する。）１２と、ＤＲＡＭ１３-1〜１３-3とを備えている。また、２次キャッシュ及び３次キャッシュには、キャッシュロジックとして、ＭＰＵ（Micro processing Unit）１４及び１６が、夫々内蔵されている
【００１９】
このように、各層にキャッシュを備えるのは、高速処理のためである。これらキャッシュメモリは、下層に行く程キャッシュメモリの容量単位であるラインサイズ、即ちバーストread／write長（一括読み出し／書き込み長）が長くなっている。なお、図２に示す構成では、２次キャッシュ１１の存在は必須なものでなく、１次キャッシュを有するＣＰＵ１０と、各々がユニファイド・キャッシュ・メモリ１２を有する複数個のＤＲＡＭ１３とからなる構成も採ることができる。
【００２０】
図２に示す構成では、２次キャッシュ１１及び３次キャッシュ１２のキャッシュロジックとして内蔵されているＭＰＵ１４及び１６と、ＣＰＵ１０とは、相互にバイナリ互換性を有している。これらＭＰＵ１４、１６は二つの機能、即ち、キャッシュロジックとしての機能とプロセッサとしての機能とを有する。キャッシュロジック機能とは、ＣＰＵ１０の制御によりキャッシュメモリを制御するための機能であり、また、プロセッサ機能とは、ＣＰＵ１０に対して分散並列システム用サブＣＰＵとして果たす機能である。
【００２１】
図３は、図２に示す高速プロセッサ構造を、具体的に半導体チップ１５に具現化したものである。このチップ１５には、ＤＲＡＭ１３として主要部を構成するＤＲＡＭアレイ１３ａと、センスアンプ１３ｂと、ロー・アドレス１３ｃと、カラム・アドレス１３ｄと、制御回路１３ｅと、データ入出力回路１３ｆとが形成されている。この図３に示すチップ１５では、キャッシュメモリとしてはＳＲＡＭ１２が備えられ、このＳＲＡＭ１２は、ＤＲＡＭアレイ１３ａのデータの入出力をつかさどるセンスアンプ１３ｂと直結され、かつデータ入出力回路１３ｆとの間でデータのやりとりがされる。
【００２２】
このＳＲＡＭ１２であるキャッシュメモリは、キャッシュ・ロジック機能とプロセッサ機能とを有するＭＰＵ１４によって制御される。キャッシュ・ロジック機能の面に関しては、ＭＰＵ１４の制御のもと、ＳＲＡＭ１２はシンプルなユニファイド・キャッシュとして働き、このＳＲＡＭ１２を介してＤＲＡＭアレイ１３ａに対してRead／Writeを行う。また、プロセッサ機能の面に関しては、図２の例では、ＣＰＵ１０から見てＳＲＡＭ１２は３次キャッシュメモリとなり、ＣＰＵ１０からＭＰＵ１４へ送られる制御信号のもと、ＭＰＵ１４は、ＤＲＡＭ１３ａ内のプログラムとデータとからなるオブジェクトを実行したり、所定のプリフェッチ命令によりデータの先読みを行ったりする。
【００２３】
ここで、ＭＰＵ１４は、ＣＰＵ１０からのプリフェッチ命令により駆動される。一般に、ＣＰＵとメモリとの間に配置された高速メモリとしてのキャッシュによって、プロセッサシステムのスピードが左右されるので、最近では、キャッシュを積極的に利用する傾向があり、具体的には、ＣＰＵは、プリフェッチ命令を用いてデータの先読みを行っている。本発明では、このキャッシュ制御のためのプリフェッチ命令をＭＰＵ１４に対しても適用して、ＭＰＵ１４によってプロセッシングまで行っている。
【００２４】
ここで、ＭＰＵ１４としては、具体的には、ＡＲＭ（Advanced RISC Machines）やＭＩＰＳ（Microprocessor without interlocked Pipe Stage）のような比較的小さなコアでも構成でき、かつハイパフォーマンスなＣＰＵも構成できるスケーラブルなＲＩＳＣ（Restricted Instruction Set Computer）―ＣＰＵコアを採用してシステム内のキャッシュメモリに内蔵することができる。
【００２５】
図４は、図２に示すＣＰＵ１０と２次キャッシュ１１との具体的構成を示したものである。２次キャッシュ１１は、基本的にはユニファイド・キャッシュ１１ａを内蔵したプロセッサとして把握できる。このプロセッサ機能を果たすＭＰＵ１６は、ＣＰＵ１０に対して２次キャッシュメモリとなり、２次キャッシュとして働くことができる。２次キャッシュ内部のユニファイド・キャッシュ１１ａはＳＲＡＭにより構成され、ＣＰＵ１０に対しては２次キャッシュ、ＭＰＵ１６からは１次キャッシュとしてアクセスされる。なお、図４に示す符号１７は、ＤＲＡＭ１３に接続されるメモリインタフェースを示している。
【００２６】
この２次キャッシュ１１は、前述の通り、１次キャッシュ（Ｉキャッシュ，Ｄキャッシュ，スクラッチパッド）と比較して、相対的に長いバーストRead／Write長を持っている。２次キャッシュ１１は、ＣＰＵ１０からの制御プロトコルにより２次キャッシュとして動作したり、３次キャッシュやメインメモリ内のプログラムとデータからなるオブジェクトの処理（主として、高度な演算処理ではなく、ＤＲＡＭ１３-1〜１３-3相互間のデータ転送回数が多い処理）を実行する。また、ＣＰＵ１０からの命令により、３次キャッシュ１２に内蔵されたＭＰＵ１４が実行するプリフェッチ命令よりも一層広い、例えば複数のＤＲＡＭ相互間に跨るような範囲の一層高度なプリフェッチ命令を実行する。
【００２７】
図５は、図２に示す回路構成にあって通常のキャッシュモードによるデータの流れ、即ち、ＭＰＵ１４，１６がキャッシュロジック機能のみを果たし、プロセッサ機能を果たしていない場合を示している。ＤＲＡＭ１３のデータがＣＰＵ１０によって処理される場合、ＤＲＡＭ１３のデータの読み込みは、転送粒度（一度に転送されるデータ量）が比較的大きく且つ転送頻度が比較的少ない最下位の３次キャッシュ１２から、その上位の２次キャッシュ１１に転送され、更に最上位の１次キャッシュへと転送されて、ＣＰＵ１０に送られる。反対に、ＤＲＡＭ１３へのデータの書き込みは、その逆の道筋を辿ることになる。
【００２８】
この結果、データのアクセスは何度も行われることになり、現在のＣＰＵ１０のスタック機能（例えば、後入れ先出し記憶方式）によれば、このようなアクセスは一見有効である。しかし、例えば、画像処理とか大量のデータの探索等のような、ＣＰＵ１０より１回しかアクセスしないデータによって、何度もアクセスしなけばならないデータがキャッシュアウトされる事態が発生し、その結果、アクセス回数が増大し非常に無駄が多いことになる。このような無駄の存在は、今まで説明した本発明のキャッシュ・コントロールを行う発想につながるものである。
【００２９】
しかしながら、現時点では、図５のように何回もアクセスするパスがあることを前提として、プロセッサシステムの設計がされている。しかし、このようなメモリアーキテクチャを用い、通常のプログラミングで動作させることに対しても図５の如く適用が可能であることは現実に非常に有用なことである。
【００３０】
図６は、３次キャッシュ１２内のＭＰＵ１４が、プロセッサ機能を発揮する場合を示し、ここでは、ＭＰＵ１４は、ローカルオブジェクトの分散処理を実行している。即ち、ＣＰＵ１０にて処理する必要がないローカルオブジェクトに関しては、ＣＰＵ１０からのプリフェッチ命令の制御プロトコルによって、ＭＰＵ１４がこのようなローカルオブジェクトの処理を実行している。ローカルオブジェクトとしては、単一のＤＲＡＭブロックに記録されたプログラムとデータとがあり、ローカルオブジェクトの処理としては、例えば、単なるインクリメント演算や最大値を求める演算のような処理が挙げられる。このように、ＭＰＵ１４において分散並列処理を実行することができる。なお、ローカルオブジェクト処理が実行されるＤＲＡＭブロックは、分散処理の際には上位キャッシュからブロック単位でキャッシュアウトされる。
【００３１】
図７は、２次キャッシュ１１内のＭＰＵ１６が、プロセッサ機能を発揮する場合を示し、ここでは、ＭＰＵ１６は、一定の範囲でオブジェクトの分散処理を実行している。即ち、ＣＰＵ１０にて処理する必要がない処理に関しては、ＣＰＵ１０からの制御プロトコルによって、ＭＰＵ１６がこのような処理を実行している。このような分散処理としては、例えば大域転送処理や低演算高転送処理が挙げられ、例えばＤＲＡＭ１３-1から別のＤＲＡＭ１３-2に転送処理する場合がある。
【００３２】
ＭＰＵ１６は、基本的には全メモリにアクセスすることができるので、ＭＰＵ１６は、マルチプロセッサシステムとして、ＣＰＵ１０の実行する処理を代行することができる。しかし、ＣＰＵ１０に比較して、ＭＰＵ１６は演算能力が相対的に低いので、大量データの大域転送のような大きな転送粒度の転送が適しており、ＣＰＵ１０の高い演算能力や上位キャッシュの機能が必要でない処理を選択的に実行することができる。このＭＰＵ１６による処理も、ＣＰＵ１０からの制御プロトコルによって実行される。
【００３３】
図８はインテリジェントプリフェッチ命令の具体的説明を示すものである。従来のプログラミングスタイルを維持したまま、ＣＰＵ１０からみて下位のＭＰＵ１６，１４等に対する制御の方法として、インテリジェントプリフェッチ命令（ＩＰＲＥＦ）が用いられる。図８においては、ＣＰＵ１０内において、１０ａはＩキャッシュを、１０ｂはＤキャッシュを、夫々示している。ここで、ＭＰＵ１６がプロセッサ機能を果たすに際し、キャッシュ・コヒーレンスの問題があり、即ちＭＰＵ１６によるプログラムの実行の結果によりデータが変わった場合、ＣＰＵ１０のＤキャッシュ１０ｂのデータと整合がとれなくなる。この問題を回避するため、ＣＰＵ１０がＭＰＵ１６に仕事をさせるに際しては、ＣＰＵ１０のＤキャッシュ１０ｂのデータをキャッシュアウトして、Ｄキャッシュ１０ｂの内容をＭＰＵ１６によるプログラムの実行に基づく新たなデータ（指定データ）によって更新することとする。
【００３４】
ＭＰＵ１６はキャッシュであるので、キャッシュとして制御をしようとするもので、キャッシュに対する制御命令として、通常のキャッシュに対するプリフェッチ命令と同様に、ＩＰＲＥＦによりＭＰＵ１６に仕事をさせている。即ち、ＩＰＲＥＦにてキャッシュに対する制御とＭＰＵ１６に対する制御とを同時に行うことができる。因に、ＭＰＵ１６に対するプリフェッチ命令ではＭＰＵ１６はキャッシュとして働くことになるが、ＩＰＲＥＦではプログラムにより仕事をすることになる。
【００３５】
つまり、図８において、ＩＰＲＥＦはＣＰＵ１０の拡張命令であり、実行されることによりＤキャッシュ１０ｂの対象領域をキャッシュアウトして、下位のＭＰＵ付きキャッシュに制御プロトコルを送る。下位の指定ＭＰＵではこの制御プロトコルを受け取り指定プログラムを実行し、ＤＲＡＭや下位のメモリブロックにアクセスし、所定のデータをキャッシュメモリ上にセットする。
【００３６】
以下は最大値データの検索例を示している。
【数１】
この例において、ＤＲＡＭ０〜３には予め図８に示す指定データが登録されているものとし、ここにいうＩＰＲＥＦ ＤＲＡＭ０〜３は予め指定されたプログラムを実行するものである。そして、予め登録されたプログラムはＩＰＲＥＦ命令によりＤキャッシュ１０ｂの指定領域をキャッシュアウトしてから実行される。ここではＤＲＡＭ０〜３に対してＩＰＲＥＦを実行させて行き、ＣＰＵ１０にはＤＲＡＭ１〜３に対して制御プロトコルを送り、最大値がキャッシュに入った状態でＬｏａｄ命令を実行する。ＤＲＡＭの粒度にもよるがＩＰＲＥＦとＬｏａｄの計８命令で４つの最大値を求めることができ、最大値相互間のチェックにより真の最大値を得る。
【００３７】
以上説明したように本発明によれば、キャッシュメモリにＭＰＵを内蔵し、このＭＰＵをキャッシュロジックとしてあるいはその層以下のプロセッサとして働かせることにより、今までのプログラミングスタイルのままで高速で無駄のない並列処理を行うことができる。
【図面の簡単な説明】
【図１】 図１は、従来の並列プロセッサの一例のブロック図を示す図である。
【図２】 図２は、本発明の実施の形態の一例のブロック図を示す図である。
【図３】 図３は、ＤＲＡＭ、ＭＰＵ、キャッシュのチップ配置の具体例を示すブロック図である。
【図４】 図４は、２次キャッシュ及びＭＰＵの内部構成を示すブロック図である。
【図５】 図５は、通常のキャッシュモードを示すデータ流れ図を示す図である。
【図６】 図６は、ローカルオブジェクト分散実行のデータ流れ図を示す図である。
【図７】 図７は、２次キャッシュによる転送処理に伝わるデータ流れ図を示す図である。
【図８】 図８は、インテリジェントプリフェッチ命令に伝わる具体的説明図を示す図である。
【図９】 図９は、ＡＳＩＣ ＤＲＡＭのチップシステムを示す図を示す図である。
【符号の説明】
１０：ＣＰＵ、
１１：２次キャッシュ、
１２：３次キャッシュ、
１３：ＤＲＡＭ、
１４，１６：ＭＰＵ
【発明の属する技術分野】
本発明は、階層的に構成された並列コンピュータシステムにあって、今までのプログラミングスタイルのままで高速にて並列処理を行う高速プロセッサシステム、これを使用する方法及び記録媒体に関する。
【０００２】
【発明の背景】
現在、大量のデータを高速に処理する方式としては、例えば、ＣＰＵと、キャッシュメモリを有する低速大容量のＤＲＡＭとを備えた高速プロセッサシステムが知られている。この高速プロセッサシステムにおいては、図１に示すように、１次キャッシュを内蔵したＣＰＵ１に対して、共通バスラインを介して接続された複数個の並列配置のＤＲＡＭ２が設けられ、そしてＤＲＡＭ２の処理速度をＣＰＵ１に近づけるために、各ＤＲＡＭ２には２次キャッシュ３が備えられている。
【０００３】
このような図１の回路構成において、ＣＰＵ１からの命令によってＤＲＡＭ２の内容が読み出されて処理されまた書き込まれる。このとき、ＤＲＡＭ２の所望の内容がキャッシュ３に存在すればヒットとなって、ＣＰＵ１０は２次キャッシュ３に対してアクセスができて高速データ処理が可能となる。しかし、所望の内容がキャッシュ３に存在しないミスヒットの場合には、キャッシュ３は改めてＤＲＡＭ２からその内容を読み出すことになる。
【０００４】
そして、上述の例に示されプロセッサ、ＤＲＡＭ、キャッシュを組み合わせた高速プロセッサシステムの構成自体は、通常のプログラミングスタイルで制御できるという特徴を有して現在の主流となっている。
【０００５】
しかしながら、このキャッシュを階層的に組み合わせた高速プロセッサシステムでは、ＣＰＵは１つであり並列処理をすることができない。また、１つのＣＰＵを用いた通常のプログラミングは、元々、並列処理を前提に作られていないので、そのままで並列プロセッッシングシステムを実行しようとするのは難しく、実用上ネックとなっている。
【０００６】
【課題を解決するための手段】
本発明は、上述の問題に鑑み、新規な高速プロセッサシステム、該高速プロセッサシステムを使用する方法及びコンピュータ可読・実行可能なプログラムを記録した記録媒体を提供することを目的とする。
【０００７】
本発明は、上述の問題に鑑み、今までのプログラミングスタイルを維持したままで、並列プロセッサを得る高速プロセッサシステム、該高速プロセッサシステムを使用する方法及びコンピュータ可読・実行可能なプログラムを記録した記録媒体を提供することを目的とする。
【０００８】
本発明に係る高速プロセッサシステムは、１次キャッシュメモリを有するＣＰＵと、前記ＣＰＵの下層に配置され、第１のＭＰＵを有する２次キャッシュと、前記２次キャッシュメモリに対して相互に並列に配置され、各々が、第２のＭＰＵを持つ３次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムであって、前記第１及び第２のＭＰＵは、キャッシュロジック機能とプロセッサ機能とを夫々有し、前記第１のＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、複数個の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、前記第２のＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能とする。
【０００９】
更に、上記高速プロセッサシステムでは、前記１次、２次及び３次キャッシュメモリは、順に、相対的に長いラインサイズをもつようにできる。
更に、上記高速プロセッサシステムでは、前記ＣＰＵ、前記第１のＭＰＵ及び第２のＭＰＵは、相互にバイナリ互換性を有していてもよい。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリ及び３次キャッシュメモリは、ユニファイド・キャッシュ・メモリであってもよい。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリは、前記ＣＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記第１のＭＰＵからは１次キャッシュメモリとしてアクセスされてもよい。
【００１０】
更に、上記高速プロセッサシステムでは、前記３次キャッシュメモリは、前記ＣＰＵからは３次キャッシュメモリとしてアクセスされ、前記第１のＭＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記第２のＭＰＵからは１次キャッシュメモリとしてアクセスされてもよい。
更に、上記高速プロセッサシステムでは、前記第１及び第２のＭＰＵのデータ処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行されてもよい。
更に、上記高速プロセッサシステムでは、 前記第１のＭＰＵは、大量データの大域転送のような大きな転送粒度の低演算高転送処理を実行し、
前記第２のＭＰＵは、ローカルオブジェクト処理を実行してもよい。
更に、上記高速プロセッサシステムでは、 前記ローカルオブジェクト処理は、インクリメント演算、最大値を求める演算を含んでもよい。
【００１１】
更に、上記高速プロセッサシステムでは、前記第１のＭＰＵは、複数個の前記メインメモリに記録されたデータ及びプログラムを用いて、主として、大域転送又は低演算高転送処理を実行することもできる。
更に、上記高速プロセッサシステムでは、前記第２のＭＰＵは、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いて、主として、ローカルオブジェクトの処理を実行することもできる。
更に、上記高速プロセッサシステムでは、前記メインメモリはＤＲＡＭからなり、
前記１次及び２次キャッシュメモリはＳＲＡＭからなってもよい。
更に、上記高速プロセッサシステムでは、前記高速プロセッサシステムは、ワンチップ内に形成されることもできる。
【００１２】
更に、本発明に係る高速プロセッサシステムを使用する方法は、１次キャッシュメモリを有するＣＰＵと、前記の下層に配置され、第１のＭＰＵを有する２次キャッシュと、前記２次キャッシュメモリに対して相互に並列配置され、各々が第２のＭＰＵを持つ３次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムを使用する方法であって、前記ＣＰＵによって、主として、高度な演算処理を実行し、前記第１のＭＰＵは、前記ＣＰＵの制御プロトコルにより、複数個の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、前記第２のＭＰＵは、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能としている。
【００１３】
更に、上述の高速プロセッサシステムを使用する方法では、前記第１及び第２のＭＰＵの処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行してもよい。
更に、上述の高速プロセッサシステムを使用する方法では、前記高速プロセッサは、通常のプログラミングスタイルで制御されていいてもよい。
【００１４】
更に、上述の高速プロセッサシステムを使用する方法では、前記第１及び第２のＭＰＵの双方又はいずれか一方がプロセッサ機能を発揮してデータ処理を行っているときは、該ＭＰＵのブロックからの前記１次キャッシュのデータは消去されてもよい。
【００１５】
更に、本発明に係る高速プロセッサシステムは、１次キャッシュメモリを有するＣＰＵと、前記ＣＰＵに対して相互いに並列配置され、各々が、ＭＰＵを持つ２次キャッシュメモリを有する複数個のメインメモリとを備えた高速プロセッサシステムであって、前記ＭＰＵは、キャッシュロジック機能とプロセッサ機能とを夫々有し、前記ＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能とする。
【００１６】
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリは、ユニファイド・キャッシュ・メモリとすることもできる。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリは、前記ＣＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記ＭＰＵからは１次キャッシュメモリとしてアクセスされるようにすることもできる。
更に、上記高速プロセッサシステムでは、前記ＭＰＵのデータ処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行されるようにすることもできる。
【００１７】
更に、上記高速プロセッサシステムでは、前記ＭＰＵは、前記ＣＰＵと比較して、相対的に大きな転送粒度の転送処理及び相対的に低い演算能力の処理を選択的に実行するようにすることもできる。
更に、上記高速プロセッサシステムでは、前記１次キャッシュメモリはＳＲＡＭからなるようにすることもできる。
更に、上記高速プロセッサシステムでは、前記２次キャッシュメモリはＳＲＡＭからなるようにすることもできる。
更に、上記高速プロセッサシステムでは、前記高速プロセッサシステムは、ワンチップ内に形成されているようにすることもできる。
【００１８】
【発明の実施の形態】
ここで、図２〜図９を参照して本発明による実施の形態の一例を説明する。図２に示す高速プロセッサシステムの構成は、１次キャッシュであるＩキャッシュ（インストラクション・キャッシュ）１０ａ、Ｄキャッシュ（データ・キャッシュ）１０ｂ及びスクラッチパッド・メモリ１０ｃ（以上を「１次キャッシュ」とも称する。）を有するＣＰＵ１０と、その接続されたユニファイド・キャッシュ・メモリ（「２次キャッシュ」とも称する。）１１と、更に最下層にバスラインを介して相互に並列接続された複数個のユニファイド・キャッシュ・メモリ（「３次キャッシュ」とも称する。）１２と、ＤＲＡＭ１３-1〜１３-3とを備えている。また、２次キャッシュ及び３次キャッシュには、キャッシュロジックとして、ＭＰＵ（Micro processing Unit）１４及び１６が、夫々内蔵されている
【００１９】
このように、各層にキャッシュを備えるのは、高速処理のためである。これらキャッシュメモリは、下層に行く程キャッシュメモリの容量単位であるラインサイズ、即ちバーストread／write長（一括読み出し／書き込み長）が長くなっている。なお、図２に示す構成では、２次キャッシュ１１の存在は必須なものでなく、１次キャッシュを有するＣＰＵ１０と、各々がユニファイド・キャッシュ・メモリ１２を有する複数個のＤＲＡＭ１３とからなる構成も採ることができる。
【００２０】
図２に示す構成では、２次キャッシュ１１及び３次キャッシュ１２のキャッシュロジックとして内蔵されているＭＰＵ１４及び１６と、ＣＰＵ１０とは、相互にバイナリ互換性を有している。これらＭＰＵ１４、１６は二つの機能、即ち、キャッシュロジックとしての機能とプロセッサとしての機能とを有する。キャッシュロジック機能とは、ＣＰＵ１０の制御によりキャッシュメモリを制御するための機能であり、また、プロセッサ機能とは、ＣＰＵ１０に対して分散並列システム用サブＣＰＵとして果たす機能である。
【００２１】
図３は、図２に示す高速プロセッサ構造を、具体的に半導体チップ１５に具現化したものである。このチップ１５には、ＤＲＡＭ１３として主要部を構成するＤＲＡＭアレイ１３ａと、センスアンプ１３ｂと、ロー・アドレス１３ｃと、カラム・アドレス１３ｄと、制御回路１３ｅと、データ入出力回路１３ｆとが形成されている。この図３に示すチップ１５では、キャッシュメモリとしてはＳＲＡＭ１２が備えられ、このＳＲＡＭ１２は、ＤＲＡＭアレイ１３ａのデータの入出力をつかさどるセンスアンプ１３ｂと直結され、かつデータ入出力回路１３ｆとの間でデータのやりとりがされる。
【００２２】
このＳＲＡＭ１２であるキャッシュメモリは、キャッシュ・ロジック機能とプロセッサ機能とを有するＭＰＵ１４によって制御される。キャッシュ・ロジック機能の面に関しては、ＭＰＵ１４の制御のもと、ＳＲＡＭ１２はシンプルなユニファイド・キャッシュとして働き、このＳＲＡＭ１２を介してＤＲＡＭアレイ１３ａに対してRead／Writeを行う。また、プロセッサ機能の面に関しては、図２の例では、ＣＰＵ１０から見てＳＲＡＭ１２は３次キャッシュメモリとなり、ＣＰＵ１０からＭＰＵ１４へ送られる制御信号のもと、ＭＰＵ１４は、ＤＲＡＭ１３ａ内のプログラムとデータとからなるオブジェクトを実行したり、所定のプリフェッチ命令によりデータの先読みを行ったりする。
【００２３】
ここで、ＭＰＵ１４は、ＣＰＵ１０からのプリフェッチ命令により駆動される。一般に、ＣＰＵとメモリとの間に配置された高速メモリとしてのキャッシュによって、プロセッサシステムのスピードが左右されるので、最近では、キャッシュを積極的に利用する傾向があり、具体的には、ＣＰＵは、プリフェッチ命令を用いてデータの先読みを行っている。本発明では、このキャッシュ制御のためのプリフェッチ命令をＭＰＵ１４に対しても適用して、ＭＰＵ１４によってプロセッシングまで行っている。
【００２４】
ここで、ＭＰＵ１４としては、具体的には、ＡＲＭ（Advanced RISC Machines）やＭＩＰＳ（Microprocessor without interlocked Pipe Stage）のような比較的小さなコアでも構成でき、かつハイパフォーマンスなＣＰＵも構成できるスケーラブルなＲＩＳＣ（Restricted Instruction Set Computer）―ＣＰＵコアを採用してシステム内のキャッシュメモリに内蔵することができる。
【００２５】
図４は、図２に示すＣＰＵ１０と２次キャッシュ１１との具体的構成を示したものである。２次キャッシュ１１は、基本的にはユニファイド・キャッシュ１１ａを内蔵したプロセッサとして把握できる。このプロセッサ機能を果たすＭＰＵ１６は、ＣＰＵ１０に対して２次キャッシュメモリとなり、２次キャッシュとして働くことができる。２次キャッシュ内部のユニファイド・キャッシュ１１ａはＳＲＡＭにより構成され、ＣＰＵ１０に対しては２次キャッシュ、ＭＰＵ１６からは１次キャッシュとしてアクセスされる。なお、図４に示す符号１７は、ＤＲＡＭ１３に接続されるメモリインタフェースを示している。
【００２６】
この２次キャッシュ１１は、前述の通り、１次キャッシュ（Ｉキャッシュ，Ｄキャッシュ，スクラッチパッド）と比較して、相対的に長いバーストRead／Write長を持っている。２次キャッシュ１１は、ＣＰＵ１０からの制御プロトコルにより２次キャッシュとして動作したり、３次キャッシュやメインメモリ内のプログラムとデータからなるオブジェクトの処理（主として、高度な演算処理ではなく、ＤＲＡＭ１３-1〜１３-3相互間のデータ転送回数が多い処理）を実行する。また、ＣＰＵ１０からの命令により、３次キャッシュ１２に内蔵されたＭＰＵ１４が実行するプリフェッチ命令よりも一層広い、例えば複数のＤＲＡＭ相互間に跨るような範囲の一層高度なプリフェッチ命令を実行する。
【００２７】
図５は、図２に示す回路構成にあって通常のキャッシュモードによるデータの流れ、即ち、ＭＰＵ１４，１６がキャッシュロジック機能のみを果たし、プロセッサ機能を果たしていない場合を示している。ＤＲＡＭ１３のデータがＣＰＵ１０によって処理される場合、ＤＲＡＭ１３のデータの読み込みは、転送粒度（一度に転送されるデータ量）が比較的大きく且つ転送頻度が比較的少ない最下位の３次キャッシュ１２から、その上位の２次キャッシュ１１に転送され、更に最上位の１次キャッシュへと転送されて、ＣＰＵ１０に送られる。反対に、ＤＲＡＭ１３へのデータの書き込みは、その逆の道筋を辿ることになる。
【００２８】
この結果、データのアクセスは何度も行われることになり、現在のＣＰＵ１０のスタック機能（例えば、後入れ先出し記憶方式）によれば、このようなアクセスは一見有効である。しかし、例えば、画像処理とか大量のデータの探索等のような、ＣＰＵ１０より１回しかアクセスしないデータによって、何度もアクセスしなけばならないデータがキャッシュアウトされる事態が発生し、その結果、アクセス回数が増大し非常に無駄が多いことになる。このような無駄の存在は、今まで説明した本発明のキャッシュ・コントロールを行う発想につながるものである。
【００２９】
しかしながら、現時点では、図５のように何回もアクセスするパスがあることを前提として、プロセッサシステムの設計がされている。しかし、このようなメモリアーキテクチャを用い、通常のプログラミングで動作させることに対しても図５の如く適用が可能であることは現実に非常に有用なことである。
【００３０】
図６は、３次キャッシュ１２内のＭＰＵ１４が、プロセッサ機能を発揮する場合を示し、ここでは、ＭＰＵ１４は、ローカルオブジェクトの分散処理を実行している。即ち、ＣＰＵ１０にて処理する必要がないローカルオブジェクトに関しては、ＣＰＵ１０からのプリフェッチ命令の制御プロトコルによって、ＭＰＵ１４がこのようなローカルオブジェクトの処理を実行している。ローカルオブジェクトとしては、単一のＤＲＡＭブロックに記録されたプログラムとデータとがあり、ローカルオブジェクトの処理としては、例えば、単なるインクリメント演算や最大値を求める演算のような処理が挙げられる。このように、ＭＰＵ１４において分散並列処理を実行することができる。なお、ローカルオブジェクト処理が実行されるＤＲＡＭブロックは、分散処理の際には上位キャッシュからブロック単位でキャッシュアウトされる。
【００３１】
図７は、２次キャッシュ１１内のＭＰＵ１６が、プロセッサ機能を発揮する場合を示し、ここでは、ＭＰＵ１６は、一定の範囲でオブジェクトの分散処理を実行している。即ち、ＣＰＵ１０にて処理する必要がない処理に関しては、ＣＰＵ１０からの制御プロトコルによって、ＭＰＵ１６がこのような処理を実行している。このような分散処理としては、例えば大域転送処理や低演算高転送処理が挙げられ、例えばＤＲＡＭ１３-1から別のＤＲＡＭ１３-2に転送処理する場合がある。
【００３２】
ＭＰＵ１６は、基本的には全メモリにアクセスすることができるので、ＭＰＵ１６は、マルチプロセッサシステムとして、ＣＰＵ１０の実行する処理を代行することができる。しかし、ＣＰＵ１０に比較して、ＭＰＵ１６は演算能力が相対的に低いので、大量データの大域転送のような大きな転送粒度の転送が適しており、ＣＰＵ１０の高い演算能力や上位キャッシュの機能が必要でない処理を選択的に実行することができる。このＭＰＵ１６による処理も、ＣＰＵ１０からの制御プロトコルによって実行される。
【００３３】
図８はインテリジェントプリフェッチ命令の具体的説明を示すものである。従来のプログラミングスタイルを維持したまま、ＣＰＵ１０からみて下位のＭＰＵ１６，１４等に対する制御の方法として、インテリジェントプリフェッチ命令（ＩＰＲＥＦ）が用いられる。図８においては、ＣＰＵ１０内において、１０ａはＩキャッシュを、１０ｂはＤキャッシュを、夫々示している。ここで、ＭＰＵ１６がプロセッサ機能を果たすに際し、キャッシュ・コヒーレンスの問題があり、即ちＭＰＵ１６によるプログラムの実行の結果によりデータが変わった場合、ＣＰＵ１０のＤキャッシュ１０ｂのデータと整合がとれなくなる。この問題を回避するため、ＣＰＵ１０がＭＰＵ１６に仕事をさせるに際しては、ＣＰＵ１０のＤキャッシュ１０ｂのデータをキャッシュアウトして、Ｄキャッシュ１０ｂの内容をＭＰＵ１６によるプログラムの実行に基づく新たなデータ（指定データ）によって更新することとする。
【００３４】
ＭＰＵ１６はキャッシュであるので、キャッシュとして制御をしようとするもので、キャッシュに対する制御命令として、通常のキャッシュに対するプリフェッチ命令と同様に、ＩＰＲＥＦによりＭＰＵ１６に仕事をさせている。即ち、ＩＰＲＥＦにてキャッシュに対する制御とＭＰＵ１６に対する制御とを同時に行うことができる。因に、ＭＰＵ１６に対するプリフェッチ命令ではＭＰＵ１６はキャッシュとして働くことになるが、ＩＰＲＥＦではプログラムにより仕事をすることになる。
【００３５】
つまり、図８において、ＩＰＲＥＦはＣＰＵ１０の拡張命令であり、実行されることによりＤキャッシュ１０ｂの対象領域をキャッシュアウトして、下位のＭＰＵ付きキャッシュに制御プロトコルを送る。下位の指定ＭＰＵではこの制御プロトコルを受け取り指定プログラムを実行し、ＤＲＡＭや下位のメモリブロックにアクセスし、所定のデータをキャッシュメモリ上にセットする。
【００３６】
以下は最大値データの検索例を示している。
【数１】
【００３７】
以上説明したように本発明によれば、キャッシュメモリにＭＰＵを内蔵し、このＭＰＵをキャッシュロジックとしてあるいはその層以下のプロセッサとして働かせることにより、今までのプログラミングスタイルのままで高速で無駄のない並列処理を行うことができる。
【図面の簡単な説明】
【図１】 図１は、従来の並列プロセッサの一例のブロック図を示す図である。
【図２】 図２は、本発明の実施の形態の一例のブロック図を示す図である。
【図３】 図３は、ＤＲＡＭ、ＭＰＵ、キャッシュのチップ配置の具体例を示すブロック図である。
【図４】 図４は、２次キャッシュ及びＭＰＵの内部構成を示すブロック図である。
【図５】 図５は、通常のキャッシュモードを示すデータ流れ図を示す図である。
【図６】 図６は、ローカルオブジェクト分散実行のデータ流れ図を示す図である。
【図７】 図７は、２次キャッシュによる転送処理に伝わるデータ流れ図を示す図である。
【図８】 図８は、インテリジェントプリフェッチ命令に伝わる具体的説明図を示す図である。
【図９】 図９は、ＡＳＩＣ ＤＲＡＭのチップシステムを示す図を示す図である。
【符号の説明】
１０：ＣＰＵ、
１１：２次キャッシュ、
１２：３次キャッシュ、
１３：ＤＲＡＭ、
１４，１６：ＭＰＵ
Claims (25)
- １次キャッシュメモリを有するＣＰＵと、
前記ＣＰＵの下層に配置され、第１のＭＰＵを有する２次キャッシュと、
前記２次キャッシュメモリに対して相互に並列に配置され、各々が、第２のＭＰＵを持つ３次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムにおいて、
前記第１及び第２のＭＰＵは、キャッシュロジック機能とプロセッサ機能とを夫々有し、
前記第１のＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、複数個の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、
前記第２のＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能とすることを特徴とする、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記１次、２次及び３次キャッシュメモリは、順に、相対的に長いラインサイズをもっている、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記ＣＰＵ、前記第１のＭＰＵ及び第２のＭＰＵは、相互にバイナリ互換性を有している、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記２次キャッシュメモリ及び３次キャッシュメモリは、ユニファイド・キャッシュ・メモリからなる、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記２次キャッシュメモリは、前記ＣＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記第１のＭＰＵからは１次キャッシュメモリとしてアクセスされる、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記３次キャッシュメモリは、前記ＣＰＵからは３次キャッシュメモリとしてアクセスされ、前記第１のＭＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記第２のＭＰＵからは１次キャッシュメモリとしてアクセスされる、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記第１及び第２のＭＰＵのデータ処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行される、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記第１のＭＰＵは、大量データの大域転送のような大きな転送粒度の低演算高転送処理を実行し、
前記第２のＭＰＵは、ローカルオブジェクト処理を実行している、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記ローカルオブジェクト処理は、インクリメント演算、最大値を求める演算を含む、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記第１のＭＰＵは、複数個の前記メインメモリに記録されたデータ及びプログラムを用いて、主として、大域転送又は低演算高転送処理を実行する、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記第２のＭＰＵは、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いて、主として、ローカルオブジェクトの処理を実行する、高速プロセッサシステム。 - 請求の範囲１に記載の高速プロセッサシステムにおいて、
前記メインメモリはＤＲＡＭからなり、
前記１次及び２次キャッシュメモリはＳＲＡＭからなる、高速プロセッサシステム。 - 請求の範囲１乃至１２のいずれか一項に記載の高速プロセッサシステムにおいて、
前記高速プロセッサシステムは、ワンチップ内に形成されている、高速プロセッサシステム。 - １次キャッシュメモリを有するＣＰＵと、前記の下層に配置され、第１のＭＰＵを有する２次キャッシュと、前記２次キャッシュメモリに対して相互に並列配置され、各々が第２のＭＰＵを持つ３次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムを使用する方法において、
前記ＣＰＵによって、主として、高度な演算処理を実行し、
前記第１のＭＰＵは、前記ＣＰＵの制御プロトコルにより、複数個の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、
前記第２のＭＰＵは、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能としている、高速プロセッサシステムを使用する方法。 - 請求の範囲１４に記載の高速プロセッサシステムを使用する方法において、
前記第１及び第２のＭＰＵの処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行される、高速プロセッサシステムを使用する方法。 - 請求の範囲１４に記載の高速プロセッサシステムを使用する方法において、
前記高速プロセッサは、通常のプログラミングスタイルで制御されている、高速プロセッサシステムを使用する方法。 - 請求の範囲１４に記載の高速プロセッサシステムを使用する方法において、
前記第１及び第２のＭＰＵの双方又はいずれか一方がプロセッサ機能を発揮してデータ処理を行っているときは、該ＭＰＵのブロックからの前記１次キャッシュのデータは消去される、高速プロセッサシステムを使用する方法。 - １次キャッシュメモリを有するＣＰＵと、
前記ＣＰＵに対して相互いに並列配置され、各々が、ＭＰＵを持つ２次キャッシュメモリを有する複数個のメインメモリとを備えた高速プロセッサシステムにおいて、
前記ＭＰＵは、キャッシュロジック機能とプロセッサ機能とを夫々有し、
前記ＭＰＵのプロセッサ機能は、前記ＣＰＵの制御プロトコルにより、該ＭＰＵが付設する単一の前記メインメモリに記録されたデータ及びプログラムを用いた処理を実行し、こうして分散並列処理を可能とすることを特徴とする、高速プロセッサシステム。 - 請求の範囲１８に記載の高速プロセッサシステムにおいて、
前記２次キャッシュメモリは、ユニファイド・キャッシュ・メモリからなる、高速プロセッサシステム。 - 請求の範囲１８に記載の高速プロセッサシステムにおいて、
前記２次キャッシュメモリは、前記ＣＰＵからは２次キャッシュメモリとしてアクセスされ、また、前記ＭＰＵからは１次キャッシュメモリとしてアクセスされる、高速プロセッサシステム。 - 請求の範囲１８に記載の高速プロセッサシステムにおいて、
前記ＭＰＵのデータ処理は、前記ＣＰＵからのプリフェッチ命令又は該ＭＰＵにプロセッサ機能を奏させるインテリジェントプリフェッチ命令による制御プロトコルに従って実行される、高速プロセッサシステム。 - 請求の範囲１８に記載の高速プロセッサシステムにおいて、
前記ＭＰＵは、前記ＣＰＵと比較して、相対的に大きな転送粒度の転送処理及び相対的に低い演算能力の処理を選択的に実行する、高速プロセッサシステム。 - 請求の範囲１８に記載の高速プロセッサシステムにおいて、
前記１次キャッシュメモリはＳＲＡＭからなる、高速プロセッサシステム。 - 請求の範囲１８に記載の高速プロセッサシステムにおいて、
前記２次キャッシュメモリはＳＲＡＭからなる、高速プロセッサシステム。 - 請求の範囲１８乃至２４のいずれか一項に記載の高速プロセッサシステムにおいて、
前記高速プロセッサシステムは、ワンチップ内に形成されている、高速プロセッサシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-13486 | 1999-01-21 | ||
| JP1348699 | 1999-01-21 | ||
| PCT/JP2000/000278 WO2000043902A1 (en) | 1999-01-21 | 2000-01-21 | High-speed processor system, method of using the same, and recording medium |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005029278A Division JP4656565B2 (ja) | 1999-01-21 | 2005-02-04 | 高速プロセッサシステム、これを使用する方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002535777A JP2002535777A (ja) | 2002-10-22 |
| JP3698358B2 true JP3698358B2 (ja) | 2005-09-21 |
Family
ID=11834461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000595256A Expired - Fee Related JP3698358B2 (ja) | 1999-01-21 | 2000-01-21 | 高速プロセッサシステム、これを使用する方法及び記録媒体 |
Country Status (15)
| Country | Link |
|---|---|
| US (3) | US6578110B1 (ja) |
| EP (2) | EP1161729B1 (ja) |
| JP (1) | JP3698358B2 (ja) |
| KR (1) | KR100678372B1 (ja) |
| CN (1) | CN100483389C (ja) |
| AT (1) | ATE266884T1 (ja) |
| AU (1) | AU3075600A (ja) |
| BR (1) | BR0008905A (ja) |
| CA (1) | CA2364338A1 (ja) |
| DE (1) | DE60010674T2 (ja) |
| ES (1) | ES2220386T3 (ja) |
| HK (1) | HK1039809A1 (ja) |
| RU (1) | RU2001122104A (ja) |
| TW (1) | TW472197B (ja) |
| WO (1) | WO2000043902A1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0125711D0 (en) * | 2001-10-26 | 2001-12-19 | Ibm | In-memory arithmetic |
| US7133972B2 (en) * | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
| US7117316B2 (en) | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
| US6820181B2 (en) | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
| US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
| US7330992B2 (en) | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
| US8301788B2 (en) * | 2004-09-10 | 2012-10-30 | Cavium, Inc. | Deterministic finite automata (DFA) instruction |
| US8560475B2 (en) | 2004-09-10 | 2013-10-15 | Cavium, Inc. | Content search mechanism that uses a deterministic finite automata (DFA) graph, a DFA state machine, and a walker process |
| US8392590B2 (en) * | 2004-09-10 | 2013-03-05 | Cavium, Inc. | Deterministic finite automata (DFA) processing |
| US20070005902A1 (en) * | 2004-12-07 | 2007-01-04 | Ocz Technology Group, Inc. | Integrated sram cache for a memory module and method therefor |
| US7653785B2 (en) * | 2005-06-22 | 2010-01-26 | Lexmark International, Inc. | Reconfigurable cache controller utilizing multiple ASIC SRAMS |
| US8819217B2 (en) * | 2007-11-01 | 2014-08-26 | Cavium, Inc. | Intelligent graph walking |
| US7949683B2 (en) * | 2007-11-27 | 2011-05-24 | Cavium Networks, Inc. | Method and apparatus for traversing a compressed deterministic finite automata (DFA) graph |
| US8180803B2 (en) * | 2007-11-27 | 2012-05-15 | Cavium, Inc. | Deterministic finite automata (DFA) graph compression |
| JP2010015233A (ja) * | 2008-07-01 | 2010-01-21 | Panasonic Corp | 集積回路及び電子機器 |
| US8473523B2 (en) | 2008-10-31 | 2013-06-25 | Cavium, Inc. | Deterministic finite automata graph traversal with nodal bit mapping |
| US9274950B2 (en) * | 2009-08-26 | 2016-03-01 | Hewlett Packard Enterprise Development Lp | Data restructuring in multi-level memory hierarchies |
| US8331123B2 (en) * | 2009-09-21 | 2012-12-11 | Ocz Technology Group, Inc. | High performance solid-state drives and methods therefor |
| US20130318269A1 (en) * | 2012-05-22 | 2013-11-28 | Xockets IP, LLC | Processing structured and unstructured data using offload processors |
| US9747052B2 (en) * | 2013-02-05 | 2017-08-29 | Arm Limited | Virtualisation supporting guest operating systems using memory protection units to determine permission of a memory access operation for a physical address |
| JP6228523B2 (ja) * | 2014-09-19 | 2017-11-08 | 東芝メモリ株式会社 | メモリ制御回路および半導体記憶装置 |
| CN105740946B (zh) * | 2015-07-29 | 2019-02-12 | 上海磁宇信息科技有限公司 | 一种应用细胞阵列计算系统实现神经网络计算的方法 |
| CN105718995B (zh) * | 2015-07-29 | 2019-02-01 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统及其调试方法 |
| CN105718990B (zh) * | 2015-07-29 | 2019-01-29 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统以及其中细胞之间的通信方法 |
| CN105718380B (zh) * | 2015-07-29 | 2019-06-04 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统 |
| CN105718992B (zh) * | 2015-07-29 | 2019-02-19 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统 |
| CN105718993B (zh) * | 2015-07-29 | 2019-02-19 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统以及其中的通信方法 |
| CN105608490B (zh) * | 2015-07-29 | 2018-10-26 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统以及其中的通信方法 |
| CN105718994B (zh) * | 2015-07-29 | 2019-02-19 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统 |
| CN105718991B (zh) * | 2015-07-29 | 2019-02-19 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统 |
| CN105718996B (zh) * | 2015-07-29 | 2019-02-19 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统以及其中的通信方法 |
| CN105718379B (zh) * | 2015-07-29 | 2018-09-14 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统以及其中细胞间群发通信方法 |
| CN105718392B (zh) * | 2016-01-15 | 2019-01-29 | 上海磁宇信息科技有限公司 | 细胞阵列文件存储系统及其文件存储设备与文件存储方法 |
| GB2542646B (en) * | 2016-03-18 | 2017-11-15 | Imagination Tech Ltd | Non-linear cache logic |
| CN107291209B (zh) * | 2016-04-01 | 2021-02-09 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统 |
| US10409754B2 (en) * | 2016-04-28 | 2019-09-10 | Smart Modular Technologies, Inc. | Interconnected memory system and method of operation thereof |
| CN107341129B (zh) * | 2016-04-29 | 2021-06-29 | 上海磁宇信息科技有限公司 | 细胞阵列计算系统及其测试方法 |
| JP6493318B2 (ja) * | 2016-06-24 | 2019-04-03 | 株式会社デンソー | データ処理システム |
| GB2553102B (en) * | 2016-08-19 | 2020-05-20 | Advanced Risc Mach Ltd | A memory unit and method of operation of a memory unit to handle operation requests |
| KR102631380B1 (ko) * | 2018-05-17 | 2024-02-01 | 에스케이하이닉스 주식회사 | 데이터 연산을 수행할 수 있는 다양한 메모리 장치를 포함하는 반도체 시스템 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2539385B2 (ja) * | 1986-08-08 | 1996-10-02 | 株式会社日立製作所 | 情報処理装置 |
| AU2278688A (en) | 1988-02-16 | 1989-08-17 | Sun Microsystems, Inc. | Distributed cache architecture |
| JPH0239339A (ja) | 1988-07-29 | 1990-02-08 | Hitachi Ltd | キヤツシユメモリ装置 |
| US5226169A (en) * | 1988-12-30 | 1993-07-06 | International Business Machines Corp. | System for execution of storage-immediate and storage-storage instructions within cache buffer storage |
| EP0375883A3 (en) | 1988-12-30 | 1991-05-29 | International Business Machines Corporation | Cache storage system |
| JPH033047A (ja) | 1989-05-31 | 1991-01-09 | Nec Corp | 演算機能付きメモリ |
| DE69132495T2 (de) * | 1990-03-16 | 2001-06-13 | Texas Instruments Inc., Dallas | Verteilter Verarbeitungsspeicher |
| US5617577A (en) * | 1990-11-13 | 1997-04-01 | International Business Machines Corporation | Advanced parallel array processor I/O connection |
| US5260898A (en) | 1992-03-13 | 1993-11-09 | Sun Microsystems, Inc. | Result cache for complex arithmetic units |
| US6000027A (en) * | 1992-08-25 | 1999-12-07 | Texas Instruments Incorporated | Method and apparatus for improved graphics/image processing using a processor and a memory |
| KR940004434A (ko) * | 1992-08-25 | 1994-03-15 | 윌리엄 이. 힐러 | 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법 |
| JP3207591B2 (ja) | 1993-03-19 | 2001-09-10 | 株式会社日立製作所 | キャッシュメモリを有する計算機の改良 |
| US6226722B1 (en) * | 1994-05-19 | 2001-05-01 | International Business Machines Corporation | Integrated level two cache and controller with multiple ports, L1 bypass and concurrent accessing |
| DE19540915A1 (de) * | 1994-11-10 | 1996-05-15 | Raymond Engineering | Redundante Anordnung von Festkörper-Speicherbausteinen |
| US5778436A (en) * | 1995-03-06 | 1998-07-07 | Duke University | Predictive caching system and method based on memory access which previously followed a cache miss |
| US5900011A (en) | 1996-07-01 | 1999-05-04 | Sun Microsystems, Inc. | Integrated processor/memory device with victim data cache |
| US5848254A (en) | 1996-07-01 | 1998-12-08 | Sun Microsystems, Inc. | Multiprocessing system using an access to a second memory space to initiate software controlled data prefetch into a first address space |
| JP3075183B2 (ja) | 1996-07-17 | 2000-08-07 | 日本電気株式会社 | キャッシュメモリシステム |
| US5895487A (en) * | 1996-11-13 | 1999-04-20 | International Business Machines Corporation | Integrated processing and L2 DRAM cache |
| JPH10214223A (ja) | 1997-01-29 | 1998-08-11 | Hitachi Ltd | 情報処理システム |
| US5987577A (en) * | 1997-04-24 | 1999-11-16 | International Business Machines | Dual word enable method and apparatus for memory arrays |
| US6192451B1 (en) * | 1998-02-17 | 2001-02-20 | International Business Machines Corporation | Cache coherency protocol for a data processing system including a multi-level memory hierarchy |
| US6453398B1 (en) * | 1999-04-07 | 2002-09-17 | Mitsubishi Electric Research Laboratories, Inc. | Multiple access self-testing memory |
-
2000
- 2000-01-20 US US09/488,405 patent/US6578110B1/en not_active Expired - Lifetime
- 2000-01-21 BR BR0008905-2A patent/BR0008905A/pt not_active Application Discontinuation
- 2000-01-21 WO PCT/JP2000/000278 patent/WO2000043902A1/en active IP Right Grant
- 2000-01-21 TW TW089100987A patent/TW472197B/zh not_active IP Right Cessation
- 2000-01-21 AU AU30756/00A patent/AU3075600A/en not_active Abandoned
- 2000-01-21 KR KR1020017009201A patent/KR100678372B1/ko not_active IP Right Cessation
- 2000-01-21 JP JP2000595256A patent/JP3698358B2/ja not_active Expired - Fee Related
- 2000-01-21 EP EP00900858A patent/EP1161729B1/en not_active Expired - Lifetime
- 2000-01-21 EP EP04011042A patent/EP1445701A3/en not_active Withdrawn
- 2000-01-21 ES ES00900858T patent/ES2220386T3/es not_active Expired - Lifetime
- 2000-01-21 AT AT00900858T patent/ATE266884T1/de not_active IP Right Cessation
- 2000-01-21 CA CA002364338A patent/CA2364338A1/en not_active Abandoned
- 2000-01-21 CN CNB008029830A patent/CN100483389C/zh not_active Expired - Lifetime
- 2000-01-21 RU RU2001122104/09A patent/RU2001122104A/ru not_active Application Discontinuation
- 2000-01-21 DE DE60010674T patent/DE60010674T2/de not_active Expired - Lifetime
-
2002
- 2002-02-06 HK HK02100939.2A patent/HK1039809A1/zh unknown
-
2003
- 2003-04-24 US US10/422,117 patent/US6745290B2/en not_active Expired - Lifetime
-
2004
- 2004-04-20 US US10/827,749 patent/US7028141B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1445701A3 (en) | 2009-03-25 |
| JP2002535777A (ja) | 2002-10-22 |
| BR0008905A (pt) | 2001-11-06 |
| EP1161729A1 (en) | 2001-12-12 |
| US6578110B1 (en) | 2003-06-10 |
| KR100678372B1 (ko) | 2007-02-05 |
| TW472197B (en) | 2002-01-11 |
| HK1039809A1 (zh) | 2002-05-10 |
| US7028141B2 (en) | 2006-04-11 |
| ES2220386T3 (es) | 2004-12-16 |
| CN100483389C (zh) | 2009-04-29 |
| US20040215881A1 (en) | 2004-10-28 |
| CN1341242A (zh) | 2002-03-20 |
| US20030217228A1 (en) | 2003-11-20 |
| ATE266884T1 (de) | 2004-05-15 |
| RU2001122104A (ru) | 2003-06-27 |
| KR20010101628A (ko) | 2001-11-14 |
| EP1445701A2 (en) | 2004-08-11 |
| EP1161729B1 (en) | 2004-05-12 |
| CA2364338A1 (en) | 2000-07-27 |
| DE60010674D1 (de) | 2004-06-17 |
| DE60010674T2 (de) | 2005-06-16 |
| WO2000043902A1 (en) | 2000-07-27 |
| AU3075600A (en) | 2000-08-07 |
| US6745290B2 (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3698358B2 (ja) | 高速プロセッサシステム、これを使用する方法及び記録媒体 | |
| CN112558889B (zh) | 一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置 | |
| US20120254523A1 (en) | Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system | |
| JPH04233641A (ja) | データプレフェッチの方法およびその装置 | |
| JP2021034052A (ja) | 異種メモリを有するメモリシステム、これを含むコンピュータシステム及びそのデータ管理方法 | |
| JP2002007373A (ja) | 半導体装置 | |
| JP4656565B2 (ja) | 高速プロセッサシステム、これを使用する方法及び記録媒体 | |
| JPH04250542A (ja) | コンピューターメモリシステム | |
| JP3701409B2 (ja) | メモリシステム | |
| JP2580263B2 (ja) | バッファ記憶装置 | |
| JP2000047942A (ja) | キャッシュメモリ制御装置及びその制御方法 | |
| JP3204157B2 (ja) | 計算機のデータ供給方式 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPH10320278A (ja) | メモリコントローラ及びコンピュータシステム | |
| JPH0644139A (ja) | ディスクキャッシュシステムおよびそのページ置き換え制御方法 | |
| JPH11203198A (ja) | メモリアクセス制御装置 | |
| US8230173B2 (en) | Cache memory system, data processing apparatus, and storage apparatus | |
| JPH0573420A (ja) | キヤツシユメモリを持つコンピユータ | |
| MXPA01007416A (en) | High-speed processor system, method of using the same, and recording medium | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPH1055308A (ja) | キャッシュメモリ | |
| JPH04340143A (ja) | ディジタル計算機 | |
| JPH0415495B2 (ja) | ||
| JPS6158061A (ja) | バツフアメモリの制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050608 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |