JP2551613B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キヤツシユメモリと拡張記憶装置とを備え
たデータ処理装置に係り、特に、キヤツシユメモリのヒ
ツト率を低下させることのないデータ処理装置に関す
る。

〔従来の技術〕

主記憶装置（以下、MSという）の他に拡張記憶装置
（以下、ESという）を有するデータ処理装置に関する従
来技術として、例えば、特開昭58−9276号公報等に記載
された技術が知られている。この種従来技術によるデー
タ処理装置は、ESとMSとの間のデータ転送を4KB（キロ
バイト）の大きさのページ単位で行うものであり、デー
タ転送の制御を入出力プロセツサ（以下、IOPという）
により行うものである。以下、この従来技術を図面によ
り説明する。

第２図は従来技術及び本発明が適用されるデータ処理
装置を示すブロツク図である。図において、１は命令プ
ロセツサ（以下、IPという）、２はIOP、３はシステム
制御装置（以下、SCという）、４はMS、５はESである。

第２図に示すデータ処理装置が従来技術によるもので
ある場合、MS4内のデータをES5に転送する動作は、IOP2
のフエツチリクエストにより、MS4内のデータがSC3を介
して、一旦IOP2に転送され、次いで、IOP2がES5へスト
アリクエストを発行して、IOP2内のデータをES5に書込
むことにより行われる。

近年、IP1内に設けられている高速のバツフア記憶装
置（以下、BSという）の外に、SC3内に大容量中速のバ
ツフア記憶装置としてのワーク記憶装置（以下、WSとい
う）を備えたデータ処理装置が現われてきたが、このよ
うなデータ処理装置は、前述した従来技術と同様にMS4
とES5との間でデータ転送を行う場合のWSの制御をどの
ように行うかという点についての配慮がなされていな
い。

また、ES4とES5との間のデータ転送は、IOP2ではな
く、IP1によつて制御することも可能であるが、このよ
うな方式の場合に、IP1内のBSを、MS4とES5との間のデ
ータ転送時にどう制御するかという配慮がなされていな
かつた。

〔発明が解決しようとする課題〕

MSとESとの間のデータ転送は、例えば、4KBのページ
単位で、しかも、十数ページが連続して行われる場合が
多い。そして、第２図により説明したようなWSを備える
データ処理装置では、このWSを介してMSとESとの間のデ
ータ転送が行われる。このため、例えば、256KBの記憶
容量のWSを有するデータ処理装置において、IOPの制御
によつて、MSとESとの間のデータ転送を16回連続して行
つたとすると、4KB×16＝64KBのデータ、すなわちWSの
全記憶容量の1/4の容量のデータが、WS内で書換えられ
ることになる。また、同様に、このMSとESとの間のデー
タ転送を、64KBの記憶容量を有するBSを備えるIPが、通
常のMS内のデータ転送命令（MOVE命令）と同様に行つた
とすると、64KBの記憶容量を有するBSの内容は全て書換
えられてしまう。

前述したMSとESとの間のデータ転送が、ESからMSに対
して行われるページイン動作の場合、ESからMSへ転送さ
れるデータは、以降のデータ処理で使用するために転送
されるものである。従つて、ESからMSへのデータ転送に
際して、WSまたはBSに登録されるデータは、有効なデー
タであり、以降のWSまたはBSのヒツト率を低下させるこ
とにはならない。

しかし、MSとESとの間のデータ転送が、MSからESに対
して行われるのは、MS上の不要となつたページをページ
アウトするためであるから、このMSからESに転送される
データは、以後使用されないデータである。つまり、MS
からESへのデータ転送に際して、WSまたはBS内に全く無
駄なデータが登録されてしまうことになり、以後のプロ
グラム走行時における命令／データのBSまたはWSのヒツ
ト率が低下してしまう。

すなわち、前述した従来技術によるデータ処理装置
は、MSとESとの間のデータ転送時におけるWSまたはBSの
制御に対する配慮がなされていないため、MSからESへの
データ転送の後、その際に、WSまたはBS内に登録された
データの、その後の処理におけるヒツト率が著しく低下
してしまうという問題点がある。

本発明の目的は、前記従来技術の問題点を解決し、MS
からESへデータを転送した後、WS、BSといつたキヤツシ
ユ記憶装置のヒツト率の低下を回避することのできるデ
ータ処理装置を提供することにある。

〔課題を解決するための手段〕

本発明によれば、前記目的は、MS内のデータをESに転
送する場合には、キヤツシユ記憶装置を全く使用しない
か、または、その一部分のみを使用して行い、すなわ
ち、転送データをキヤツシユ内に全く登録しないか、キ
ヤツシユの一部にのみ登録するようにして行い、ES内の
データをMSに転送する場合には、キヤツシユを使用し
て、すなわち、転送データを全てキヤツシユに登録して
行うようにすることにより達成される。

〔作 用〕

ESからMSへデータを転送する場合、そのデータ転送
は、SC等の内部に備えられたWSを介して行われるが、こ
の場合の転送データは、以降のデータ処理において用い
られるものであり、この転送データがWS内に登録されて
も、その後、WS内のデータのヒツト率を低下させること
はない。また、MSからESへデータを転送する場合、その
データ転送は、WSを介することなく、あるいは、WSの一
部のみを用いて行われる。この場合の転送データは、以
後の処理で使用されないデータであるが、このデータ
は、転送時にWSに登録されることがなく、WSの一部を用
いた転送が行われる場合にも、その一部にのみ登録され
るのであるから、その後のWS内のデータのヒツト率を低
下させることはない。

〔実施例〕

以下、本発明によるデータ処理装置の実施例を図面に
より詳細に説明する。

第１図は本発明の一実施例を示すブロツク図、第２図
はすでに説明した従来技術によるデータ処理装置であ
り、かつ、本発明が適用されるデータ処理装置の一実施
例を示すブロツク図、第３図、第４図は第２図における
本発明の動作を説明する図である。第１図〜第４図にお
いて、６はWS、７はバツフアレジスタ（以下、BRとい
う）、８はプロセツサ、９はBSであり、他の符号は従来
技術で説明した場合と同一である。

第１図に示す本発明が適用されたデータ処理装置は、
キヤツシユメモリによるBS9を備えたプロセツサ８と、M
S4と、ES5とにより構成されている。このように構成さ
れたデータ処理装置において、MS4内のデータをES5に転
送する場合、プロセツサ８は、その内部に有するBS9を
使用することなく、例えば、図示しない小容量のバツフ
アレジスタ等を介してこのデータ転送を実行する。従つ
て、このデータ転送後も、BS6の内容は、変わらない。
一方、ES5内のデータをMS4に転送する場合、プロセツサ
８は、その内部に有するBS9を使用して、このデータ転
送を実行する。このため、このデータ転送の実行後、BS
9内には、このデータ転送における転送データが登録さ
れた状態となる。このため、BS9の内容は、データ転送
の方向がどのような方向であつても、常にヒツト率の高
いデータが保持されることになる。

第２図に示す実施例は、従来技術の場合と同様に構成
されており、この場合、SC3内にキヤツシユメモリによ
るWS6が備えられており、MS4とES5との間のデータ転送
は、IOP2の制御により、SC3を介して行われ、第１図で
説明したと同様に行われる。すなわち、WS6を用いずにM
S4からES5へのデータの転送が行われ、WS6を用いてES5
からMS4へのデータの転送が行われる。

以下、この場合のデータの転送動作を第３図、第４図
により詳細に説明する。この例では、WS6がストアイン
方式のキヤツシユであるとして、MS4とES5との間のデー
タの転送の制御について説明を進める。

第３図は、MS4内のデータをES5に転送する場合の動作
を説明するものである。いま、IOP2が、SC3に対してMS4
内の32Bのデータをフエツチするリクエストを発行した
とする。SC3は、これにより、MS4内の32Bのデータをパ
スを介して読出し、そのデータをBR7にセツトする。
次に、IOP2がこのBR7内のデータをES5にストアするリク
エストをSC3に対して発行すれば、SC3は、このBR7内の
データをパスを介してES5に書込む。このように行わ
れるMS4からES5へのデータの転送は、全くWS6を使用す
ることなく行われる。この動作においては、BR7に代つ
て、WS6内の32Bの領域を用いてもよい。

一方、ES5内のデータをMS4に転送する動作を説明する
のが第４図である。この場合の動作は、MS4内のデータ
転送と同じである。すなわち、まず、IOP2は、SC3に対
し、ES5から32Bのデータをフエツチするリクエストを発
行する。もし、このデータがWS6内にすでに登録されて
いれば、SC3は、WS6内の該当データをIOP2に転送する。
リクエストされたデータがWS6内に登録されていない場
合、SC3は、ES5からパスを介して、目的の32Bを含む2
56BのデータをWS6に転送し、同時に目的の32Bのデータ
をIOP2へ転送する。次に、IOP2は、フエツチしてきた32
BのデータをMS4にストアするリクエストをSC3に対して
発行し、スタアデータをSC3に送出する。

SC3は、ストアするアドレスのデータがWS6内にすでに
登録されていれば、WS6に対してのみ書込みを行う。も
し、ストアするアドレスのデータがWS6に登録されてい
ない場合、SC3は、MS4からストアすべきアドレスを含む
256Bのデータをパスを介してWS6に転送してから、IOP
2からの32BのストアデータをWS6に書込む。このような
動作により、ES5からWS6に転送されたデータは、その後
のデータ処理において、WS6にES5から他のデータの転送
が必要となつた場合に、その時点でMS4に転送される。

ES5またはMS4とWS6との間のデータ転送は、256B単位
であり、一方、IOP2からの32Bのリクエストのフエツチ
アドレス、ストアアドレスは、連続しているので、WS6
へのデータ転送が一度に256Bの単位で行われると、その
後のIOP2からの７回の32Bのリクエストは、MS4またはES
5をアクセスすることなく、WS6のみをアクセスすればよ
いため、アクセスタイムが短縮できる。すなわち、WS6
を用いることにより、データのバツフアリング効果が期
待でき、ES5からMS4への転送命令の処理時間が短縮でき
る。このES5からMS4へのデータの転送が十数ページにわ
たり行われると、この十数ページ分のMS4にストアされ
たデータは、WS6内に登録されて残ることになる。この
ため、その後の命令で、IP1がこれらのデータを使用し
ようとする場合、IP1は、WS6をアクセスするだけで必要
なデータを得ることができ、MS4上のデータをアスセス
する必要がないので、アクセス時間が短縮できる。

前述した実施例の動作は、WS6がストアイン方式のキ
ヤツシユメモリにより構成されたものとして説明した
が、WS6は、ストアスルー方式のキヤツシユメモリであ
つてもよく、この場合、ES5からWS6に転送されたデータ
は、WS6に登録されると同時に、MS4に転送される。

前述の本発明の実施例は、MS4からES5へのデータ転送
時における以後の処理にあまり必要としないデータの転
送をWS等のキヤツシユメモリを使用することなく行い、
ES5からMS4へのデータ転送時における以降の処理に使用
されるデータの転送をWS等のキヤツシユメモリを使用し
て行なつているので、常に、キヤツシユメモリ内のデー
タのヒツト率を高く保持することができる。

〔発明の効果〕

以上説明したように、本発明によれば、MSからESへの
データ転送をキヤツシユメモリを使用しないで行うた
め、このデータ転送命令以降のプログラム走行中のキヤ
ツシユのヒツト率の低下を回避することができ、一方、
ESからMSへのデータ転送をキヤツシユメモリを使用して
行うため、このデータ転送以降のプログラム走行中のキ
ヤツシユのヒツト率を高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、第２図は
従来技術及び本発明の一実施例を示すブロツク図、第３
図、第４図は本発明の動作を説明する図である。 １……命令プロセツサ（IP）、２……入出力プロセツサ
（IOP）、３……システム制御装置（SC）、４……主記
憶装置（MS）、５……拡張記憶装置（ES）、６……ワー
ク記憶装置（WS）、７……バツフアレジスタ（BR）、８
……プロセツサ、９……バツフア記憶装置（BS）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】主記憶装置と、拡張記憶装置と、キヤツシ
   ユメモリを内蔵するプロセツサとから成るデータ処理装
   置において、主記憶装置のデータを拡張記憶装置に転送
   する場合、前記キヤツシユメモリを全く使用しないか、
   または、キヤツシユメモリの一部分のみを使用してデー
   タの転送を行い、拡張記憶装置のデータを主記憶装置に
   転送する場合、前記キヤツシユメモリを使用してデータ
   転送を行うことを特徴とするデータ処理装置。