JP2021034052A - 異種メモリを有するメモリシステム、これを含むコンピュータシステム及びそのデータ管理方法 - Google Patents

異種メモリを有するメモリシステム、これを含むコンピュータシステム及びそのデータ管理方法 Download PDF

Info

Publication number
JP2021034052A
JP2021034052A JP2020139917A JP2020139917A JP2021034052A JP 2021034052 A JP2021034052 A JP 2021034052A JP 2020139917 A JP2020139917 A JP 2020139917A JP 2020139917 A JP2020139917 A JP 2020139917A JP 2021034052 A JP2021034052 A JP 2021034052A
Authority
JP
Japan
Prior art keywords
memory
access
hot
memory device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020139917A
Other languages
English (en)
Inventor
美仙 韓
Mi Seon Han
美仙 韓
明瑞 金
Myoung Seo Kim
明瑞 金
允晶 文
Yun Jeong Mun
允晶 文
義哲 林
Eui Cheol Lim
義哲 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2021034052A publication Critical patent/JP2021034052A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3471—Address tracing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)

Abstract

【課題】動作性能の向上が可能な異種メモリを有するメモリ装置(又はメモリシステム)、それを含むコンピュータシステム及びそのデータ管理方法を提供する。【解決手段】コンピュータシステム１０が備えるメモリ装置２００は、複数のアクセス管理領域を含む第１のメモリ及び第１のアクセスレイテンシを有する第１のメモリ装置２１０と、第１のメモリ装置の第1のアクセスレイテンシと異なる第２のアクセスレイテンシを有する第２のメモリ装置２５０とを含む。第１のメモリの複数のアクセス管理領域の各々は、複数のページを含む。第１のメモリ装置は、複数のアクセス管理領域のうち、設定の値に到達したアクセス回数を有するホットアクセス管理領域を検出し、ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページを検出する。一つ又はそれ以上のホットページに保存されたデータは、第２のメモリ装置に移動される。【選択図】図１

Description

本発明は、コンピュータシステムに関し、より詳細には異種メモリを有するメモリ装置(又はメモリシステム)、これを含むコンピュータシステム及びそのデータ管理方法に関する。
コンピュータシステムは、多様な形態のメモリ装置を含むことができる。メモリ装置は、データを保存するためのメモリ及びメモリの動作を制御するメモリコントローラを含む。メモリは、ＤＲＡＭ(dynamic random access memory)やＳＲＡＭ(static random access memory)などのような揮発性(volatile)メモリと、ＥＥＰＲＯＭ(Electrically Erasable Programmable ROM)やＦＲＡＭ（登録商標）(Ferroelectric RAM)やＰＣＲＡＭ(Phase change Random Access Memory)やＭＲＡＭ(Magnetic RAM)やフラッシュメモリ(Flash Memory)などのような不揮発性(non-volatile)メモリとを含むことができる。揮発性メモリに保存されたデータが電源供給の中断時に消滅されるのに対し、不揮発性メモリに保存されたデータは電源供給の中断時にも消滅されない。最近は、このような異種のメモリを搭載したメモリ装置が開発されている。
また、揮発性メモリは動作速度が速いのに対し、不揮発性メモリは動作速度が相対的に遅い。よって、メモリシステムの性能向上のために、頻繁にアクセスされるデータ(例えば、ホットデータ)は揮発性メモリに保存し、頻繁にアクセスされないデータ(例えば、コールドデータ)は不揮発性メモリに保存する必要がある。
本発明は、動作性能の向上が可能な異種メモリを有するメモリ装置(又はメモリシステム)、それを含むコンピュータシステム及びそのデータ管理方法を提供する。
本発明の実施例に係るメモリシステムは、複数のアクセス管理領域を含む第１のメモリ及び第１のアクセスレイテンシ(access latency)を有する第１のメモリ装置と、前記第１のメモリ装置の第１のアクセスレイテンシと異なる第２のアクセスレイテンシを有する第２のメモリ装置とを含む。第１のメモリの複数のアクセス管理領域の各々は複数のページを含み、第１のメモリ装置は前記複数のアクセス管理領域のうち、設定の値に到達したアクセス回数を有するホットアクセス管理領域を検出し、前記ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページを検出するように構成される。一つ又はそれ以上のホットページに保存されたデータが前記第２のメモリ装置に移動する。
本発明の実施例に係るコンピュータシステムは、中央処理装置(central processing unit；CPU)；及び、前記中央処理装置とシステムバスを介して連結したメモリシステムを含む。前記メモリシステムは、複数のアクセス管理領域を含む第１のメモリ及び第１のアクセスレイテンシを有する第１のメモリ装置と、前記第１のメモリ装置の第１のアクセスレイテンシと異なる第２のアクセスレイテンシを有する第２のメモリ装置とを含む。第１のメモリの複数のアクセス管理領域の各々は複数のページを含み、第１のメモリ装置は前記複数のアクセス管理領域のうち、設定の値に到達したアクセス回数を有するホットアクセス管理領域を検出し、前記ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページを検出するように構成される。一つ又はそれ以上のホットページに保存されたデータが前記第２のメモリ装置に移動する。
本発明の実施例に係るコンピュータシステムのデータ管理方法は、中央処理装置(ＣＰＵ)が、第１のメモリ装置の第１のメモリ内にホットアクセス管理領域が存在するか否かを確認するためのホットアクセス管理領域確認命令を前記第１のメモリ装置に転送するステップ；前記第１のメモリ装置が、前記ホットアクセス管理領域確認命令に応じて、前記ホットアクセス管理領域内の一つ又はそれ以上のホットページに関連した情報を含む第１の応答、又は、前記第１のメモリ内に前記ホットアクセス管理領域が存在しないことを示す第２の応答を前記中央処理装置に転送するステップ；及び、前記第１のメモリ装置から前記第１の応答が受信されると、前記中央処理装置(ＣＰＵ)が、前記第１のメモリの前記一つ又はそれ以上のホットページに保存されたホットデータを、前記第２のメモリ装置の第２のメモリ内のコールドデータと交換するためのデータ移動(data migration)の命令を前記第１及び第２のメモリ装置に転送するステップを含む。前記第１のメモリ装置は前記第２のメモリ装置より長いアクセスレイテンシを有する。
本発明の実施例に係るメモリ割り当て方法は、中央処理装置(ＣＰＵ)がページ割り当て要請及び仮想住所を受信するステップ；前記中央処理装置が前記受信された仮想住所に対応する物理住所に対するホットページ検出履歴を確認するステップ；確認結果に応じて前記受信された仮想住所に対応するページを前記第１のメモリ装置の第１のメモリ及び前記第２のメモリ装置の第２のメモリに割り当てるステップを含む。
本発明の実施例に係るメモリ装置は、不揮発性メモリ及び前記不揮発性メモリの動作を制御するコントローラを含む。前記コントローラは、前記不揮発性メモリを各々複数のページを含む複数のアクセス管理領域に区分する。前記コントローラは、前記複数のアクセス管理領域の各々に対するアクセス回数を保存するアクセス回数テーブルと、前記複数のアクセス管理領域の各々に含まれた前記複数のページに対応するビットからなる複数のビットベクトルとを含む。前記コントローラは、前記不揮発性メモリがアクセスされると、前記複数のアクセス管理領域のうち、アクセスされたアクセス管理領域に対応する前記アクセス回数テーブルの空間に前記アクセスされたアクセス管理領域のアクセス回数を保存し、前記アクセスされたアクセス管理領域に対応するビットベクトルのビットのうち、アクセスされたページに対応するビットを第１の値に設定する。
本実施例によれば、メモリ装置から直接アクセス回数が高いホットページを検出することで、実質的に有効な(又は有意味な)ホットデータを動作速度の速いメモリに移動させることができるので、システム全体の動作性能を向上させることができる。
また、本実施例によれば、ホットページ検出履歴によって動作速度が速いメモリ又は動作速度が遅いメモリにページを割り当てることで、データ移動を減少させ、動作速度が速いメモリへのアクセスを増加させ、システムの全体性能を向上させることができる。
本発明の実施例に係るコンピュータシステムを示す図である。 図１のメモリ装置の構成を示す図である。 本発明の実施例に係る第１のメモリに含まれたページが複数のアクセス管理領域にグループした例を示す図である。 本発明の実施例に係る第１のメモリ装置の第１のコントローラを示す図である。 本発明の他の実施例に係る第１のメモリ装置の第１のコントローラを示す図である。 本発明の実施例に係るアクセス回数テーブルを示す図である。 本発明の実施例に係るビットベクトルを示す図である。 アクセス管理領域に対するアクセスの発生を示す図である。 アクセス管理領域のアクセス回数が保存されたアクセス回数テーブルを示す図である。 アクセス管理領域のアクセスされたページに対応するビットが‘セット(set)’値に設定されたビットベクトルを示す図である。 本発明の実施例に係るデータ管理方法を示すフローチャートである。 本発明の実施例に係るデータ管理方法を示すフローチャートである。 本発明の実施例に係る第１のメモリ装置及び第２のメモリ装置間のデータ移動を示す図である。 本発明の実施例に係る第１のメモリ及び第２のメモリの各々に対するＬＲＵ(least recently used)キュー(queue)を示す図である。 本発明の実施例に係るデータ交換後に更新された第１のＬＲＵキュー及び第２のＬＲＵキューを示す図である。 本発明の実施例に係る仮想住所及び物理住所間のマッピングのためのページテーブルを示す図である。 図１０ａのページマッピングエントリ(ＰＭＥ)を示す図である。 本発明の実施例に係るメモリ割り当て方法を示すフローチャートである。 本発明の実施例に係るシステムを示す図である。 本発明の他の実施例に係るシステムを示す図である。
以下、添付図面に基づき、本発明の好適な実施例を詳細に説明する。
図１は、本発明の実施例に係るコンピュータシステム１０を示す図である。
本実施例に係るコンピュータシステム１０は、例えば、メインフレームコンピュータ、サーバーコンピュータ、パーソナルコンピュータ、モバイル機器、及びプログラム可能な家電製品などのような汎用或いは特殊な目的のコンピュータシステムであり得る。
図１に示すように、コンピュータシステム１０は、システムバス５００に電気的に連結している中央処理装置(central processing unit、CPU)１００、メモリ装置２００、ストレージ３００及び入出力インターフェース４００を含む。一実施例によれば、コンピュータシステム１０は、ＣＰＵ１００に連結しているキャッシュ(cache)１５０をさらに含むことができる。
ＣＰＵ１００は商用利用可な多様なプロセッサであり、例えば、ＡＭＤ（登録商標） Ａｔｈｌｏｎ（登録商標）、Ｄｕｒｏｎ（登録商標）及びＯｐｔｅｒｏｎ（登録商標）プロセッサ；ＡＲＭ（登録商標）アプリケーション、組み込み及び保安プロセッサ；ＩＢＭ（登録商標）とＭｏｔｏｒｏｌａ（登録商標） ドラゴンボール（登録商標）及びパワーＰＣ（登録商標）プロセッサ;ＩＢＭ（登録商標）とＳｏｎｙ（登録商標）セルプロセッサ；Ｉｎｔｅｌ（登録商標） Ｃｅｌｅｒｏｎ（登録商標）、Ｃｏｒｅ(２)Ｄｕｏ（登録商標）、 Ｃｏｒｅ ｉ３、 Ｃｏｒｅ ｉ５、 Ｃｏｒｅ ｉ７、Ｉｔａｎｉｕｍ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、Ｘｅｏｎ（登録商標）、ＸＳｃａｌｅ（登録商標）プロセッサ；及び類似なプロセッサを無限に含むことができる。デュアルマイクロプロセッサ、マルチ−コアプロセッサ、及び他のマルチ−プロセッサアーキテクチャがＣＰＵ１００として採択され得る。
ＣＰＵ１００は、メモリ装置２００(又はメモリシステム)に保存されたプログラム及び/又はデータの処理又は実行が可能である。例えば、ＣＰＵ１００は、クロック信号発生器(図示せず)により提供されたクロック信号に応じて前記プログラム及び/又は前記データの処理又は実行が可能である。
また、ＣＰＵ１００は、キャッシュ１５０及びメモリ装置２００をアクセス(access)するように構成できる。例えば、ＣＰＵ１００はデータをメモリ装置２００に保存できる。メモリ装置２００に保存されるデータは、ストレージ３００から読み出されたデータ、或いは、入出力インターフェース４００を介して入力されたデータであり得る。また、ＣＰＵ１００は、キャッシュ１５０及びメモリ装置２００に保存されたデータを読み出すむことができる。
一方、ＣＰＵ１００は、メモリ装置２００に保存されたデータに基づいて多様な動作が遂行できる。例えば、ＣＰＵ１００は、メモリ装置２００に含まれた第１のメモリ装置２１０及び第２のメモリ装置２５０間でデータ移動を遂行するための命令をメモリ装置２００に提供できる。
キャッシュ１５０は、相対的に動作速度が速い装置及び相対的に動作速度が遅い装置間の動作速度の差によるボトルネック(bottleneck)現象を低減するための汎用メモリである。即ち、キャッシュ１５０は、相対的に高速に動作するＣＰＵ１００及び相対的に低速に動作するメモリ装置２００間のデータのボトルネック現象を緩和させる。キャッシュ１５０は、メモリ装置２００に保存されたデータのうち、ＣＰＵ１００がよくアクセスするデータをキャッシングすることができる。
図１には示していないが、キャッシュ１５０は複数のキャッシュを含むことができる。例えば、キャッシュ１５０はＬ１キャッシュやＬ２キャッシュなどを含むことができる。ここで、‘Ｌ’はレベルを意味する。一般に、Ｌ１キャッシュは、ＣＰＵ１００内に内蔵され、データの参照及び使用に優先的に用いられる。Ｌ１キャッシュは、キャッシュ１５０に含まれたキャッシュのうち、動作速度が 最も速いが、保存容量は小さいことがある。Ｌ１キャッシュにターゲットデータが存在しないと(例えば、キャッシュミス)、ＣＰＵ１００はＬ２キャッシュがアクセスできる。Ｌ２キャッシュは、Ｌ１キャッシュより相対的に動作速度が遅いが、保存容量は大きいことがある。Ｌ２キャッシュにターゲットデータが存在しないと、ＣＰＵ１００はメモリ装置２００をアクセスする。
メモリ装置２００は、第１のメモリ装置２１０及び第２のメモリ装置２５０を含むことができる。第１のメモリ装置２１０及び第２のメモリ装置２５０は、互いに異なる構造を持つことができる。例示的に、第１のメモリ装置２１０は、不揮発性メモリ(non-volatile memory、NVM)及び不揮発性メモリを制御するコントローラを含み、第２のメモリ装置２５０は、揮発性メモリ(volatile memory、VM)及び揮発性メモリを制御するコントローラを含むことができる。例えば、揮発性メモリはＤＲＡＭ(dynamic random access memory)であり、不揮発性メモリはＰＣＲＡＭ(phase change RAM)であるが、これに限定されるものではない。
コンピュータシステム１０は、メモリ装置２００にデータを短期的且つ一時的に保存できる。また、メモリ装置２００は、ファイルシステム形式のデータを保存したり、読み出し専用空間を別に置いて運営体制プログラムを保存したりすることができる。一方、ＣＰＵ１００が応用プログラムを実行する際、応用プログラムの少なくとも一部はストレージ３００から読み出されてメモリ装置２００にロードできる。メモリ装置２００については以後図に基づいて詳細に説明する。
ストレージ３００は、ハードディスクドライブ(以下、ＨＤＤ)及びＳＳＤ(solid state drive)の一つを含むことができる。ストレージは、コンピュータシステム１０が使用者データを長期間に保存するための大容量保存媒体である。ストレージ３００には、運営システム(Operation System、ＯＳ)や応用プログラム(application program)やプログラムデータ(program data)などが保存できる。
入出力インターフェース４００は、入力インターフェース及び出力インターフェースとして含むことができる。入力インターフェースは外部入力装置と連結することができる。一実施例によれば、外部入力装置は、キーボード(keyboard)、マウス(Mouse)、マイク(Mike)及びスキャナー(Scanner)などであり得る。使用者は、外部入力装置を介して命令、データ及び情報をコンピュータシステム１０に入力できる。
出力インターフェースは、外部出力装置と連結することができる。一実施例によれば、外部出力装置は、モニタ(Monitor)、プリンタ(Printer)及びスピーカ(Speaker)などであり得る。使用者の命令に対するコンピュータシステム１０の実行及び処理の結果は、外部出力装置により表現される。
図２は、図１のメモリ装置２００を示す図である。図２に示すように、メモリ装置２００は、第１のメモリ２３０、例えば、不揮発性メモリを含む第１のメモリ装置２１０と、第２のメモリ２７０、例えば、揮発性メモリを含む第２のメモリ装置２５０とを含むことができる。第１のメモリ装置２１０は第２のメモリ装置２５０より動作速度が遅いが、保存容量は大きいことがある。動作速度は書き込み速度及び読み出し速度を含むことができる。
前述したように、キャッシュ１５０においてキャッシュミスが発生した場合、ＣＰＵ１００はメモリ装置２００をアクセスしてターゲットデータを検索する。第２のメモリ装置２５０が第１のメモリ装置２１０より動作速度が速いので、ＣＰＵ１００が検索するターゲットデータが第２のメモリ装置２５０に保存された場合、第１のメモリ装置２１０に保存された場合より速くアクセスできる。
このために、ＣＰＵ１００は、第１のメモリ装置２１０に保存され、相対的にアクセス回数が多いデータ(以下、‘ホットデータ’という)を第２のメモリ装置２５０に移動させ、第２のメモリ装置２５０に保存され、相対的にアクセス回数が少ないデータ(以下、‘コールドデータ’という)を第１のメモリ装置２１０に移動させるようにメモリ装置２００が制御できる。
このとき、ＣＰＵ１００で第１のメモリ装置２１０に対してページ単位にアクセス回数を管理する場合、ＣＰＵ１００で判断したホットデータ及びコールドデータは、第１のメモリ装置２１０に保存された実際のホットデータ及びコールドデータと異なることがある。これは、外部装置からＣＰＵ１００に受信されるアクセス要請のうち、大部分はキャッシュ１５０でヒットされ、メモリ装置２００へのアクセスは極めて一部に過ぎず、ＣＰＵ１００ではアクセスされたデータがキャッシュ１５０に保存されたものか、または、メモリ装置２００に保存されたものかを正確に判断出来ないためである。
これにより、本実施例では、メモリ装置２００の第１のメモリ装置２１０がＣＰＵ１００の要請(又は命令)により、第１のメモリ２３０内にホットページが含まれたホットアクセス管理領域が存在するか否かを確認し、ホットアクセス管理領域内で一つ又はそれ以上のホットページを検出し、検出された一つ又はそれ以上のホットページに関連した情報(例えば、住所)をＣＰＵ１００に提供する。ＣＰＵ１００は、第１のメモリ装置２１０から提供された情報に基づき、第１のメモリ装置２１０及び第２のメモリ装置２５０間のデータ移動を遂行するようにメモリ装置２００を制御する。このとき、第１のメモリ装置２１０及び第２のメモリ装置２５０間のデータ移動は、第１のメモリ２３０内のホットページに保存されたホットデータと、第２のメモリ２７０内のコールドページに保存されたコールドデータとを交換する動作であり得る。このための具体的な構成及び方法は、以後図面に基づいて詳細に説明する。
また、図２を参照すれば、第１のメモリ装置２１０は、第１のコントローラ２２０及び第１のメモリ２３０を含むことができる。また、第２のメモリ装置２５０は、第２のコントローラ２６０及び第２のメモリ２７０を含むことができる。図２では図面の簡略化のために、第１のメモリ２３０及び第２のメモリ２７０を各々一つのメモリブロック又はチップとして示したが、第１のメモリ２３０及び第２のメモリ２７０は、各々複数のメモリブロック又は複数のメモリチップを含むこともできる。
第１のメモリ装置２１０の第１のコントローラ２２０は第１のメモリ２３０の動作が制御できる。第１のコントローラ２２０は、ＣＰＵ１００から受信された命令に対応する動作を遂行するように第１のメモリ２３０が制御できる。
図３は、本発明の実施例に係る第１のメモリ２３０に含まれたページが複数のアクセス管理領域にグループした例を示す図である。
図３に示すように、第１のコントローラ２２０は、第１のメモリ２３０のページを含むデータ保存領域を複数の領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎ(ｎは正の整数である)としてグループ化できる。複数の領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎは、各々複数のページＰａｇｅ１〜Ｐａｇｅｋ(ｋは正の整数である)を含むことができる。以後では複数の領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎを各々‘アクセス管理領域’という。
第１のコントローラ２２０は、アクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々に対するアクセス回数が管理できる。第１のコントローラ２２０が第１のメモリ２３０に対するアクセス回数をページ単位に管理せず、ページ単位より大きいアクセス管理領域単位に管理することは、第１のメモリ２３０の保存容量は非常に大きいので、ページ単位にアクセス回数を管理する場合、各ページのアクセス回数を保存するためのストレージオーバーヘッド(storage overhead)が増加するためである。本実施例では、ストレージオーバーヘッドの増加を防止するために、ページ単位より大きいアクセス管理領域単位にアクセス回数をカウントする。
また、第１のコントローラ２２０は、アクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々のアクセス回数に基づき、ホットページが含まれたホットアクセス管理領域が第１のメモリ２３０に存在するか否かが判断できる。例えば、第１のコントローラ２２０は、第１のメモリ２３０のアクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎのうち、アクセス回数が既設定の値に到達したアクセス管理領域をホットアクセス管理領域として判断できる。また、第１のコントローラ２２０は、ホットアクセス管理領域のページのうち、アクセスされたページを検出し、検出されたページをホットページとして判断できる。例えば、第１のコントローラ２２０は、ホットアクセス管理領域に対応するビットベクトルを用いてホットページが検出できる。
第１のコントローラ２２０がホットアクセス管理領域の存在の可否を判断し、ホットアクセス管理領域内のホットページを検出することについては、以後図面に基づいて詳細に説明する。
第１のメモリ２３０は、複数のメモリセルからなるメモリセルアレイ(図示せず)、メモリセルアレイにデータを書き込んだり、或いは、メモリセルアレイからデータを読み出すための周辺回路(図示せず)、及び周辺回路の動作を制御するための制御ロジック(図示せず)などを含むことができる。第１のメモリ２３０は不揮発性メモリであり得る。例えば、第１のメモリ２３０は、ＰＣＲＡＭからなることができるが、これに限定されず、多様な不揮発性メモリからなることができる。
第２のメモリ装置２５０の第２のコントローラ２６０は、第２のメモリ２７０の動作が制御できる。第２のコントローラ２６０は、ＣＰＵ１００から受信された命令に対応する動作を遂行するように第２のメモリ２７０が制御できる。第２のメモリ２７０は、第２のコントローラ２６０から提供された命令により、メモリセルアレイ(図示せず)にデータを書き込んだり、或いは、メモリセルアレイからデータを読み出す動作が遂行できる。
第２のメモリ２７０は、複数のメモリセルからなるメモリセルアレイ、メモリセルアレイにデータを書き込んだり、或いは、メモリセルアレイからデータを読み出すための周辺回路(図示せず)、及び周辺回路の動作を制御するための制御ロジック(図示せず)などを含むことができる。
第２のメモリ２７０は揮発性メモリであり得る。例えば、第２のメモリ２７０はＤＲＡＭからなることができるが、これに限定されず、多様な揮発性メモリからなることができる。
第１のメモリ装置２１０は、第２のメモリ装置２５０より長いアクセスレイテンシを有することができる。ここで、アクセスレイテンシは、メモリ装置がＣＰＵ１００から命令を受信した時点から、メモリ装置が受信の命令に対応する応答(response)をＣＰＵ１００に転送する時点までの時間を意味する。また、第１のメモリ装置２１０は、第２のメモリ装置２５０より大きい単位時間当り電力消耗量を有することができる。
図４ａは、本発明の実施例に係る第１のメモリ装置２１０の第１のコントローラ２２０を示す図である。
図４ａに示すように、第１のコントローラ２２０Ａは、第１のインターフェース２２１、メモリコア２２２、アクセスマネージャー２２３、メモリ２２４及び第２のインターフェース２２５を含むことができる。
第１のインターフェース２２１は、システムバス５００(図１)を介してＣＰＵ１００から転送される命令などを受信したり、或いは、ＣＰＵ１００にデータなどが転送できる。
メモリコア２２２は、第１のコントローラ２２０Ａの全ての動作が制御できる。メモリコア２２２は、マイクロコントロールユニット(micro control unit；ＭＣＵ)や中央処理装置(ＣＰＵ)からなることができる。メモリコア２２２はＣＰＵ１００から提供された命令が処理できる。ＣＰＵ１００から提供された命令を処理するために、メモリコア２２２は、コード形態の命令(instruction)又はアルゴリズム、すなわち、ファームウエアを実行させ、第１のインターフェース２２１、アクセスマネージャー２２３、メモリ２２４及び第２のインターフェース２２５などのような第１のコントローラ２２０Ａの内部構成等と、第１のメモリ２３０とが制御できる。
メモリコア２２２は、ＣＰＵ１００から提供された命令に基づき、第１のメモリ２３０の動作を制御するための制御信号を生成し、生成された制御信号を第２のインターフェース２２５を介して第１のメモリ２３０に提供できる。
メモリコア２２２は、第１のメモリ２３０のデータ保存領域の全体を、複数のページを含む複数のアクセス管理領域にグループ化できる。メモリコア２２２は、アクセスマネージャー２２３を用いて、第１のメモリ２３０のアクセス管理領域の各々に対するアクセス回数が管理できる。また、メモリコア２２２は、アクセスマネージャー２２３を用いて、第１のメモリ２３０のアクセス管理領域の各々に含まれたページに関するアクセス情報が管理できる。
アクセスマネージャー２２３は、メモリコア２２２の制御により、第１のメモリ２３０のアクセス管理領域の各々に対するアクセス回数が管理できる。例えば、第１のメモリ２３０のページがアクセスされると、アクセスマネージャー２２３は、アクセスされたページを含むアクセス管理領域に対応するアクセス回数を増加させることができる。また、アクセスマネージャー２２３は、アクセスされたページを含むアクセス管理領域に対応するビットベクトルのビットのうち、アクセスされたページに対応するビットを‘セット(set)状態’を示す値に設定できる。
メモリ２２４は、第１のメモリ２３０のアクセス管理領域の各々に対するアクセス回数を保存するために構成されたアクセス回数テーブル(ＡＣＴ)を含むことができる。また、メモリ２２４は、第１のメモリ２３０のアクセス管理領域の各々に対応するビットベクトルからなるアクセスページビットベクトル(ＡＰＢＶ)を含むことができる。メモリ２２４は、ＳＲＡＭ及びＤＲＡＭなどを含むことができるが、これに限定されるものではない。
第２のインターフェース２２５は、メモリコア２２２の制御により第１のメモリ２３０が制御できる。第２のインターフェース２２５は、メモリコア２２２により生成された制御信号を第１のメモリ２３０に提供できる。制御信号は、第１のメモリ２３０の動作を制御するためのコマンド、アドレス及び動作信号などを含むことができる。第２のインターフェース２２５は、書き込みデータを第１のメモリ２３０に提供したり、第１のメモリ２３０から読み出しデータを受信したりすることができる。
第１のコントローラ２２０の第１のインターフェース２２１、メモリコア２２２、アクセスマネージャー２２３、メモリ２２４及び第２のインターフェース２２５は、内部バス２２７を介して電気的に連結できる。
図４ｂは、本発明の他の実施例に係る第１のメモリ装置２１０の第１のコントローラ２２０Ｂを示す図である。図４ｂを参照して本実施例に係る第１のコントローラ２２０Ｂを説明する際、図４ａに示す第１のコントローラ２２０Ａと同一の構成に関する説明は省略する。
図４ｂに示すように、第１のコントローラ２２０Ｂは、メモリコア２２２内に含まれたアクセス管理ロジック２２８を含むことができる。アクセス管理ロジック２２８は、ソフトウェア、ハードウェア又はそれらの組合からなることができる。アクセス管理ロジック２２８は、メモリコア２２２の制御により、第１のメモリ２３０のアクセス管理領域の各々に対するアクセス回数が管理できる。例えば、第１のメモリ２３０のページがアクセスされると、アクセス管理ロジック２２８は、アクセスされたページを含むアクセス管理領域に対応するアクセス回数を増加させることができる。また、アクセス管理ロジック２２８は、アクセスされたページを含むアクセス管理領域に対応するビットベクトルのビットのうち、アクセスされたページに対応するビットを‘セット(set)状態’を示す値に設定できる。
図５ａは、本発明の実施例に係るアクセス回数テーブル(ＡＣＴ)を示す図である。
図５ａに示すように、アクセス回数テーブル(ＡＣＴ)は、第１のメモリ２３０のアクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々に対するアクセス回数を保存する空間からなることができる。第１のコントローラ２２０Ａ、２２０Ｂのアクセスマネージャー２２３(又はアクセス管理ロジック２２８)は、第１のメモリ２３０のページがアクセスされる毎に、アクセスされたページを含むアクセス管理領域に対応するアクセス回数をアクセス回数テーブル(ＡＣＴ)の対応空間に保存できる。
図５ｂは、アクセスページビットベクトル(ＡＰＢＶ)を示す図である。
図５ｂに示すように、アクセスページビットベクトル(ＡＰＢＶ)は、第１のメモリ２３０のアクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々に対応するビットベクトルＢＶ１〜ＢＶｎを含むことができる。一つのアクセス管理領域に対応する一つのビットベクトルは、アクセス管理領域に含まれたページの数(すなわち、‘ｋ’個)と同数のビットからなることができる。第１のコントローラ２２０Ａ、２２０Ｂのアクセスマネージャー２２３(又はアクセス管理ロジック２２８)は、第１のメモリ２３０のページがアクセスされる毎に、アクセスされたページを含むアクセス管理領域に対応するビットベクトル(ＢＶ)のビットのうち、アクセスされたページに対応するビットを‘セット(set)状態’を示す値に設定できる。
図６ａはアクセス管理領域に対するアクセスの発生を示す図、図６ｂはアクセスが発生したアクセス管理領域のアクセス回数が保存されたアクセス回数テーブルを示す図、図６ｃはアクセス管理領域のアクセスされたページに対応するビットが‘セット(set)状態’を示す値に設定されたビットベクトルを示す図である。図６ａ〜図６ｃでは第１のアクセス管理領域ＲＥＧＩＯＮ１を例として示したが、本発明は第２〜第ｎのアクセス管理領域ＲＥＧＩＯＮ２〜ＲＥＧＩＯＮｎの各々に対しても同様に適用できる。
図６ａに示すように、横軸は時間を示し、‘Ａ１’〜‘Ａｍ’はアクセスを示す。アクセスマネージャー２２３(又はアクセス管理ロジック２２８)は、第１のアクセス管理領域ＲＥＧＩＯＮ１内の任意のページがアクセスされる毎に、図６ｂに示すアクセス回数テーブル(ＡＣＴ)の第１のアクセス管理領域ＲＥＧＩＯＮ１に対応する空間に保存されたアクセス回数を増加させることができる。
例えば、図６ａに示すように、第１のアクセス管理領域ＲＥＧＩＯＮ１に対する１番目のアクセス(Ａ１)が発生すると、図６ｂに示すアクセス回数テーブル(ＡＣＴ)の第１のアクセス管理領域ＲＥＧＩＯＮ１に対応する空間にアクセス回数‘１’が保存されることができる。次いで、第１のアクセス管理領域ＲＥＧＩＯＮ１に対して２番目〜ｍ番目のアクセス(Ａ２〜Ａｍ)が各々発生する毎に、アクセス回数テーブル(ＡＣＴ)の第１のアクセス管理領域ＲＥＧＩＯＮ１に対応する空間に保存されたアクセス回数は‘１’ずつ増加して図６ｂのように結局‘ｍ’になり得る。
また、アクセスマネージャー２２３(又はアクセス管理ロジック２２８)は、第１のアクセス管理領域ＲＥＧＩＯＮ１がアクセスされる毎に、第１のアクセス管理領域ＲＥＧＩＯＮ１に対応するビットベクトルに含まれたビットのうち、アクセスされたページに対応するビットを‘セット(set)状態’を示す値(例えば、‘１’)に設定できる。
例えば、図６ｃに示すように、第１のアクセス管理領域ＲＥＧＩＯＮ１に対応する第１のビットベクトルＢＶ１に含まれたｋ個のビットのうち、アクセスされたページ(例えば、‘１’、‘２’、‘１００’、‘１０１’及び‘１０２’)に対応するビットが‘１’に設定できる。また、アクセスされたページに対応する第１のビットベクトルＢＶ１のビットが‘セット(set)状態’を示す値に設定される場合、アクセスされたページが再びアクセスされると、アクセスマネージャー２２３(又はアクセス管理ロジック２２８)は設定の値‘１’が維持できる。
アクセスマネージャー２２３(又はアクセス管理ロジック２２８)は、第１のアクセス管理領域ＲＥＧＩＯＮ１に対するアクセス回数が既設定の値(例えば、‘ｍ’)に到達すると、第１のアクセス管理領域ＲＥＧＩＯＮ１をホットアクセス管理領域として判断できる。また、アクセスマネージャー２２３(又はアクセス管理ロジック２２８)は、ホットアクセス管理領域である第１のアクセス管理領域ＲＥＧＩＯＮ１に対応する第１のビットベクトルＢＶ１を参照して、第１のアクセス管理領域ＲＥＧＩＯＮ１からアクセスされたページを全部ホットページとして検出できる。
ここまで、第１のメモリ装置２１０の第１のコントローラ２２０が第１のメモリ２３０のアクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々に対するアクセス回数を管理し、第１のメモリ２３０のアクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎのアクセス回数のうち、あるアクセス回数が設定値‘ｍ’に到達すると、ホットアクセス管理領域として判断し、ホットアクセス管理領域に対応するビットベクトルを用いて、ホットアクセス管理領域から一つ又はそれ以上のホットページを検出することを説明した。
以後では、図６ａ〜図６ｃに示すように、検出された第１のメモリ装置２１０の一つ又はそれ以上のホットページに保存されたホットデータを、動作速度が速い第２のメモリ装置２５０に移動させる方法について詳細に説明する。
図７ａは、本発明の実施例に係るデータ管理方法を示すフローチャートである。図７ａに示すデータ管理方法は、図１〜図３、図４ａ、図４ｂ、図５ａ、図５ｂ及び図６ａ〜図６ｃの少なくとも一つを参照して説明する。
ステップＳ７１０において、ＣＰＵ１００は、第１のメモリ装置２１０の第１のメモリ２３０内にホットアクセス管理領域が存在するか否かを確認するための周期に到達したか否かが判断できる。該周期は事前に設定できる。設定の周期に到達したと判断される場合、プロセスはステップＳ７２０に進行できる。すなわち、ＣＰＵ１００は、設定の周期毎に第１のメモリ装置２１０の第１のメモリ２３０にホットアクセス管理領域が存在するか否かが確認できるが、これに限定されるものではない。
ステップＳ７２０において、ＣＰＵ１００は、システムバス５００(図１を参照)を介して第１のメモリ２３０にホットアクセス管理領域が存在するか否かを確認するための命令を第１のメモリ装置２１０に転送できる。ここで、命令は“ホットアクセス管理領域確認命令”として指すことができる。
ステップＳ７３０において、第１のメモリ装置２１０の第１のコントローラ２２０は、ＣＰＵ１００から受信されたホットアクセス管理領域確認命令に応じてアクセス回数テーブル(ＡＣＴ)を確認し、アクセス回数テーブル(ＡＣＴ)に保存されたアクセス回数に基づき、ホットアクセス管理領域が第１のメモリ２３０に存在するか否かが判断できる。第１のメモリ２３０にホットアクセス管理領域が存在しないと判断される場合、プロセスはステップＳ７５０に進行できる。
一方、第１のメモリ２３０にホットアクセス管理領域が存在すると判断される場合、第１のコントローラ２２０はホットアクセス管理領域に対応するビットベクトルを参照して、ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページが検出できる。一つ又はそれ以上のホットページが検出される場合、プロセスはステップＳ７４０に進行できる。ホットアクセス管理領域が存在するか否かを判断し、ホットページを検出する過程は、以後図７ｂを参照して詳細に説明する。
ステップＳ７４０において、第１のメモリ装置２１０の第１のコントローラ２２０は、ステップＳ７３０で検出されたホットページの住所をＣＰＵ１００に転送できる。以後、プロセスはステップＳ７６０に進行できる。
一方、ステップＳ７５０において、第１のメモリ装置２１０の第１のコントローラ２２０は、第１のメモリ２３０にホットアクセス管理領域なしを示す応答をＣＰＵ１００に転送できる。以後、プロセスはステップＳ７８０に進行できる。
ステップＳ７６０において、ＣＰＵ１００は、第１のメモリ装置２１０及び第２のメモリ装置２５０にデータ移動命令が転送できる。
ＣＰＵ１００から第１のメモリ装置２１０に転送されるデータ移動命令は、第１のメモリ装置２１０の第１のメモリ２３０に含まれた一つ又はそれ以上のホットページに保存されたホットデータを第２のメモリ装置２５０の第２のメモリ２７０に移動させるための命令、及び、第２のメモリ装置２５０から受信されたコールドデータを第１のメモリ２３０に保存するための命令等を含むことができる。
また、ＣＰＵ１００から第２のメモリ装置２５０に転送されるデータ移動命令は、第２のメモリ装置２５０の第２のメモリ２７０の一つ又はそれ以上のコールドページに保存されたコールドデータを第１のメモリ装置２１０の第１のメモリ２３０に移動させる命令、及び、第１のメモリ装置２１０から受信されたホットデータを第２のメモリ２７０に保存するための命令等を含むことができる。したがって、ＣＰＵ１００から第１のメモリ装置２１０及び第２のメモリ装置２５０にデータ移動命令が転送された後、プロセスはステップＳ７７０及びステップＳ７７５に進行できる。例えば、ステップＳ７７０及びステップＳ７７５は、同時に遂行したり、或いは、異なる時間に遂行したりする。
ステップＳ７７０において、第２のメモリ装置２５０の第２のコントローラ２６０は、ＣＰＵ１００から受信されたデータ移動命令により、第２のメモリ２７０の一つ又はそれ以上のコールドページからコールドデータを読み出してバッファメモリ(図示せず)に一時保存し、第１のメモリ装置２１０から受信されたホットデータを一つ又はそれ以上のコールドページに保存できる。また、第２のコントローラ２６０は、バッファメモリに一時保存されたコールドデータを第１のメモリ装置２１０に転送できる。
このとき、第２のメモリ装置２５０の第２のメモリ２７０が空きページを含む場合、コールドページからコールドデータを読み出してバッファメモリに一時保存する過程は省略できる。代わりに、第１のメモリ装置２１０から受信されたホットデータは、第２のメモリ２７０の空きページに保存できる。
しかしながら、第２のメモリ２７０がいっぱいになる場合、第１のメモリ２３０のホットデータを第２のメモリ２７０に移動させるために、第２のメモリ２７０に保存されたコールドデータと交換しなければならない。このために、ＣＰＵ１００は、第２のメモリ２７０に保存されたデータからコールドデータを選択し、コールドデータを第１のメモリ２３０のホットデータと交換できる。コールドデータを選択する基準はアクセスされた時点(又は順序)であり得る。例えば、ＣＰＵ１００は、第２のメモリ２７０のページのうち、アクセスされてから長い時間が経ったページ(即ち、コールドページ)に保存されたデータ(即ち、コールドデータ)を選択し、選択されたコールドデータを第１のメモリ２３０のホットデータと交換できる。
ＣＰＵ１００は、ステップＳ７６０において、第１のメモリ装置２１０及び第２のメモリ装置２５０にデータ移動命令を転送する前に、第２のメモリ装置２５０の第２のメモリ２７０からコールドデータを選択し、選択されたコールドデータが保存されたコールドページの住所を第２のメモリ装置２５０に転送するデータ移動命令に含めることができる。ＣＰＵ１００が第２のメモリ２７０からコールドデータを選択する方法については、以後図９ａを参照して詳細に説明する。
ステップＳ７７５において、第１のメモリ装置２１０の第１のコントローラ２２０は、ＣＰＵ１００から受信されたデータ移動命令により、第１のメモリ２３０のホットアクセス管理領域に含まれた一つ又はそれ以上のホットページからホットデータを読み出して第２のメモリ装置２５０に転送し、第２のメモリ装置２５０から受信されたコールドデータを第１のメモリ２３０に保存できる。
ステップＳ７８０において、ＣＰＵ１００は、アクセス回数テーブル(ＡＣＴ)及びアクセスページビットベクトル(ＡＰＢＶ)に保存された値を初期化するためのリセット命令を第１のメモリ装置２１０に転送できる。本実施例では、ＣＰＵ１００が各々の命令、すなわち、ホットアクセス管理領域確認命令、データ移動命令及びリセット命令を順次転送することを例に説明したが、これに限定されるものではない。他の実施例において、ＣＰＵ１００は、前述したた命令を全部含む一つの命令を第１及び第２のメモリ装置２１０、２５０に転送できる。
ステップＳ７９０において、第１のメモリ装置２１０の第１のコントローラ２２０は、ＣＰＵ１００から受信されたリセット命令により、アクセス回数テーブル(ＡＣＴ)及びアクセスページビットベクトル(ＡＰＢＶ)に保存された値(又は情報)が初期化できる。
図７ｂは、図７ａのステップＳ７３０を具体的に示すフローチャートである。
ステップＳ７３１において、第１のコントローラ２２０は、アクセス回数テーブル(ＡＣＴ)に保存された値、すなわち、アクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々のアクセス回数が確認できる。
ステップＳ７３３において、第１のコントローラ２２０は、アクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎの各々のアクセス回数に基づき、アクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎのうち、ホットアクセス管理領域が存在するか否かが判断できる。例えば、第１のコントローラ２２０は、アクセス回数が既設定の値(例えば、‘ｍ’)に到達したアクセス管理領域がある場合、例えば、アクセス管理領域ＲＥＧＩＯＮ１〜ＲＥＧＩＯＮｎのうち、設定された値‘ｍ’以上のアクセス回数を有するアクセス管理領域がある場合、ホットアクセス管理領域が存在すると判断できる。ホットアクセス管理領域が存在すると判断される場合、プロセスはステップＳ７３５に進行できる。一方、ホットアクセス管理領域が存在しないと判断される場合、プロセスはステップＳ７５０に進行できる。
ステップＳ７３５において、第１のコントローラ２２０は、ホットアクセス管理領域に対応するビットベクトルに基づき、ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページが検出できる。例えば、第１のコントローラ２２０は、ビットベクトルに含まれたビットのうち、‘セット(set)状態’を示す値(例えば、‘１’)に設定されたビットに対応するページをホットページとして検出できる。ホットページ等の検出が完了する場合、プロセスはステップＳ７４０に進行できる。
図８は、本発明の実施例に係る第１のメモリ装置及び第２のメモリ装置間のデータ移動を示す図である。図１及び図２に示す構成等が図８に示すデータ移動を説明するのに使用され得る。
図８に示すように、ＣＰＵ１００は、システムバス５００(図１を参照)を介して第１のメモリ装置２１０及び第２のメモリ装置２５０にデータ移動命令が転送できる(丸囲み数字「１」)。
このとき、第１のメモリ装置２１０に転送されたデータ移動命令は、第１のメモリ２３０からホットデータが保存されたホットページの住所、ホットページからホットデータを読み出すための読み出し命令、及び第２のメモリ装置２５０から転送されたコールドデータを保存するための書き込み命令などを含むことができるが、これに限定されるものではない。
また、第２のメモリ装置２５０に転送されたデータ移動命令は、第２のメモリ２７０からコールドデータが保存されたコールドページの住所、コールドページからコールドデータを読み出すための読み出し命令、及び第１のメモリ装置２１０から転送されたホットデータを保存するための書き込み命令などを含むことができるが、これに限定されるものではない。
ＣＰＵ１００からデータ移動命令を受信した第２のメモリ装置２５０の第２のコントローラ２６０は、第２のメモリ２７０のコールドページからコールドデータを読み出し、読み出したコールドデータを第２のコントローラ２６０内に含まれたバッファメモリ(図示せず)に一時保存できる(丸囲み数字「２」)。同様に、第１のメモリ装置２１０の第１のコントローラ２２０は、データ移動命令に基づき、第１のメモリ２３０のホットページからホットデータを読み出し(丸囲み数字「２」)、読み出したホットデータを第２のコントローラ２６０に転送できる(丸囲み数字「３」)。
第２のコントローラ２６０は、第１のメモリ装置２１０から受信されたホットデータを第２のメモリ２７０に保存できる(丸囲み数字「４」)。このとき、第２のメモリ２７０からホットデータが保存される領域は、コールドデータが保存されていたコールドページである。
また、第２のコントローラ２６０は、バッファメモリに一時保存されたコールドデータを第１のメモリ装置２１０に転送できる(丸囲み数字「５」)。第１のコントローラ２２０は、第２のメモリ装置２５０から受信されたコールドデータを第１のメモリ２３０に保存できる(丸囲み数字「６」)。このとき、第１のメモリ２３０からコールドデータが保存される領域はホットデータが保存されていたホットページである。これにより、第１のメモリ２３０のホットデータ及び第２のメモリ２７０のコールドデータ間の交換が完了される。
図９ａは、第１のメモリ及び第２のメモリ２７０に対するＬＲＵ(least recently used)キュー(queue)を示す図である。図１及び図２に示す構成等が図９ａに示すＬＲＵキューを説明するのに使用され得る。
ＣＰＵ１００は、第２のメモリ２７０に対するＬＲＵキューを用いて、第２のメモリ２７０から第１のメモリ２３０のホットデータと交換されるコールドデータを保存したコールドページが選択できる。
ＣＰＵ１００は、第１のメモリ２３０及び第２のメモリ２７０の各々に対するＬＲＵキューを別に管理できる。以後では、第１のメモリ２３０に対するＬＲＵキューを第１のＬＲＵキューＬＲＵＱ１とし、第２のメモリ２７０に対するＬＲＵキューを第２のＬＲＵキューＬＲＵＱ２とする。
第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２は、第１のメモリ２３０及び第２のメモリ２７０に各々保存できるが、これに限定されるものではない。例えば、第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２は、第１のメモリ２３０に保存されたり、或いは、第２のメモリ２７０に保存されたりする。第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２は互いに同一の構成を有することができる。例えば、第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２は、各々複数のページに対応する住所を保存するための複数の保存空間を含むことができる。
第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２の各々の一側の１番目の保存空間には、最も最近にアクセスされた(ＭＲＵ；most recently used)ページの住所が保存できる。最も最近にアクセスされたページの住所が保存された一側の１番目の保存空間は‘ＭＲＵ空間’と呼ばれる。第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２の各々の他側の１番目の空間には、最も過去に(又は長い時間前に)アクセスされた(ＬＲＵ)ページの住所が保存できる。最も過去にアクセスされたページの住所が保存された他側の１番目の保存空間は‘ＬＲＵ空間’と呼ばれる。
第１のメモリ２３０及び第２のメモリ２７０がアクセスされる毎に、第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２の各々のＭＲＵ空間には新規にアクセスされたページの住所が保存され、元来ＭＲＵ空間に保存されていた以前アクセスページから余りアクセスページの住所は、各々ＬＲＵ側に一間ずつ移動できる。
ＣＰＵ１００は、第２のＬＲＵキューＬＲＵＱ２を参照して、第２のメモリ２７０から最も過去に(又は長い時間前に)アクセスされたページを確認し、該ページに保存されたデータを第１のメモリ２３０のホットデータと交換するコールドデータとして決定できる。また、ＣＰＵ１００は、ホットデータが複数個ある場合、第２のＬＲＵキューＬＲＵＱ２の一つ又はそれ以上のＬＲＵ空間からＭＲＵ空間の方にホットデータの個数に対応する個数だけのコールドデータが選択できる。
また、ＣＰＵ１００は、第１のメモリ２３０のホットデータ及び第２のメモリ２７０のコールドデータの交換が完了すると、第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２のＭＲＵ空間に保存された情報、すなわち、ページ住所が更新できる。また、ホットデータが複数個ある場合、ＣＰＵ１００は、第１のメモリ２３０のホットデータ及び第２のメモリ２７０のコールドデータの交換が完了する毎に、第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２のＭＲＵ空間に保存されたページ住所が更新できる。
図９ｂは、データ交換後に第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２が更新された状態を示す図である。
前述したように、第１のメモリ２３０及び第２のメモリ２７０間のデータ移動のために、ＣＰＵ１００は、第１のメモリ２３０ではホットデータが保存されたホットページをアクセスし、第２のメモリ２７０では第２のＬＲＵキューＬＲＵＱ２のＬＲＵ空間に保存された住所に対応するコールドページがアクセスできる。これにより、第１のメモリ２３０から最近にアクセスされたホットページの住所が第１のＬＲＵキューＬＲＵＱ１のＭＲＵ空間に新規保存され、第２のメモリ２７０から最近にアクセスされたコールドページの住所が第２のＬＲＵキューＬＲＵＱ２のＭＲＵ空間に新規保存できる。第１のＬＲＵキューＬＲＵＱ１及び第２のＬＲＵキューＬＲＵＱ２の各々のＭＲＵ空間に住所が新規保存されることで、元来ＭＲＵ空間に保存された住所及び以後の住所はＬＲＵ空間側に一間ずつ移動できる。
図９ｂを参照すれば、第１のメモリ２３０から検出されたホットページは５個である。５個のホットページの住所を‘３’、‘４’、‘５’、‘８’及び‘９’として仮定する。ＭＲＵ空間から遠く離れた保存空間に保存されたアドレスに対応するページは、アクセスされてから長い時間が経ったページを示す。５個のホットページをアクセスされてから長い時間が経った順に整列すれば、住所順序は‘９’、‘８’、‘５’、‘４’及び‘３’になり得る。
５個のホットページに保存されたホットデータを第２のメモリ２７０に移動させるために、ＣＰＵ１００は、第２のＬＲＵキューＬＲＵＱ２を参照して、第２のメモリ２７０から５個のコールドページが選択できる。ＣＰＵ１００は、第２のＬＲＵキューＬＲＵＱ２のＬＲＵ空間からＭＲＵ空間の方に５個のコールドページ(‘ｉ’、‘ｉ−１’、‘ｉ−２’、‘ｉ−３’及び‘ｉ−４’)が選択できる。
ホットページ(‘３’、‘４’、‘５’、‘８’及び‘９’)のうち、アクセスされてから長い時間が経ったホットページに保存されたホットデータからコールドデータと交換すると仮定する場合、ホットページ‘９’に保存されたホットデータと、コールドページ‘ｉ’に保存されたコールドデータとが１番目に交換できる。その結果、図９ｂに示しなかったが、第１のＬＲＵキューＬＲＵＱ１のＭＲＵには住所‘９’が新規保存され、住所‘１’〜‘８’の各々は右に一間ずつ移動できる。また、第２のＬＲＵキューＬＲＵＱ２のＭＲＵには住所‘ｉ’が新規保存され、住所‘１’〜‘ｉ−１’の各々は右に一間ずつ移動できる。
ホットページ住所‘８’に保存されたホットデータと、コールドページ住所‘ｉ−１’に保存されたコールドデータとが２番目に交換できる。その結果、図９ｂに示しなかったが、第１のＬＲＵキューＬＲＵＱ１のＭＲＵには住所‘８’が新規保存され、住所‘９’及び‘１’〜‘７’の各々は右に一間ずつ移動できる。また、第２のＬＲＵキューＬＲＵＱ２のＭＲＵには住所‘ｉ−１’が新規保存され、住所‘ｉ’及び‘１’〜‘ｉ−２’の各々は右に一間ずつ移動できる。
ホットページ住所‘５’に保存されたホットデータと、コールドページ住所‘ｉ−２’に保存されたコールドデータとが３番目に交換できる。その結果、図９ｂに示しなかったが、第１のＬＲＵキューＬＲＵＱ１のＭＲＵには住所‘５’が新規保存され、住所‘８’、‘９’及び‘１’〜‘４’の各々は右に一間ずつ移動できる。また、第２のＬＲＵキューＬＲＵＱ２のＭＲＵには住所‘ｉ−２’が新規保存され、住所‘ｉ−１’、‘ｉ’及び ‘ｉ−２’の各々は右に一間ずつ移動できる。
ホットページ住所‘４’に保存されたホットデータと、コールドページ住所‘ｉ−３’に保存されたコールドデータとが４番目に交換できる。その結果、図９ｂに示しなかったが、第１のＬＲＵキューＬＲＵＱ１のＭＲＵには住所‘４’が新規保存され、住所‘５’、‘８’、‘９’及び‘１’〜‘３’の各々は右に一間ずつ移動できる。また、第２のＬＲＵキューＬＲＵＱ２のＭＲＵには住所‘ｉ−３’が新規保存され、住所‘ｉ−２’、‘ｉ−１’、‘ｉ’及び ‘ｉ−４’の各々は右に一間ずつ移動できる。
ホットページ住所‘３’に保存されたホットデータと、コールドページ住所‘ｉ−４’に保存されたコールドデータとが４番目に交換できる。その結果、図９ｂに示しなかったが、第１のＬＲＵキューＬＲＵＱ１のＭＲＵには住所‘３’が新規保存され、住所‘４’、‘５’、‘８’、‘９’及び‘１’〜‘２’の各々は右に一間ずつ移動できる。また、第２のＬＲＵキューＬＲＵＱ２のＭＲＵには住所‘ｉ−４’が新規保存され、住所‘ｉ−３’、‘ｉ−２’、‘ｉ−１’、‘ｉ’及び ‘１’〜‘ ｉ−５’の各々は右にある一間ずつ移動できる。
データ交換が完了した後、第１のＬＲＵキューＬＲＵＱ１のＭＲＵには住所‘３’が保存され、ＬＲＵには相変らず住所‘ｉ’が保存された状態になる。また、第２のＬＲＵキューＬＲＵＱ２のＭＲＵには住所‘ｉ−４’が保存され、ＬＲＵには住所‘ｉ−５’が保存された状態になる。
一方、第１のメモリ装置２１０の第１のコントローラ２２０は、データ交換が完了する場合、メモリ２２４のアクセス回数テーブル(ＡＣＴ)及びアクセスページビットベクトル(ＡＰＢＶ)に保存された値(又は情報)を初期化するリセット動作が遂行できる。アクセス回数テーブル(ＡＣＴ)及びアクセスページビットベクトル(ＡＰＢＶ)に対するリセット動作を遂行することは、非常に長時間の間にアクセス回数が増加して既設定の臨界回数(ｍ)に到達したアクセス管理領域をホットアクセス管理領域として判断し、該アクセス管理領域内のアクセスされたページに保存されたデータをホットデータとして第２のメモリ２７０に移動させることは無意味であるからである。すなわち、前述した場合のホットデータは無効な(又は無意味な)ホットデータであり得る。
したがって、第１のコントローラ２２０は、ＣＰＵ１００からホットアクセス管理領域命令、データ移動命令及びリセット命令の少なくとも一つが受信される毎に、ホットアクセス管理領域の存在の可否及びデータ移動の遂行の可否と無関係に、アクセス回数テーブル(ＡＣＴ)及びアクセスページビットベクトル(ＡＰＢＶ)が初期化できる。
図１０ａは、本発明の実施例に係る仮想住所及び物理住所間のマッピングのためのページテーブルを示す図である。
図１０ａに示すように、ページテーブル(ＰＴ)は、仮想住所及び物理住所(又は実際住所)間のマッピング情報を含むデータ構造であり得る。ページテーブル(ＰＴ)は、複数の仮想ページ番号ＶＰＮ１〜ＶＰＮｊと、複数の仮想ページ番号ＶＰＮ１〜ＶＰＮｊの各々にマッピングされた複数の物理ページ番号ＰＰＮ１〜ＰＰＮｊとを含む複数のページマッピングエントリ(ＰＭＥ)からなることができる。ＣＰＵ１００は、ページテーブル(ＰＴ)を参照して仮想住所を物理住所に変換し、変換された物理住所に対応するページがアクセスできる。
図１０ｂは、図１０ａのページマッピングエントリ(ＰＭＥ)を示す図である。
図１０ｂに示すように、ページマッピングエントリ(ＰＭＥ)は、仮想ページ番号と、仮想ページ番号にマッピングされた物理ページ番号とを含むことができる。また、ページマッピングエントリ(ＰＭＥ)はページ属性情報を含むことができる。ページ属性情報は、ページマッピングエントリ(ＰＭＥ)に関連したページに対する読み出し可能性、書き込み可能性、キャッシュ記憶可能性及びレベルアクセス制限などのような特性を定義した情報を含むことができるが、これに限定されるものではない。また、ページマッピングエントリ(ＰＭＥ)は、関連したページがホットページであるか否かを示すホットページフラッグ(Ｓ)を含むことができる。ページマッピングエントリ(ＰＭＥ)は、図１０ｂに示す形態に限定されず、多様な範囲の形態を有することができる。
ＣＰＵ１００は、第１のメモリ装置２１０から検出されたホットページの住所を受信すると、ページテーブル(ＰＴ)のページマッピングエントリ(ＰＭＥ)のうち、ホットページの住所に対応する物理住所(すなわち、物理ページ番号)を含むページマッピングエントリ(ＰＭＥ)のホットページフラッグを‘セット(set)状態’を示す値に設定できる。以後、ＣＰＵ１００は、メモリ割り当て時、ページテーブル(ＰＴ)を参照して仮想住所に対応するページマッピングエントリ(ＰＭＥ)のホットページフラッグを確認し、該仮想住所に対するページを第１のメモリ装置２１０の第１のメモリ２３０に割り当て、或いは、第２のメモリ装置２５０の第２のメモリ２７０に割り当てることができる。
例えば、ホットページフラッグが‘セット’値を有する場合、ＣＰＵ１００は、第２のメモリ装置２５０の第２のメモリ２７０に仮想住所に対するページを割り当てることができる。一方、ホットページフラッグが‘セット’値を有しない場合、ＣＰＵ１００は、第１のメモリ装置２１０の第１のメモリ２３０に仮想住所に対するページを割り当てることができる。
図１１は、本発明の実施例に係るメモリ割り当て方法を示すフローチャートである。図１１に示すメモリ割り当て方法は、図１〜図３、図４ａ、図４ｂ、図５ａ、図５ｂ、図６ａ〜図６ｃ、図７ａ、図７ｂ、図８、図９ａ、図９ｂ、図１０ａ及び図１０ｂの少なくとも一つを参照して説明できる。
ステップＳ１１０１において、ＣＰＵ１００は、外部装置からページ割り当て要請及び仮想住所が受信できる。他の実施例において、ページ割り当て要請は応用プログラムから受信できるが、これに限定されるものではない。
ステップＳ１１０３において、ＣＰＵ１００は、ページテーブル(ＰＴ)を参照して受信された仮想住所に対応する物理住所に対するホットページ検出履歴が確認できる。例えば、ＣＰＵ１００は、図１０ａのページテーブル(ＰＴ)に含まれた複数のページマッピングエントリのうち、受信された仮想住所を含むページマッピングエントリ(ＰＭＥ)のホットページフラッグを確認することで、該物理住所に対するホットページ検出履歴が確認できる。
ステップＳ１１０５において、ＣＰＵ１００は、受信された仮想住所に対応する物理住所に対するホットページ検出履歴が存在するか否かが判断できる。例えば、ＣＰＵ１００は、受信された仮想住所を含むページマッピングエントリ(ＰＭＥ)のホットページフラッグが‘セット(set)状態’を示す値に設定されている場合、該物理住所に対するホットページ検出履歴が存在すると判断できる。一方、ＣＰＵ１００は、受信された仮想住所を含むページマッピングエントリ(ＰＭＥ)のホットページフラッグが‘リセット(reset)状態’を示す値に設定されている場合、該物理住所に対するホットページ検出履歴が存在しないと判断できる。
ホットページ検出履歴が存在すると判断される場合、プロセスはステップＳ１１０７に進行できる。また、ホットページ検出履歴が存在しないと判断される場合、プロセスはステップＳ１１０９に進行できる。
ステップＳ１１０７において、ＣＰＵ１００は、受信された仮想住所に対応するページを相対的にアクセスレイテンシの速い第２のメモリ２７０に割り当てることができる。
ステップＳ１１０９において、ＣＰＵ１００は、受信された仮想住所に対応するページを相対的にアクセスレイテンシの遅い第１のメモリ２３０に割り当てることができる。
このように、ページ割り当て要請と共に、受信された仮想住所に関連した物理住所に対するホットページ検出履歴により、仮想住所に対応するページを第１のメモリ２３０又は第２のメモリ２７０に割り当てることで、データ移動を減少させ、相対的にアクセスレイテンシの速いメモリへのアクセスを増加させてシステムの全体性能が向上できる。
図１２は、本発明の実施例に係るシステム１０００を示す図である。図１２に示すように、前記システム１０００は、メインボード１１１０、プロセッサ１１２０及びメモリモジュール１１３０を含むことができる。前記メインボード１１１０は、システムを構成する部品を装着するための基板であって、マザーボード(Mother Board)とも呼ばれる。前記メインボード１１１０は、前記プロセッサ１１２０が装着されるスロット(図示せず)と、前記メモリモジュール１１３０が装着されるスロット１１４０とを含むことができる。前記メインボード１１１０は、前記プロセッサ１１２０と前記メモリモジュール１１３０とを電気的に連結するための配線１１５０を含むことができる。前記プロセッサ１１２０は前記メインボード１１１０上に装着できる。前記プロセッサ１１２０は、中央処理装置(ＣＰＵ)、グラフィック処理装置(Graphic Processing Unit；ＧＰＵ)、マルチメディアプロセッサ(Multi-Media Processor；ＭＭＰ)及びデジタル信号プロセッサ(Digital Signal Processor)を含むことができる。また、アプリケーションプロセッサ(ＡＰ)のように多様な機能を持つプロセッサチップを組合せて、システムオンチップ(System On Chip)の形態に具現できる。
前記メモリモジュール１１３０は、前記メインボード１１１０のスロット１１４０を介して前記メインボード１１１０上に装着できる。前記メモリモジュール１１３０は、モジュール基板に形成されたモジュールピン及び前記スロット１１４０を介して前記メインボード１１１０の配線１１５０と連結することができる。前記メモリモジュール１１３０は、例えば、ＵＤＩＭＭ(Unbuffered Dual Inline Memory Module)、ＤＩＭＭ(Dual Inline Memory Module)、ＲＤＩＭＭ(Registered Dual Inline Memory Module)、ＬＲＤＩＭＭ(Load Reduced Dual Inline Memory Module)、ＳＯＤＩＭＭ(Small Outline Dual Inline Memory Module)及びＮＶＤＩＭＭ(Non-Volatile Dual Inline Memory Module)などを含むことができる。
図１に示すメモリ装置２００は、前記メモリモジュール１１３０に適用できる。前記メモリモジュール１１３０は、各々複数のメモリ装置１１３１を含むことができる。前記複数のメモリ装置１１３１は、各々揮発性メモリ装置及び不揮発性メモリ装置の一つ以上を含むことができる。前記揮発性メモリ装置はＳＲＡＭ、ＤＲＡＭ及びＳＤＲＡＭなどを含むことができ、前記不揮発性メモリ装置はＲＯＭ、ＰＲＯＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、フラッシュメモリ、ＰＲＡＭ、ＭＲＡＭ、ＲＲＡＭ（登録商標）及びＦＲＡＭなどを含むことができる。図１に示すメモリ装置２００の第１のメモリ装置２１０は、不揮発性メモリ装置を含む前記メモリ装置１１３１に適用できる。また、前記メモリ装置１１３１は、複数のチップが積層されて形成される積層メモリ装置又はマルチチップパッケージを含むことができる。
図１３は、本発明の他の実施例に係るシステム２０００を示す図である。図１３に示すように、前記システム２０００は、プロセッサ２０１０、メモリコントローラ２０２０及びメモリ装置２０３０を含む。前記プロセッサ２０１０はチップセット２０４０を介して前記メモリコントローラ２０２０と連結でき、前記メモリコントローラ２０２０は複数のバスを介して前記メモリ装置２０３０と連結できる。図９に示すように、前記プロセッサ２０１０は、一つであるものを例示したが、これに限定されず、物理的又は論理的に複数のプロセッサが具備され得る。
前記チップセット２０４０は、前記プロセッサ２０１０及び前記メモリコントローラ２０２０間で信号が転送される通信経路が提供できる。前記プロセッサ２０１０は演算動作を遂行し、所望のデータを入出力させるために前記チップセット２０４０を介して前記メモリコントローラ２０２０に要請及びデータが転送できる。
前記メモリコントローラ２０２０は、前記複数のバスを介してコマンド信号、アドレス信号、クロック信号及びデータを前記メモリ装置２０３０に転送できる。前記メモリ装置２０３０は、前記メモリコントローラ２０２０から前記信号を受信してデータが保存でき、保存のデータを前記メモリコントローラ２０２０に出力できる。前記メモリ装置２０３０は一つ以上のメモリモジュールを含むことができる。図１のメモリ装置２００は前記メモリ装置２０３０に適用できる。
図１３に示すように、前記システム２０００は、入出力バス２１１０、入出力装置２１２０、２１３０、２１４０、ディスクドライバコントローラ２０５０及びディスクドライブ２０６０をさらに含むことができる。前記チップセット２０４０は入出力バス２１１０と連結できる。前記入出力バス２１１０は、前記チップセット２０４０から入出力装置２１２０、２１３０、２１４０までの信号転送のための通信経路が提供できる。前記入出力装置はマウス２１２０、ビデオディスプレイ２１３０又はキーボード２１４０を含むことができる。前記入出力バス２１１０は、前記入出力装置２１２０、２１３０、２１４０と通信するいかなる通信プロトコルでも含むことができる。また、前記入出力バス２１１０は前記チップセット２０４０内に集積できる。
前記ディスクドライバコントローラ２０５０は、前記チップセット２０４０と連結して動作できる。前記ディスクドライバコントローラ２０５０は、前記チップセット２０４０と一つ又はそれ以上のディスクドライブ２０６０間の通信経路が提供できる。前記ディスクドライブ２０６０は、命令及びデータを保存することにより、外部データ保存装置として活用できる。前記ディスクドライバコントローラ２０５０及び前記ディスクドライブ２０６０は、入出力バス２１１０を含むいかなる通信プロトコルを用いて、互いに又は前記チップセット２０４０と通信できる。
本発明の属する技術分野における通常の技術者は、本発明がその技術的思想や必須特徴から逸脱しない範囲内において、他の具体的な形態で実施できるので、前述した実施例は全ての面において例示的なものであり、限定的なものではないと理解しなければならない。本発明の範囲は前記詳細な説明よりも後述する特許請求の範囲により示され、特許請求の範囲の意味及び範囲、その等価概念から導出される全ての変更又は変形された形態が、本発明の範囲に含まれるものと解析しなければならない。
１０ コンピュータシステム
１００ ＣＰＵ
１５０ キャッシュ
２００ メモリ装置
２１０ 第１のメモリ装置
２２０ 第１のコントローラ
２２１ 第１のインターフェース
２２２ メモリコア
２２３ アクセスマネージャー
２２４ メモリ
２２５ 第２のインターフェース
２３０ 第１のメモリ
２５０ :第２のメモリ装置
２６０ 第２のコントローラ
２７０ 第２のメモリ

Claims (20)

  1. 複数のアクセス管理領域を含む第１のメモリ及び第１のアクセスレイテンシを有する第１のメモリ装置と、
    前記第１のメモリ装置の前記第１のアクセスレイテンシと異なる第２のアクセスレイテンシを有する第２のメモリ装置とを含み、
    前記第１のメモリの複数のアクセス管理領域の各々は複数のページを含み、前記第１のメモリ装置は前記複数のアクセス管理領域のうち、設定の値に到達したアクセス回数を有するホットアクセス管理領域を検出し、前記ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページを検出するように構成され、
    前記一つ又はそれ以上のホットページに保存されたデータが前記第２のメモリ装置に移動することを特徴とする、メモリシステム。
  2. 前記第１のメモリ装置は、前記第１のメモリの動作を制御する第１のコントローラをさらに含み、
    前記第１のコントローラは、
    前記複数のアクセス管理領域に対するアクセス回数を保存するアクセス回数テーブル、及び前記複数のアクセス管理領域の各々に対応する複数のビットベクトルとを含むメモリと、
    前記複数のアクセス管理領域の一つのページがアクセスされると、アクセスされたアクセス管理領域に対応する前記アクセス回数テーブルの空間に前記アクセスされたアクセス管理領域のアクセス回数を保存し、前記アクセスされたアクセス管理領域に対応するビットベクトルのビットのうち、アクセスされたページに対応するビットを‘セット(set)状態’を示す値に設定するアクセスマネージャーとを含み、
    前記各ビットベクトルは前記複数のアクセス管理領域の各々に含まれた複数のページに対応するビットを含み、
    前記第１のアクセスレイテンシは前記第２のアクセスレイテンシより長いことを特徴とする、請求項１に記載のメモリシステム。
  3. 前記第１のコントローラは、外部装置からホットアクセス管理領域確認命令が受信されると、前記アクセス回数テーブルに基づき、前記複数のアクセス管理領域のうち、前記ホットアクセス管理領域が存在するか否かを確認し、確認結果を前記外部装置に転送することを特徴とする、請求項２に記載のメモリシステム。
  4. 前記第１のコントローラは、前記ホットアクセス管理領域が存在すると、前記複数のビットベクトルのうち、前記ホットアクセス管理領域に対応するビットベクトルを確認し、前記ホットアクセス管理領域に対応する前記ビットベクトルのビットのうち、前記‘セット(set)状態’を示す値に設定されたビットに対応する前記一つ又はそれ以上のホットページを検出し、前記一つ又はそれ以上のホットページに関連した情報を前記外部装置に転送することを特徴とする、請求項３に記載のメモリシステム。
  5. 前記第１のコントローラは、前記一つ又はそれ以上のホットページに保存されたデータを前記第２のメモリ装置に転送することを特徴とする、請求項４に記載のメモリシステム。
  6. 前記第１のコントローラは、前記ホットアクセス管理領域が存在しないと、前記ホットアクセス管理領域が存在しないことを示す情報を前記外部装置に転送することを特徴とする、請求項３に記載のメモリシステム。
  7. 前記外部装置からデータ移動命令が受信されると、前記第１のメモリの前記ホットアクセス管理領域に含まれた前記一つ又はそれ以上のホットページに保存されたホットデータを、前記第２のメモリ装置の第２のメモリに保存されたデータと交換するデータ移動動作を遂行することを特徴とする、請求項３に記載のメモリシステム。
  8. 前記第１のメモリは不揮発性メモリを含み、前記第２のメモリは揮発性メモリを含むことを特徴とする、請求項７に記載のメモリシステム。
  9. 前記不揮発性メモリはＰＣＲＡＭ(phase change RAM)を含み、前記揮発性メモリはＤＲＡＭ(dynamic random access memory)を含むことを特徴とする、請求項８に記載のメモリシステム。
  10. 前記外部装置からリセット命令が受信されると、前記第１のコントローラは、前記アクセス回数テーブルに保存された値及び前記複数のビットベクトルの値を初期化することを特徴とする、請求項３に記載のメモリシステム。
  11. 中央処理装置(central processing unit；CPU)と、
    前記中央処理装置とシステムバスを介して連結したメモリシステムとを含み、
    前記メモリシステムは、
    複数のアクセス管理領域を含む第１のメモリ及び第１のアクセスレイテンシを有する第１のメモリ装置と、
    前記第１のメモリ装置の前記第１のアクセスレイテンシと異なる第２のアクセスレイテンシを有する第２のメモリ装置とを含み、
    前記各アクセス管理領域は複数のページを含み、前記第１のメモリ装置は前記複数のアクセス管理領域のうち、設定の値に到達したアクセス回数を有するホットアクセス管理領域を検出し、前記ホットアクセス管理領域に含まれた一つ又はそれ以上のホットページを検出するように構成され、
    前記一つ又はそれ以上のホットページに保存されたデータが前記第２のメモリ装置に移動することを特徴とする、コンピュータシステム。
  12. 前記第１のメモリ装置は、前記第１のメモリの動作を制御する第１のコントローラをさらに含み、
    前記第１のコントローラは、
    前記複数のアクセス管理領域に対するアクセス回数を保存するアクセス回数テーブル、及び前記複数のアクセス管理領域の各々に対応する複数のビットベクトルとを含むメモリと、
    前記複数のアクセス管理領域の一つのページがアクセスされると、アクセスされたアクセス管理領域に対応する前記アクセス回数テーブルの空間に前記アクセスされたアクセス管理領域のアクセス回数を保存し、前記アクセスされたアクセス管理領域に対応するビットベクトルのビットのうち、アクセスされたページに対応するビットを‘セット(set)状態’を示す値に設定するアクセスマネージャーとを含み、
    前記各ビットベクトルは前記複数のアクセス管理領域の各々に含まれた複数のページに対応するビットを含み、
    前記第１のアクセスレイテンシは前記第２のアクセスレイテンシより長いことを特徴とする、請求項１１に記載のコンピュータシステム。
  13. 前記第１のコントローラは、前記中央処理装置からホットアクセス管理領域確認命令が受信されると、前記アクセス回数テーブルに基づき、前記複数のアクセス管理領域のうち、前記ホットアクセス管理領域が存在するか否かを確認し、確認結果を前記中央処理装置に転送することを特徴とする、請求項１２に記載のコンピュータシステム。
  14. 前記中央処理装置は、既設定の周期毎に前記第１のメモリに前記ホットアクセス管理領域が存在するか否かを確認するためのホットアクセス管理領域確認命令を前記第１のメモリ装置に転送することを特徴とする、請求項１３に記載のコンピュータシステム。
  15. 中央処理装置(ＣＰＵ)と、第1及び第２のメモリ装置とを含むコンピュータシステムのデータ管理方法であって、
    前記中央処理装置が、前記第１のメモリ装置の第１のメモリ内にホットアクセス管理領域が存在するか否かを確認するためのホットアクセス管理領域確認命令を前記第１のメモリ装置に転送するステップ；
    前記第１のメモリ装置が、前記ホットアクセス管理領域確認命令に応じて、前記ホットアクセス管理領域内の一つ又はそれ以上のホットページに関連した情報を含む第1の応答、又は、前記第１のメモリ内に前記ホットアクセス管理領域が存在しないことを示す第２の応答を前記中央処理装置に転送するステップ；及び、
    前記第１のメモリ装置から前記第１の応答が受信されると、前記中央処理装置が、前記第１のメモリの前記一つ又はそれ以上のホットページに保存されたホットデータを、前記第２のメモリ装置の第２のメモリ内のコールドデータと交換するためのデータ移動命令を前記第１及び第２のメモリ装置に転送するステップを含み、
    前記第１のメモリ装置は前記第２のメモリ装置より長いアクセスレイテンシを有することを特徴とする、データ管理方法。
  16. 前記ホットアクセス管理領域確認命令を前記第１のメモリ装置に転送するステップは、既設定の周期毎に遂行されることを特徴とする、請求項１５に記載のデータ管理方法。
  17. 前記データ移動命令を前記メモリ装置に転送するステップの以後に、
    前記第２のメモリ装置が前記第２のメモリのコールドページから前記コールドデータを読み出してバッファメモリに一時保存するステップ；
    前記第１のメモリ装置が前記第１のメモリの前記一つ又はそれ以上のホットページから前記ホットデータを読み出して前記第２のメモリに転送するステップ；
    前記第２のメモリ装置が前記第２のメモリの前記コールドページに前記第１のメモリ装置から受信された前記ホットデータを保存するステップ；
    前記第２のメモリ装置が前記バッファメモリに一時保存された前記コールドデータを前記第１のメモリ装置に転送するステップ；及び、
    前記第１のメモリ装置が前記第１のメモリの前記一つ又はそれ以上のホットページに前記第２のメモリ装置から受信された前記コールドデータを保存するステップをさらに含むことを特徴とする、請求項１５に記載のデータ管理方法。
  18. 前記第１のメモリ装置に前記ホットアクセス管理領域確認命令を転送する段階の以後に、
    前記第１のメモリ装置が前記第１のメモリの複数のアクセス管理領域の各々に対するアクセス回数を確認するステップ；
    前記第１のメモリ装置が前記複数のアクセス管理領域のうち、前記アクセス回数が既設定の値に到達した前記ホットアクセス管理領域が存在するか否かを判断するステップ；及び、
    前記第１のメモリ装置が前記ホットアクセス管理領域に対応するビットベクトルのビットのうち、‘セット(set)状態’を示す値に設定されたビットに対応する一つ又はそれ以上のページを検出するステップをさらに含むことを特徴とする、請求項１５に記載のデータ管理方法。
  19. 不揮発性メモリ及び前記不揮発性メモリの動作を制御するコントローラを含むメモリ装置であって、
    前記コントローラは前記不揮発性メモリを複数のアクセス管理領域に区分し、前記複数のアクセス管理領域の各々は複数のページを含み、
    前記コントローラは、前記複数のアクセス管理領域の各々に対するアクセス回数を保存するアクセス回数テーブル、及び前記複数のアクセス管理領域の各々に含まれた前記複数のページに対応するビットからなる複数のビットベクトルを含み、
    前記コントローラは、前記不揮発性メモリがアクセスされると、前記複数のアクセス管理領域のうち、アクセスされたアクセス管理領域に対応する前記アクセス回数テーブルの空間に前記アクセスされたアクセス管理領域のアクセス回数を保存し、前記アクセスされたアクセス管理領域に対応するビットベクトルのビットのうち、アクセスされたページに対応するビットを第１の値に設定することを特徴とする、メモリ装置。
  20. 前記メモリ装置は、揮発性メモリをさらに含み、
    前記コントローラは、前記不揮発性メモリの前記複数のアクセス管理領域のうち、設定の値に到達したアクセス回数を有するアクセス管理領域に対応するビットベクトルが、前記第１の値を有する一つ又はそれ以上のビットに対応する一つ又はそれ以上のページに保存されたデータを前記揮発性メモリに移動させることを特徴とする、請求項１９に記載のメモリ装置。
JP2020139917A 2019-08-27 2020-08-21 異種メモリを有するメモリシステム、これを含むコンピュータシステム及びそのデータ管理方法 Pending JP2021034052A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0105263 2019-08-27
KR1020190105263A KR20210025344A (ko) 2019-08-27 2019-08-27 이종 메모리를 갖는 메인 메모리 장치, 이를 포함하는 컴퓨터 시스템, 그것의 데이터 관리 방법

Publications (1)

Publication Number Publication Date
JP2021034052A true JP2021034052A (ja) 2021-03-01

Family

ID=74565037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020139917A Pending JP2021034052A (ja) 2019-08-27 2020-08-21 異種メモリを有するメモリシステム、これを含むコンピュータシステム及びそのデータ管理方法

Country Status (5)

Country Link
US (2) US20210064535A1 (ja)
JP (1) JP2021034052A (ja)
KR (1) KR20210025344A (ja)
CN (1) CN112445423A (ja)
DE (1) DE102020117350A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220005285A (ko) * 2020-07-06 2022-01-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
US11537306B2 (en) * 2021-03-12 2022-12-27 Micron Technology, Inc. Cold data detector in memory system
KR20230139248A (ko) 2022-03-25 2023-10-05 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템
US11853572B2 (en) 2022-05-05 2023-12-26 Western Digital Technologies, Inc. Encoding-aware data routing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855467B1 (ko) * 2006-09-27 2008-09-01 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법
KR20130070178A (ko) * 2011-12-19 2013-06-27 한국전자통신연구원 하이브리드 저장 장치 및 그것의 동작 방법
US20130238832A1 (en) * 2012-03-07 2013-09-12 Netapp, Inc. Deduplicating hybrid storage aggregate
US20150058520A1 (en) * 2013-08-22 2015-02-26 International Business Machines Corporation Detection of hot pages for partition migration
US10162748B2 (en) * 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
KR20160143259A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR102403266B1 (ko) * 2015-06-22 2022-05-27 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US10089014B2 (en) * 2016-09-22 2018-10-02 Advanced Micro Devices, Inc. Memory-sampling based migrating page cache
US10901894B2 (en) * 2017-03-10 2021-01-26 Oracle International Corporation Allocating and accessing memory pages with near and far memory blocks from heterogeneous memories
CN108804350B (zh) * 2017-04-27 2020-02-21 华为技术有限公司 一种内存访问方法及计算机系统

Also Published As

Publication number Publication date
US20210064535A1 (en) 2021-03-04
CN112445423A (zh) 2021-03-05
US20220245066A1 (en) 2022-08-04
DE102020117350A1 (de) 2021-03-04
KR20210025344A (ko) 2021-03-09

Similar Documents

Publication Publication Date Title
US10896136B2 (en) Storage system including secondary memory that predicts and prefetches data
US11379381B2 (en) Main memory device having heterogeneous memories, computer system including the same, and data management method thereof
US8443144B2 (en) Storage device reducing a memory management load and computing system using the storage device
JP2021034052A (ja) 異種メモリを有するメモリシステム、これを含むコンピュータシステム及びそのデータ管理方法
JP5624583B2 (ja) プログラム、計算処理装置、メモリ管理方法および計算機
JP2017220242A (ja) メモリ装置、メモリモジュール、及びメモリ装置の動作方法
KR20190066466A (ko) 기입 레이턴시를 줄일 수 있는 저장 장치의 동작 방법
US11016904B2 (en) Storage device for performing map scheduling and electronic device including the same
US20190042415A1 (en) Storage model for a computer system having persistent system memory
US20190303300A1 (en) Fast page fault handling process implemented on persistent memory
EP4060505A1 (en) Techniques for near data acceleration for a multi-core architecture
US11526441B2 (en) Hybrid memory systems with cache management
CN114270317B (zh) 层次型存储器系统
CN114341816A (zh) 三层层次型存储器系统
US20220374150A1 (en) Adjustable timer component for semiconductor devices
US11941295B2 (en) Data storage device and method for providing an adaptive data path
US11650843B2 (en) Hierarchical memory systems
US20170153994A1 (en) Mass storage region with ram-disk access and dma access
US20220229552A1 (en) Computer system including main memory device having heterogeneous memories, and data management method thereof
US11106595B2 (en) Hierarchical memory systems
TW202403556A (zh) 記憶體系統及其操作方法
CN114270442A (zh) 层次型存储器系统
KR20240063607A (ko) 데이터 및 데이터 블록을 제공하는 스왑 메모리 장치, 이의 동작하는 방법, 및 이를 포함하는 전자 장치의 동작하는 방법