KR20220005285A - 데이터 저장 장치 및 그 동작 방법 - Google Patents

데이터 저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220005285A
KR20220005285A KR1020200082960A KR20200082960A KR20220005285A KR 20220005285 A KR20220005285 A KR 20220005285A KR 1020200082960 A KR1020200082960 A KR 1020200082960A KR 20200082960 A KR20200082960 A KR 20200082960A KR 20220005285 A KR20220005285 A KR 20220005285A
Authority
KR
South Korea
Prior art keywords
data
area
memory device
controller
storage
Prior art date
Application number
KR1020200082960A
Other languages
English (en)
Inventor
송다은
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200082960A priority Critical patent/KR20220005285A/ko
Priority to CN202110214529.3A priority patent/CN113900583A/zh
Priority to US17/188,328 priority patent/US11775212B2/en
Publication of KR20220005285A publication Critical patent/KR20220005285A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

일 실시예에 의한 데이터 저장 장치는 제 1 메모리 장치와, 제 1영역, 제 2 영역 및 제 3 영역을 포함하는 제 2 메모리 장치와, 스토리지 및, 호스트의 요청에 따라 제 1 메모리 장치, 제 2 메모리 장치 및 스토리지에 대한 데이터 입출력을 제어하며, 제 1 메모리 장치에서 리드된 데이터를 제 1 영역에 복사하고, 제 1 영역에서 리드된 데이터를 제 2 영역에 복사하며, 제 2 영역에서 리드된 데이터를 제 3 영역에 복사하고, 제 1 메모리 장치 및 제 2 메모리 장치에 저장된 데이터 중 설정된 횟수 이상 리드된 데이터를 제 3 영역에 저장하는 컨트롤러를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 그 동작 방법{Data Storage Apparatus and Operation Method Thereof}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그 동작 방법에 관한 것이다.
컴퓨팅 장치는 호스트의 요청에 응답하여 메모리에 데이터를 리드 또는 라이트하거나, 메모리에 저장된 데이터를 이용하여 명령을 처리할 수 있다.
컴퓨팅 장치가 메모리에 저장된 정보에 액세스하는 시간을 줄이기 위하여 캐시 메모리가 이용될 수 있다. 캐시 메모리는 상대적으로 빈번히 사용되는, 또는 빈번히 사용될 것으로 예측되는 명령어 또는 데이터의 사본을 저장하는 고속 메모리이다.
멀티 레벨 캐시는 계층적 액세스 속도를 제공하여, 프로세서와 메모리의 속도 차로 인해 발생할 수 있는 시간 지연을 더욱 완화시킬 수 있도록 구성된다.
호스트 및 프로세싱 장치가 고속화되고 메모리의 저장용량이 증가함에 따라, 프로세서와 메모리 사이에서 데이터를 저장하는 메모리 장치의 효율적인 운용 정책이 필요하다.
본 기술의 실시예는 데이터 입출력 속도를 향상시킬 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 실시예는 저속 동작 영역으로의 접근을 최소화하고 고속 동작 영역에서 데이터를 입출력할 수 있는 데이터 저장 장치 및 그 동작 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 제 1 메모리 장치; 제 1영역, 제 2 영역 및 제 3 영역을 포함하는 제 2 메모리 장치; 스토리지; 및 호스트의 요청에 따라 상기 제 1 메모리 장치, 상기 제 2 메모리 장치 및 상기 스토리지에 대한 데이터 입출력을 제어하며, 상기 제 1 메모리 장치에서 리드된 데이터를 상기 제 1 영역에 복사하고, 상기 제 1 영역에서 리드된 데이터를 상기 제 2 영역에 복사하며, 상기 제 2 영역에서 리드된 데이터를 상기 제 3 영역에 복사하고, 상기 제 1 메모리 장치 및 상기 제 2 메모리 장치에 저장된 데이터 중 설정된 횟수 이상 리드된 데이터를 상기 제 3 영역에 저장하는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 데이터 저장 장치는 제 1 메모리 장치; 제 1영역, 제 2 영역 및 제 3 영역을 포함하는 제 2 메모리 장치; 스토리지; 및 호스트의 요청에 따라 상기 제 1 메모리 장치, 상기 제 2 메모리 장치 및 상기 스토리지에 대한 데이터 입출력을 제어하며, 상기 제 1 메모리 장치에서 리드된 데이터를 상기 제 1 영역에 복사하고, 상기 제 1 영역에서 리드된 데이터를 상기 제 2 영역에 복사하며, 상기 제 2 영역에서 리드된 데이터를 상기 제 3 영역에 복사하는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 제 1 메모리 장치, 제 2 메모리 장치, 스토리지 장치 및, 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 제 2 메모리 장치는 제 1 영역, 제 2 영역 및 제 3 영역으로 구분되고, 호스트의 리드 요청에 응답하여, 상기 컨트롤러가 상기 제 1 메모리 장치, 상기 제 2 메모리 장치 또는 상기 스토리지로부터 데이터를 리드하여 상기 호스트로 제공하는 단계; 및 상기 컨트롤러가 상기 제 1 메모리 장치 및 상기 제 2 메모리 장치에 저장된 데이터 중 설정된 횟수 이상 리드된 데이터를 상기 제 3 영역에 저장하는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면 캐시 레벨에서 반복적으로 접근되는 데이터를 영구 저장 영역에 유지하여 축출 대상에서 제외함에 따라, 스토리지로 축출되는 것을 억제하고 캐시 레벨에 유지할 수 있다.
이에 따라, 스토리지 접근 동작을 최소화하고 고속으로 데이터를 출력할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3은 일 실시예에 의한 메모리 관리부의 구성도이다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 개념도이다.
도 6 내지 도 8은 실시예들에 따른 데이터 저장 장치의 용량 관리 방법을 설명하기 위한 흐름도이다.
도 9는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 스토리지(120)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치(미도시)의 요청에 응답하여 스토리지(120)를 제어할 수 있다. 일 실시예에서, 컨트롤러(110)는 호스트 장치의 라이트 요청에 따라 스토리지(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 리드 요청에 응답하여 스토리지(120)에 프로그램되어 있는 데이터를 리드하여 호스트 장치로 제공할 수 있다. 일 실시예에서, 컨트롤러(110)는 호스트 장치의 요청에 따라 호스트 장치로부터 제공되는 데이터 또는 스토리지(120)에 저장된 데이터를 이용하여 연산을 수행하고, 연산 결과로 도출되는 데이터를 호스트 장치로 제공하거나 스토리지(120)에 저장할 수 있다.
일 실시예에서, 컨트롤러(110)는 데이터 및 명령어들에 대한 액세스를 처리하기 위한 기능 블록 또는 제어 로직으로 지칭될 수 있는 프로세서로 구현되거나 프로세서를 포함하도록 구현될 수 있다.
컨트롤러(110)는 제 1 메모리 장치(L1, 210), 제 2 메모리 장치(L2, 220) 및 메모리 관리부(MMU, 20)를 포함할 수 있다.
일 실시예에서, 제 1 메모리 장치(210)는 컨트롤러(110)의 프로세서에 논리적 및 물리적으로 가장 가깝게 위치하며 제 1 속도로 동작하는 제 1 레벨 캐시 메모리(L1)일 수 있다. 일 실시예에서, 제 1 메모리 장치(210)는 휘발성 또는 비휘발성 메모리 장치를 포함할 수 있다.
제 2 메모리 장치(220)는 제 1 속도보다 느린 제 2 속도로 동작하는 제 2 레벨 캐시 메모리(L2)일 수 있다. 일 실시예에서, 제 2 메모리 장치(220)는 휘발성 또는 비휘발성 메모리 장치를 포함할 수 있다. 제 2 메모리 장치(220)는 프로세서로부터 제 1 메모리 장치(210)보다 논리적 및 물리적으로 멀리 위치할 수 있고, 제 1 메모리 장치(210)와 스토리지(120) 사이에 위치할 수 있다.
스토리지(120)는 제 1 속도보다 느린 제 3 속도로 동작하는 디스크 장치일 수 있다. 제 3 속도는 제 2 속도와 같거나, 느리거나, 빠른 속도일 수 있다.
스토리지(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 스토리지(120)는 휘발성 및/또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 비휘발성 메모리 장치는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자일 수 있다. 일 실시예에서, 휘발성 메모리 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 다양한 휘발성 메모리 장치 중에서 선택될 수 있다.
스토리지(120)는 복수의 다이들(Die 0~Die n), 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 스토리지 장치(125)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 동작할 수 있다.
상술한 것과 같이, 제 1 메모리 장치(210), 제 2 메모리 장치(220) 및 스토리지(120)가 프로세서로부터의 거리 및/또는 속도 측면에서 계층 구조를 갖도록 구성되고, 컨트롤러(110)는 메모리 관리부(20)를 통해 제 1 메모리 장치(210), 제 2 메모리 장치(220) 및 스토리지(120)에 저장되는 데이터를 관리할 수 있다.
일 실시예에서, 메모리 관리부(20)는 제 2 메모리 장치(220)를 복수의 영역으로 구분하여 관리할 수 있다. 제 1 메모리 장치(210) 및 제 2 메모리 장치(220)를 구성하는 복수의 영역은 각각 독립적인 캐싱 공간으로 작용하며, 메모리 관리부(20)는 캐싱 공간(210, 220)에 저장된 데이터들을 설정된 기준에 따라 유지 또는 축출할 수 있다. 메모리 관리부(20)는 캐싱 공간(210, 220)에 저장된 데이터를 축출하기 위하여 데이터가 히트된 시간 정보를 포함하는 히트 정보를 수집할 수 있으나 이에 한정되는 것은 아니다
일 실시예에서, 메모리 관리부(20)는 캐싱 공간(210, 220)에서 일정 횟수 이상 히트된 데이터를 제 2 메모리 장치(220)의 특정 영역, 예를 들어 "축출 억제 영역"에 유지시킬 수 있고, 축출 억제 영역에 축적되는 데이터들이 스토리지(120)로 축출되는 것을 지양할 수 있다. 결국, 리드 빈도가 높은 데이터, 다른 관점에서는 향후 접근될 가능성이 높은 데이터를 스토리지(120)가 아닌 제 2 메모리 장치(220)로부터 고속으로 리드할 수 있다.
따라서, 컨트롤러(110)가 호스트의 요청을 처리하는 데 필요한 데이터를 액세스하기 위한 스토리지(120)로의 접근 빈도를 줄여 데이터 저장 장치(10)의 동작 속도를 향상시킬 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 프로세서(111), 호스트 인터페이스(113), 메모리(115), 메모리 컨트롤러(117), 제 2 메모리 장치(220) 및 메모리 관리부(20)를 포함할 수 있다.
프로세서(111)는 제 1 메모리 장치(210)를 포함할 수 있다. 제 1 메모리 장치(210)는 캐싱 공간의 일부이며, 호스트 장치의 요청에 응답하는 연산을 수행하기 위해 사용되는 명령어들 및 데이터를 저장할 수 있다. 도 2에는 제 1 메모리 장치(210)가 프로세서(111)의 내부에 구비된 예를 도시하였으나, 제 1 메모리 장치(210)는 프로세서(111)의 외부에 구비될 수도 있다.
일 실시예에서, 제 1 메모리 장치(210)는 SRAM 또는 DRAM과 같은 메모리 회로 및, 메모리 회로에 저장된 데이터에 대한 액세스를 처리하기 위한 제어 회로들을 포함할 수 있다. 제 1 메모리 장치(210)는 논리적 및 물리적으로 프로세서(111)와 상대적으로 가깝게 위치하고 제 1 속도로 동작할 수 있다.
제 2 메모리 장치(220)는 제 1 속도보다 느린 제 2 속도로 동작하, 프로세서(111)로부터 제 1 메모리 장치(210)보다 논리적 및 물리적으로 멀리 위치하는 제 2 레벨 캐시 메모리(L2)일 수 있다. 제 2 메모리 장치(220)는 제 1 영역(Z1), 제 2 영역(Z2) 및 제 3 영역(Z3)으로 구분될 수 있다.
제 1 메모리 장치(210) 및 제 2 메모리 장치(220)의 각 영역(Z1, Z2, Z3)인 캐싱 공간 각각에는 고유의 식별자(ID)가 할당될 수 있다.
호스트 인터페이스(113)는 프로세서(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
메모리(115)에는 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장될 수 있다. 메모리(115)는 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있는 ROM 및 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있는 RAM을 포함할 수 있다.
메모리 컨트롤러(117)는 컨트롤러(110)와 스토리지(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 컨트롤러(117)는 프로세서(111)의 제어에 따라 호스트 장치의 입력 데이터를 스토리지(120)에 기입할 수 있다. 그리고 스토리지(120)로부터 독출되는 데이터를 호스트 장치로 제공할 수 있다.
메모리 관리부(20)는 프로세서(111)의 메모리 액세스 요청을 처리할 수 있다. 프로세서(111)는 데이터 또는 명령어들에 대한 메모리 액세스 요청을 메모리 관리부(20)에 전송할 수 있다. 메모리 관리부(20)는 프로세서(111)의 메모리 액세스 요청을 처리하기 위해 제 1 메모리 장치(210), 제 2 메모리 장치(220), 메모리(115) 및 메모리 컨트롤러(117) 중 적어도 하나에 대응하는 요청을 전송할 수 있다.
일 실시예에서, 제 1 메모리 장치(210) 또는 제 2 메모리 장치(220)에 데이터가 캐싱됨에 따라, 데이터의 캐싱 위치는 프로세서(111)에서 실행하는 어플리케이션에서 인덱스 테이블로 관리될 수 있다. 인덱스 테이블은 데이터의 논리 주소와 물리 주소를 맵핑한 테이블일 수 있다. 물리 주소는 데이터 캐싱 공간(210, Z1, Z2, Z3)의 식별자(ID) 및, 해당 식별자(ID)를 갖는 캐싱 공간(210, Z1, Z2, Z3) 내에서의 데이터 상세 저장 위치를 포함할 수 있다. 따라서, 특정 데이터에 대한 접근이 필요할 때, 접근 대상 데이터의 인덱스 테이블로부터 물리 주소를 획득하고 대응하는 물리 영역에 접근하여 데이터를 리드할 수 있다.
한편, 제 2 메모리(220)의 제 3 영역(Z3)에 저장된 데이터의 논리 어드레스는 제 1 메모리 장치(210)에 참조 테이블(211)로 관리될 수 있다. 참조 테이블(211)은 제 3 영역(Z3)에 데이터가 저장됨에 따라 해당 데이터가 제 3 영역(Z3)에 존재하는지의 여부를 지시하는 테이블일 수 있다. 일 실시예에서, 참조 테이블(211)은 제 3 영역(Z3)에 저장되는 데이터의 논리 주소를 해슁하여 구성할 수 있으나 이에 한정되는 것은 아니다.
호스트에 의해 리드 요청된 데이터가 제 1 메모리 장치(210)에서 히트되지 않는 경우, 메모리 관리부(20)는 참조 테이블(211)을 참조하여 해당 데이터가 제 3 영역(Z3)에 존재하는지의 여부를 우선적으로 확인할 수 있다. 그리고, 제 3 영역(Z3)에 존재하는 것으로 확인되는 경우에는 인덱스 테이블을 참조하여 제 3 영역(Z3)의 대응 물리 영역으로부터 데이터를 리드하여 호스트로 제공할 수 있다. 제 3 영역(Z3)에 존재하지 않는 것으로 확인되는 경우에는 인덱스 테이블에 기초하여 제 1 영역(Z1) 및 제 2 영역(Z2) 순서로 접근하여 데이터를 탐색할 수 있다.
일 실시예에서, 메모리 관리부(20)는 제 1 메모리 장치(210)에서 히트된 데이터를 제 1 영역(Z1)에 복사하고, 제 1 영(Z1)역에서 히트된 데이터를 제 2 영역(Z2)에 복사하며, 제 2 영역(Z2)에서 히트된 데이터를 제 3 영역(Z3)에 복사할 수 있다. 결과적으로, 제 2 메모리 장치(220)의 제 3 영역(Z3)에는 캐시 레벨(210, 220)에서 자주 히트되는 데이터들이 축적될 수 있다.
메모리 관리부(20)는 제 3 영역(Z3)에 축적된 데이터들이 스토리지(120)로 축출되는 것을 억제할 수 있다. 이러한 관점에서, 제 3 영역(Z3)은 축출 억제 영역이라 지칭할 수 있다.
결국, 리드 빈도가 높은 데이터를 스토리지(120)에 접근하지 않고 제 2 메모리 장치(220)로부터 리드하여, 데이터 저장 장치(10)의 리드 성능을 향상시킬 수 있다. 또한, 수명이 제한적일 수 있는 스토리지(120)의 접근이 최소화되어 데이터 저장 장치(10)의 수명을 증가시킬 수 있다.
도 3은 일 실시예에 의한 메모리 관리부의 구성도이다.
도 3을 참조하면, 일 실시예에 의한 메모리 관리부(20)는 어드레스 변환부(201), 용량 관리부(203), 히트 데이터 관리부(205), 참조 테이블 관리부(207) 및 데이터 축출부(209)를 포함할 수 있다.
어드레스 변환부(201)는 프로세서(111)가 어플리케이션의 처리를 위해 사용하는 가상 어드레스를 데이터가 위치하는 물리적 어드레스로 변환하기 위한 동작을 수행할 수 있다. 일 실시예에서, 어드레스 변환부(210)는 가상 어드레스를 물리적 어드레스로 변환하기 위하여 페이지 테이블, 또는, 페이지 테이블의 엔트리 중에서 선택된 엔트리를 저장하는 변환 색인 버퍼(Translation Lookaside Buffer; TLB)를 이용할 수 있다. 페이지 테이블은 복수의 엔트리를 포함하고, 각각의 엔트리는 가상 어드레스와, 이에 대응하는 물리 페이지 어드레스 및 메타 정보를 포함할 수 있다. TLB는 페이지 테이블의 엔트리 중에서 설정된 기준에 따라 선택된 적어도 하나의 엔트리를 저장하여, 프로세서(111)의 메모리 요청이 고속으로 처리되도록 한다.
데이터가 캐싱 공간(210, 220)에 캐싱됨에 따라, 데이터의 캐싱 위치는 프로세서(111)에서 실행하는 어플리케이션에서 인덱스 테이블로 관리될 수 있고, 어드레스 변환부(201)는 인덱스 테이블을 참조하여 리드 대상 데이터의 캐싱 위치를 검출할 수 있다. 인덱스 테이블은 데이터의 물리 주소 및 캐싱된 메모리 장치 또는 영역의 ID를 맵핑한 테이블일 수 있다.
일 실시예에서, 제 2 메모리 장치(220)에서 제 1 영역(Z1), 제 2 영역(Z2) 및 제 3 영역(Z3) 각각의 용량은 사용자에 의해 정의되거나 프로세서(111), 또는 프로세서(111)에서 실행하는 어플리케이션에 의해 설정될 수 있다.
용량 관리부(203)는 제 1 영역(Z1)에 데이터가 저장됨에 따라 제 1 영역(Z1)의 데이터 점유율과 제 1 임계값(TH1)을 비교할 수 있다. 또한, 제 1 영역(Z2)에 데이터가 저장됨에 따라 제 2 영역(Z2)의 데이터 점유율과 제 2 임계값(TH2)을 비교할 수 있다. 용량 관리부(203)는 제 3 영역(Z3)에 데이터가 저장됨에 따라 제 3 영역(Z3)의 데이터 점유율과 제 3 임계값(TH3)을 비교할 수 있다.
히트 데이터 관리부(205)는 제 1 메모리 장치(210)에서 히트된 데이터를 제 1 영역(Z1)에 복사하고, 제 1 영(Z1)역에서 히트된 데이터를 제 2 영역(Z2)에 복사하며, 제 2 영역(Z2)에서 히트된 데이터를 제 3 영역(Z3)에 복사할 수 있다. 따라서, 제 3 영역(Z3)에 저장된 데이터들은 캐시 레벨(210, 220)에서 자주 히트되는 데이터들의 집합일 수 있다.
참조 테이블 관리부(207)는 히트 데이터 관리부(205)에 의해 제 3 영역(Z3)에 데이터가 저장됨에 따라 해당 데이터가 제 3 영역(Z3)에 존재하는지의 여부를 참조 테이블(211)로 구축할 수 있다. 일 실시예에서, 참조 테이블(211)은 제 3 영역(Z3)에 저장되는 데이터의 논리 주소를 해슁하여 구성할 수 있으나 이에 한정되는 것은 아니다.
데이터 축출부(209)는 용량 관리부(203)의 비교 결과에 기초하여 제 1 내지 제 3 영역(Z1, Z2, Z3)의 데이터를 유지 또는 축출할 수 있다. 일 실시예에서, 데이터 축출부(209)는 제 1 영역(Z1)의 데이터 점유율이 제 1 임계값(TH1) 이상이 되면 제 1 영역(Z1)의 데이터 점유율을 제 1 기준값 이하가 되도록 데이터를 선택하여 축출하거나 선택된 데이터 저장 영역의 할당을 해제할 수 잇다. 또한, 제 2 영역(Z2)의 데이터 점유율이 제 2 임계값(TH2) 이상이 되면 제 2 영역(Z2)의 데이터 점유율을 제 2 기준값 이하가 되도록 데이터를 선택하여 축출하거나 선택된 데이터 저장 영역의 할당을 해제할 수 잇다.
데이터 축출부(209)는 제 3 영역(Z3)의 데이터 점유율이 제 3 임계값(TH3) 이상이 되면 제 3 영역(Z3)의 데이터 점유율이 제 3 기준값 미만이 되도록 데이터를 선택하여 축출하거나 선택된 데이터 저장 영역의 할당을 해제할 수 있다. 제 3 기준값은 사용자에 의해 정의되거나 프로세서(111) 또는 프로세서(111)에서 실행하는 어플리케이션에 의해 설정될 수 있다. 제 3 영역(Z3)으로부터 축출되는 데이터는 스토리지(120)에 저장될 수 있다.
데이터 축출부(209)는 축출 대상 데이터를 랜덤하게 선택하거나, 최근최소사용(Least-Recently Used, LRU) 정책, 또는 그와 유사하거나 상이한 다양한 정책들을 이용할 수 있다.
도 4는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 리드 동작의 일 예를 설명하기 위한 흐름도이다.
도 4를 참조하면, 대기 상태(S101)의 컨트롤러(110)가 호스트 장치의 요청에 응답하여 어플리케이션을 실행함에 따라, 리드 명령을 수신할 수 있다(S103). 이에 응답하여 컨트롤러(110)는 메모리 관리부(20)의 어드레스 변화부(201)를 통해 리드 요청된 가상 어드레스에 대응하는 물리 페이지 어드레스를 추출할 수 있다.
컨트롤러(110)는 추출된 물리 페이지 어드레스 위치의 데이터가 제 1 메모리 장치(210, L1)에 존재하는지 확인하여(S105), 제 1 메모리 장치(210)에 존재하는 경우(S105:Y) 데이터를 리드하여(S107) 출력할 수 있다(S109). 아울러, 해당 리드 데이터를 제 1 영역(Z1)에 복사할 수 있다(S111). 제 1 영역(Z1)에 데이터를 복사함에 따른 제 1 영역(Z1)에 대한 용량 관리 동작(S20)이 후속될 수 있다.
추출된 물리 페이지 어드레스 위치의 데이터가 제 1 메모리 장치(210, L1)에 존재하지 않는 경우(S105:N), 컨트롤러(110)는 제 1 메모리 장치(210) 내의 참조 테이블(211)을 조회하여(S113) 접근 대상 데이터가 제 3 영역(Z3)에 존재하는지 확인할 수 있다(S115).
접근 대상 데이터가 제 3 영역(Z3)에 존재하는 것으로 확인되는 경우(S115:Y), 컨트롤러(110)는 제 3 영역(Z3)으로부터 데이터를 리드하여(S117) 출력하고(S119), 대기할 수 있다(S101).
한편, 접근 대상 데이터가 제 3 영역(Z3)에 존재하지 않는 경우(S115:N), 컨트롤러(110)는 실행 중인 어플리케이션에서 관리하는 인덱스 테이블에 기초하여 해당 데이터가 제 1 영역(Z1)에 존재하는지 확인하고(S121), 제 1 영역(Z1)에 존재하는 경우(S121:Y) 데이터를 리드하여(S123) 출력할 수 있다(S125). 아울러, 해당 리드 데이터를 제 2 영역(Z2)에 복사할 수 있다(S127). 제 2 영역(Z2)에 데이터를 복사함에 따른 제 2 영역(Z2)에 대한 용량 관리 동작(S30)이 후속될 수 있다.
접근 대상 데이터가 제 1 영역(Z1)에 존재하지 않는 경우에는(S121:N), 인덱스 테이블에 기초하여 해당 데이터가 제 2 영역(Z2)에 존재하는지 확인하고(S129), 제 2 영역(Z2)에 존재하는 경우(S129:Y) 데이터를 리드하여(S131) 출력할 수 있다(S133). 아울러, 해당 리드 데이터를 제 3 영역(Z3)에 복사할 수 있다(S135). 제 3 영역(Z3)에 복사되는 데이터의 논리 어드레스에 따라 참조 테이블(211)이 갱신될 수 있다(S137). 그리고 제 3 영역(Z3)에 데이터를 복사함에 따른 제 3 영역(Z3)에 대한 용량 관리 동작(S40)이 후속될 수 있다.
접근 대상 데이터가 제 2 영역(Z2)에 존재하지 않는 경우(S129:N)에는 스토리지(120)에 접근하여 데이터를 리드하고(S139) 출력한 후(S141), 대기(S101)할 수 있다.
도 5는 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 개념도이다.
제 1 메모리 장치(L1, 210)에서 히트된 데이터(A, C, D, F, H)는 제 2 메모리 장치(L2, 220)의 제 1 영역(Z1)에 복사된다.
제 1 영역(Z1)에서 히트된 데이터(C, H)는 제 2 영역(Z2)에 복사된다.
제 2 영역(Z2)에서 히트된 데이터(H)는 제 3 영역(Z3)에 복사되고, 데이터(H)의 논리 어드레스를 해슁하여 참조 테이블이 갱신될 수 있다.
제 3 영역(Z3)은 데이터점유율이 제 3 임계값(TH3) 이상이 되면, 데이터 점유율이 제 3 기준값 미만이 되도록 희생 데이터가 선택되어 스토리지(120)로 축출될 수 있다.
도 6 내지 도 8은 실시예들에 따른 데이터 저장 장치의 용량 관리 방법을 설명하기 위한 흐름도이다.
도 6은 제 1 영역(Z1)에 대한 용량 관리 동작(S20)의 일 예를 나타낸다.
컨트롤러(110)는 제 1 메모리 장치(210)에서 히트된 데이터가 제 1 영역(Z1)에 복사됨에 따라, 제 1 영역(Z1)의 데이터 점유율, 즉 사용률이 제 1 임계값(TH1) 이상인지 확인할 수 있다(S201). 제 1 영역(Z1)에 제 1 임계값(TH1) 이상 데이터가 저장되어 있는 경우(S201:Y), 컨트롤러(110)는 사용률이 제 1 기준값 이하가 되도록 희생 데이터를 선택하여 삭제할 수 있다(S203).
제 1 영역(Z1)의 데이터 점유율이 제 1 임계값(TH1) 미만이거나(S201:N), 희생 데이터를 삭제한 후에는 대기 상태(S101)로 천이할 수 있다.
도 7은 제 2 영역(Z2)에 대한 용량 관리 동작(S30)의 일 예를 나타낸다.
컨트롤러(110)는 제 1 영역(Z1)에서 히트된 데이터가 제 2 영역(Z2) 복사됨에 따라, 제 2 영역(Z2)의 데이터 점유율이 제 2 임계값(TH2) 이상인지 확인할 수 있다(S301). 제 2 영역(Z2)에 제 2 임계값(TH2) 이상 데이터가 저장되어 있는 경우(S301:Y), 컨트롤러(110)는 사용률이 제 2 기준값 이하가 되도록 희생 데이터를 선택하여 삭제할 수 있다(S303).
제 2 영역(Z2)의 데이터 점유율이 제 2 임계값(TH2) 미만이거나(S301:N), 희생 데이터를 삭제한 후에는 대기 상태(S101)로 천이할 수 있다.
도 8은 제 3 영역(Z3)에 대한 용량 관리 동작(S40)의 일 예를 나타낸다.
도 8을 참조하면, 제 2 영역(Z2)에서 히트된 데이터가 제 3 영역(Z3)에 복사됨에 따라, 컨트롤러(110)는 제 3 영역(Z3)의 데이터 점유율이 제 3 임계값(TH3) 이상인지 확인할 수 있다(S401). 제 3 영역(Z3)에 제 3 임계값(TH3) 이상 데이터가 저장되어 있는 경우(S401:Y), 컨트롤러(110)는 제 3 영역(Z3)의 데이터 점유율이 제 3 기준값 미만이 되도록 희생 데이터를 선택하여(S403) 스토리지(120)로 축출할 수 있다(S405). 제3 영역(Z3)으로부터 데이터가 축출됨에 따라 참조 테이블(211)을 갱신함은 물론이다(S407).
도 6 내지 도 8에서, 각각의 영역(Z1, Z2, Z3)으로부터 삭제 또는 축출할 희생 데이터는 랜덤하게 선택하거나, 최근최소사용(Least-Recently Used, LRU) 정책, 또는 그와 유사하거나 상이한 다양한 정책들에 의해 선택될 수 있다.
이와 같이, 캐쉬 레벨에서 반복하여 액세스된 데이터를 축출 억제 영역에 유지시킴에 따라 스토리지로의 접근을 최소화할 수 있어, 데이터 저장 장치의 성능 및 수명을 향상시킬 수 있다.
도 9는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 9를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)의 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 및 버퍼 메모리(1230)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 3에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 3에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 9의 데이터 저장 장치(1200), 도 10의 메모리 시스템(3200), 도 11의 메모리 시스템(4200)으로 구성될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
110 : 컨트롤러
120 : 스토리지
210 : 제 1 메모리 장치
220 : 제 2 메모리 장치
20 : 메모리 관리부

Claims (22)

  1. 제 1 메모리 장치;
    제 1영역, 제 2 영역 및 제 3 영역을 포함하는 제 2 메모리 장치;
    스토리지; 및
    호스트의 요청에 따라 상기 제 1 메모리 장치, 상기 제 2 메모리 장치 및 상기 스토리지에 대한 데이터 입출력을 제어하며, 상기 제 1 메모리 장치에서 리드된 데이터를 상기 제 1 영역에 복사하고, 상기 제 1 영역에서 리드된 데이터를 상기 제 2 영역에 복사하며, 상기 제 2 영역에서 리드된 데이터를 상기 제 3 영역에 복사하고, 상기 제 1 메모리 장치 및 상기 제 2 메모리 장치에 저장된 데이터 중 설정된 횟수 이상 리드된 데이터를 상기 제 3 영역에 저장하는 컨트롤러;
    를 포함하도록 구성되는 데이터 저장 장치.
  2. 제 1 항에 있어서,
    상기 제 1 메모리 장치는 제 1 속도로 동작하고, 상기 제 2 메모리 장치는 상기 제 1 속도보다 느린 제 2 속도로 동작하며, 상기 스토리지 장치는 상기 제 1 속도보다 느린 제 3 속도로 동작하는 데이터 저장 장치.
  3. 제 1 항에 있어서,
    상기 컨트롤러는 상기 제 3 영역에 저장되는 데이터의 어드레스를 참조 테이블로 관리하도록 구성되는 데이터 저장 장치.
  4. 제 3 항에 있어서,
    상기 컨트롤러는, 상기 호스트가 요청한 리드 데이터가 상기 제 1 메모리 장치에 존재하지 않는 경우 상기 참조 테이블을 참조하여 상기 제 3 영역으로의 접근 여부를 판단하도록 구성되는 데이터 저장 장치.
  5. 제 1 항에 있어서,
    상기 컨트롤러는, 상기 제 3 영역의 데이터 점유율이 제 1 설정값에 도달할 때까지 상기 제 3 영역의 데이터를 유지하도록 구성되는 데이터 저장 장치.
  6. 제 5 항에 있어서,
    상기 컨트롤러는 상기 제 3 영역의 데이터 점유율이 상기 제 1 설정값에 도달하면, 희생 데이터를 선택하여 상기 스토리지로 축출하도록 구성되는 데이터 저장 장치.
  7. 제 6 항에 있어서,
    상기 컨트롤러는 상기 제 3 영역의 데이터 점유율이 제 2 설정값 미만이 되도록 상기 희생 데이터를 선택하도록 구성되는 데이터 저장 장치.
  8. 제 1 항에 있어서,
    상기 컨트롤러는 상기 제 1 영역 및 상기 제 2 영역 각각의 데이터 점유율에 기초하여 상기 제 1 영역 및 상기 제 2 영역의 데이터를 삭제하도록 구성되는 데이터 저장 장치.
  9. 제 1 메모리 장치;
    제 1영역, 제 2 영역 및 제 3 영역을 포함하는 제 2 메모리 장치;
    스토리지; 및
    호스트의 요청에 따라 상기 제 1 메모리 장치, 상기 제 2 메모리 장치 및 상기 스토리지에 대한 데이터 입출력을 제어하며, 상기 제 1 메모리 장치에서 리드된 데이터를 상기 제 1 영역에 복사하고, 상기 제 1 영역에서 리드된 데이터를 상기 제 2 영역에 복사하며, 상기 제 2 영역에서 리드된 데이터를 상기 제 3 영역에 복사하는 컨트롤러;
    를 포함하도록 구성되는 데이터 저장 장치.
  10. 제 9 항에 있어서,
    상기 제 1 메모리 장치는 제 1 속도로 동작하고, 상기 제 2 메모리 장치는 상기 제 1 속도보다 느린 제 2 속도로 동작하며, 상기 스토리지 장치는 상기 제 1 속도보다 느린 제 3 속도로 동작하는 데이터 저장 장치.
  11. 제 9 항에 있어서,
    상기 컨트롤러는, 상기 제 3 영역의 데이터 점유율이 제 1 설정값에 도달할 때까지 상기 제 3 영역의 데이터를 유지하도록 구성되는 데이터 저장 장치.
  12. 제 11 항에 있어서,
    상기 컨트롤러는 상기 제 3 영역의 데이터 점유율이 상기 제 1 설정값에 도달하면, 희생 데이터를 선택하여 상기 스토리지로 축출하도록 구성되는 데이터 저장 장치.
  13. 제 9 항에 있어서,
    상기 컨트롤러는, 상기 컨트롤러는 상기 제 3 영역에 저장되는 데이터의 어드레스를 참조 테이블로 관리하도록 구성되는 데이터 저장 장치.
  14. 제 1 메모리 장치, 제 2 메모리 장치, 스토리지 장치 및, 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 제 2 메모리 장치는 제 1 영역, 제 2 영역 및 제 3 영역으로 구분되고,
    호스트의 리드 요청에 응답하여, 상기 컨트롤러가 상기 제 1 메모리 장치, 상기 제 2 메모리 장치 또는 상기 스토리지로부터 데이터를 리드하여 상기 호스트로 제공하는 단계; 및
    상기 컨트롤러가 상기 제 1 메모리 장치 및 상기 제 2 메모리 장치에 저장된 데이터 중 설정된 횟수 이상 리드된 데이터를 상기 제 3 영역에 저장하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 제 1 메모리 장치는 제 1 속도로 동작하고, 상기 제 2 메모리 장치는 상기 제 1 속도보다 느린 제 2 속도로 동작하며, 상기 스토리지 장치는 상기 제 1 속도보다 느린 제 3 속도로 동작하는 데이터 저장 장치의 동작 방법.
  16. 제 14 항에 있어서,
    상기 컨트롤러가 상기 제 1 메모리 장치에서 리드된 데이터를 상기 제 1 영역에 복사하는 단계;
    상기 제 1 영역에서 리드된 데이터를 상기 제 2 영역에 복사하는 단계; 및
    상기 제 2 영역에서 리드된 데이터를 상기 제 3 영역에 복사하는 단계;
    를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  17. 제 14 항에 있어서,
    상기 컨트롤러가 상기 제 3 영역에 저장되는 데이터의 어드레스를 참조 테이블로 생성하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 호스트의 리드 요청에 응답하여, 상기 컨트롤러가 리드 요청된 데이터가 상기 제 1 메모리 장치에 존재하지 않는 경우 상기 참조 테이블을 참조하여 상기 제 3 영역으로의 접근 여부를 판단하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  19. 제 14 항에 있어서,
    상기 컨트롤러가, 상기 제 3 영역의 데이터 점유율이 제 1 설정값에 도달할 때까지 상기 제 3 영역의 데이터를 유지하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  20. 제 19 항에 있어서,
    상기 제 3 영역의 데이터 점유율이 상기 제 1 설정값에 도달하면 상기 컨트롤러가, 희생 데이터를 선택하여 상기 스토리지로 축출하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  21. 제 20 항에 있어서,
    상기 컨트롤러가, 상기 제 3 영역의 데이터 점유율이 제 2 설정값 미만이 되도록 상기 희생 데이터를 선택하도록 구성되는 데이터 저장 장치의 동작 방법.
  22. 제 14 항에 있어서,
    상기 컨트롤러가, 상기 제 1 영역 및 상기 제 2 영역 각각의 데이터 점유율에 기초하여 상기 제 1 영역 및 상기 제 2 영역의 데이터를 삭제하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
KR1020200082960A 2020-07-06 2020-07-06 데이터 저장 장치 및 그 동작 방법 KR20220005285A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200082960A KR20220005285A (ko) 2020-07-06 2020-07-06 데이터 저장 장치 및 그 동작 방법
CN202110214529.3A CN113900583A (zh) 2020-07-06 2021-02-25 数据存储装置及其操作方法
US17/188,328 US11775212B2 (en) 2020-07-06 2021-03-01 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200082960A KR20220005285A (ko) 2020-07-06 2020-07-06 데이터 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220005285A true KR20220005285A (ko) 2022-01-13

Family

ID=79166791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200082960A KR20220005285A (ko) 2020-07-06 2020-07-06 데이터 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11775212B2 (ko)
KR (1) KR20220005285A (ko)
CN (1) CN113900583A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101826047B1 (ko) * 2011-09-28 2018-02-07 삼성전자주식회사 저장 장치 및 그 구동 방법
US9710173B2 (en) 2014-05-20 2017-07-18 Micron Technology, Inc. Read cache memory with DRAM class promotion
WO2016009247A1 (en) 2014-07-14 2016-01-21 Via Alliance Semiconductor Co., Ltd. Cache system with primary cache and overflow cache that use different indexing schemes
US9747035B2 (en) * 2014-12-17 2017-08-29 Empire Technology Development Llc Reducing memory overhead associated with memory protected by a fault protection scheme
GR20150100422A (el) * 2015-09-28 2017-05-15 Arm Limited Αποθηκευση δεδομενων
KR102550343B1 (ko) * 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
US10795586B2 (en) * 2018-11-19 2020-10-06 Alibaba Group Holding Limited System and method for optimization of global data placement to mitigate wear-out of write cache and NAND flash
CN111857556B (zh) * 2019-04-30 2024-05-24 伊姆西Ip控股有限责任公司 管理存储对象的元数据的方法、装置和计算机程序产品
KR20210025344A (ko) * 2019-08-27 2021-03-09 에스케이하이닉스 주식회사 이종 메모리를 갖는 메인 메모리 장치, 이를 포함하는 컴퓨터 시스템, 그것의 데이터 관리 방법

Also Published As

Publication number Publication date
CN113900583A (zh) 2022-01-07
US11775212B2 (en) 2023-10-03
US20220004340A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US8918580B2 (en) Storage device with buffer memory including non-volatile RAM and volatile RAM
US8443144B2 (en) Storage device reducing a memory management load and computing system using the storage device
US9639481B2 (en) Systems and methods to manage cache data storage in working memory of computing system
US11194737B2 (en) Storage device, controller and method for operating the controller for pattern determination
US10997080B1 (en) Method and system for address table cache management based on correlation metric of first logical address and second logical address, wherein the correlation metric is incremented and decremented based on receive order of the first logical address and the second logical address
KR102653843B1 (ko) 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
US11526296B2 (en) Controller providing host with map information of physical address for memory region, and operation method thereof
US11422930B2 (en) Controller, memory system and data processing system
US20240053917A1 (en) Storage device, operation method of storage device, and storage system using the same
CN106055488B (zh) 数据储存设备及其操作方法
US11513960B2 (en) Data storage device and operating method thereof
CN110968527B (zh) Ftl提供的缓存
CN110908595A (zh) 存储装置及信息处理系统
US11243718B2 (en) Data storage apparatus and operation method i'hereof
CN115437554A (zh) 用于存储器系统中页迁移的系统、方法和装置
KR20220005285A (ko) 데이터 저장 장치 및 그 동작 방법
CN109840219B (zh) 大容量固态存储设备的地址转换系统与方法
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
CN113535604B (zh) 存储器系统
TW202318205A (zh) 記憶體系統及資料輸入輸出系統
CN117149052A (zh) 提供高清除性能的存储设备及其存储块管理方法
CN114764307A (zh) 计算机系统及其数据管理方法