JP2539385B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2539385B2 JP2539385B2 JP61185084A JP18508486A JP2539385B2 JP 2539385 B2 JP2539385 B2 JP 2539385B2 JP 61185084 A JP61185084 A JP 61185084A JP 18508486 A JP18508486 A JP 18508486A JP 2539385 B2 JP2539385 B2 JP 2539385B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- functional
- functional memory
- main cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/47—Retargetable compilers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90348—Query processing by searching ordered data, e.g. alpha-numerically ordered data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Computer Hardware Design (AREA)
- Devices For Executing Special Programs (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムに係り、特に演算処理機
能付きの半導体メモリチツプ、すなわちチツプ内に特定
の処理機能をモジユール化したメモリチツプを使用した
情報処理システムに関する。
能付きの半導体メモリチツプ、すなわちチツプ内に特定
の処理機能をモジユール化したメモリチツプを使用した
情報処理システムに関する。
従来は第２図に示すように、高級言語200で書かれた
プログラムを命令語の異なる中央演算処理装置（以下、
CPUと省略する）間221,231で実行する場合には、両者に
共通な中間言語202に一旦、コンパイル出力する。これ
は中間言語で書かれたコンパイラ201によつて行なう。
そして、このコンパイルされた中間言語コードに対し
て、各CPU専用のインタプリタあるいはコンパイラ（コ
ードジエネレータと呼ぶ）220,230を構築して、中間言
語コードを各CPU専用の命令コードに変換して実行す
る。ここで、高級言語をコンパイルする中間言語出力コ
ンパイラ201はもともとは中間言語で表現されている
が、コードジエネレータ201によつて各CPUの命令コード
に変換されて、実際には実行される。また、中間言語を
介さないで、直接各CPU専用のインタプリタあるいはコ
ンパイラで翻訳して実行することもあり、これが通常だ
が、このインタプリタやコンパイラの構築に手間がかか
るという欠点がある。第２図に示した例は、できるかぎ
り各CPUごとのコンパイラ構築の手間を省くことと、コ
ンパイラによる高速実行をめざしたものである。
プログラムを命令語の異なる中央演算処理装置（以下、
CPUと省略する）間221,231で実行する場合には、両者に
共通な中間言語202に一旦、コンパイル出力する。これ
は中間言語で書かれたコンパイラ201によつて行なう。
そして、このコンパイルされた中間言語コードに対し
て、各CPU専用のインタプリタあるいはコンパイラ（コ
ードジエネレータと呼ぶ）220,230を構築して、中間言
語コードを各CPU専用の命令コードに変換して実行す
る。ここで、高級言語をコンパイルする中間言語出力コ
ンパイラ201はもともとは中間言語で表現されている
が、コードジエネレータ201によつて各CPUの命令コード
に変換されて、実際には実行される。また、中間言語を
介さないで、直接各CPU専用のインタプリタあるいはコ
ンパイラで翻訳して実行することもあり、これが通常だ
が、このインタプリタやコンパイラの構築に手間がかか
るという欠点がある。第２図に示した例は、できるかぎ
り各CPUごとのコンパイラ構築の手間を省くことと、コ
ンパイラによる高速実行をめざしたものである。
一方、第３図に示すようにデータとその操作手続きを
一体としてオブジエクトという概念で管理し、命令語を
抽象化するオブジエクト指向という考え方がある。命令
語をオブジエクトという概念で抽象化することにより、
各プログラムのモジユール化が容易になつたり、システ
ムの機能拡張によつても抽象化した命令語を変更する必
要がない、すなわち、オブジエクト・テーブル311に登
録された抽象命令語とは独立にオブジエクトを実行する
部分312の手続きのみを変更するだけでよいなどの利点
がある。例えば、ハードデイスクのようなさまざまな２
次メモリ330へアクセスしたい場合に、ハードデイスク
専用のコントローラ320を介して行なうが、（300:CPU、
321:CPU,322:制御メモリ、340:バス）、各コントローラ
ごとに専用の処理手続きをオブジエクトの手続き内312
に書けば、あちらこちらで引用されている抽象命令自体
の変更はいらない。さらに、オブジエクトに対して、各
コントローラ側で演算処理を部分的に行なう方法がデー
タベース・マシンなどでとられている場合がある。
一体としてオブジエクトという概念で管理し、命令語を
抽象化するオブジエクト指向という考え方がある。命令
語をオブジエクトという概念で抽象化することにより、
各プログラムのモジユール化が容易になつたり、システ
ムの機能拡張によつても抽象化した命令語を変更する必
要がない、すなわち、オブジエクト・テーブル311に登
録された抽象命令語とは独立にオブジエクトを実行する
部分312の手続きのみを変更するだけでよいなどの利点
がある。例えば、ハードデイスクのようなさまざまな２
次メモリ330へアクセスしたい場合に、ハードデイスク
専用のコントローラ320を介して行なうが、（300:CPU、
321:CPU,322:制御メモリ、340:バス）、各コントローラ
ごとに専用の処理手続きをオブジエクトの手続き内312
に書けば、あちらこちらで引用されている抽象命令自体
の変更はいらない。さらに、オブジエクトに対して、各
コントローラ側で演算処理を部分的に行なう方法がデー
タベース・マシンなどでとられている場合がある。
現在、メモリチツプの集積度は年々向上しており、従
来では考えられなかつたような高速積度を実現しつつあ
る。しかし、メモリのアクセス速度に関しては集積度の
向上に見あつた改善がなされていない。すなわち、高集
積を達成するメモリと高速アクセスを達成するメモリと
は別のものである。一方、CPUの方は高集積化に伴つ
て、メモリをCPUと同一チツプ上に乗せることが可能に
なりつつあり、CPUチツプ内での処理性能はどんどん向
上している。ここで、重要な問題は、CPUと外部メモリ
間のアクセス・ギヤツプである。同一チツプ内に高速メ
モリを内蔵したCPUはメモリとCPU間のアクセスギヤツプ
が大きくないが、これらは内蔵メモリを読込み専用、キ
ヤツシユ、ワーク用などの補助的な機能を持たせるよう
にして使用している。そして、どのようなメモリ機能内
蔵CPUチツプも、通常の外部メモリ・チツプのように大
容量性の半不変的な能動情報格納機能メモリとして内蔵
メモリを利用しているわけではない。メモリ機能とCPU
機能のバランスがとれていないからである。そのため、
高速アクセス可能な大容量メモリとして利用しにくいと
いう問題がある。そこで、本発明の目的は、大容量性を
保ちながらどんなCPUを使つても簡単に高速アクセス可
能なように、メモリを構成する手段を提供することにあ
る。
来では考えられなかつたような高速積度を実現しつつあ
る。しかし、メモリのアクセス速度に関しては集積度の
向上に見あつた改善がなされていない。すなわち、高集
積を達成するメモリと高速アクセスを達成するメモリと
は別のものである。一方、CPUの方は高集積化に伴つ
て、メモリをCPUと同一チツプ上に乗せることが可能に
なりつつあり、CPUチツプ内での処理性能はどんどん向
上している。ここで、重要な問題は、CPUと外部メモリ
間のアクセス・ギヤツプである。同一チツプ内に高速メ
モリを内蔵したCPUはメモリとCPU間のアクセスギヤツプ
が大きくないが、これらは内蔵メモリを読込み専用、キ
ヤツシユ、ワーク用などの補助的な機能を持たせるよう
にして使用している。そして、どのようなメモリ機能内
蔵CPUチツプも、通常の外部メモリ・チツプのように大
容量性の半不変的な能動情報格納機能メモリとして内蔵
メモリを利用しているわけではない。メモリ機能とCPU
機能のバランスがとれていないからである。そのため、
高速アクセス可能な大容量メモリとして利用しにくいと
いう問題がある。そこで、本発明の目的は、大容量性を
保ちながらどんなCPUを使つても簡単に高速アクセス可
能なように、メモリを構成する手段を提供することにあ
る。
本発明の目的を達成する手段としては、外部メモリ側
にも演算機能をもたせて、CPUと外部メモリ間のアクセ
ス頻度を減少させる方法を考えた。
にも演算機能をもたせて、CPUと外部メモリ間のアクセ
ス頻度を減少させる方法を考えた。
上記目的は、任意のCPUに共通に利用できる言語（例
えば中間言語）コードを解釈するプログラムと演算処理
器をもつた機能メモリを設けることによつて達成され
る。
えば中間言語）コードを解釈するプログラムと演算処理
器をもつた機能メモリを設けることによつて達成され
る。
この機能メモリは、メインCPUから送られてきたコー
ドを入力とし、まず、このコードを解釈し、すでにこの
コードに対応する処理手順がコンパイルされているプロ
グラムを動作させることによつて演算処理し、その結果
をまたメインCPUに解釈できるコードにして返送する。
これによつてメインCPUと機能メモリ間のアクセス回数
が減少し、システム全体の性能が向上する。
ドを入力とし、まず、このコードを解釈し、すでにこの
コードに対応する処理手順がコンパイルされているプロ
グラムを動作させることによつて演算処理し、その結果
をまたメインCPUに解釈できるコードにして返送する。
これによつてメインCPUと機能メモリ間のアクセス回数
が減少し、システム全体の性能が向上する。
以下、本発明の一実施例による情報処理システムを第
１図により説明する。メインCPU100はどの命令体系をも
つたものでもかまわない。そして、それは機能メモリ13
0,140,150の命令体系と異なつていてもよい。ただし、
メインCPUと機能メモリ間に共通のプロトコルをもつ中
間コード110を設定し、それらによつてお互いがバス120
を介してアクセスするものとする。メインCPU100が送信
した中間コード110が機能メモリ140に入力されると、機
能メモリ側では、中間コードインタプリタ用プログラム
142を起動し、中間コード110を解読する。その内容に従
つて、通常のメモリ143に格納されている対応するプロ
グラムを起動し、CPU141により演算を行なう。そして、
この演算結果を中間コードに変換してメインCPU100側す
なわちバス120に返送する。これらの制御をCPU部141で
行なう。機能メモリ150も機能メモリ140と同様の働きを
示す。ところが、機能メモリ130は特別な役割を果た
す。それは機能メモリ140,150内の通常メモリ143,153に
対応する133の内容が中間コード コンパイラ用に使わ
れるという点において特殊である。ある処理が頻繁に使
用されるときに、機能メモリ内で専用に演算処理をほど
こす方が得だと判断される場合などに、機能メモリ130
を起動して、中間コード列をコンパイルし、その結果を
機能メモリ140,150に格納する。このときに、このプロ
グラムを実行する抽象命令語を定義し、以降のアクセス
はすべてこれを使つて行なわれる。抽象命令語は第３図
に示したオブジエクト・テーブル用メモリ311に対応す
るものに登録される。
１図により説明する。メインCPU100はどの命令体系をも
つたものでもかまわない。そして、それは機能メモリ13
0,140,150の命令体系と異なつていてもよい。ただし、
メインCPUと機能メモリ間に共通のプロトコルをもつ中
間コード110を設定し、それらによつてお互いがバス120
を介してアクセスするものとする。メインCPU100が送信
した中間コード110が機能メモリ140に入力されると、機
能メモリ側では、中間コードインタプリタ用プログラム
142を起動し、中間コード110を解読する。その内容に従
つて、通常のメモリ143に格納されている対応するプロ
グラムを起動し、CPU141により演算を行なう。そして、
この演算結果を中間コードに変換してメインCPU100側す
なわちバス120に返送する。これらの制御をCPU部141で
行なう。機能メモリ150も機能メモリ140と同様の働きを
示す。ところが、機能メモリ130は特別な役割を果た
す。それは機能メモリ140,150内の通常メモリ143,153に
対応する133の内容が中間コード コンパイラ用に使わ
れるという点において特殊である。ある処理が頻繁に使
用されるときに、機能メモリ内で専用に演算処理をほど
こす方が得だと判断される場合などに、機能メモリ130
を起動して、中間コード列をコンパイルし、その結果を
機能メモリ140,150に格納する。このときに、このプロ
グラムを実行する抽象命令語を定義し、以降のアクセス
はすべてこれを使つて行なわれる。抽象命令語は第３図
に示したオブジエクト・テーブル用メモリ311に対応す
るものに登録される。
次に、CPU100と機能メモリ130,140,150とのアクセス
方法を第４図に示す。一般に、普通のCPUは機能メモリ
とのアクセスに対して特殊な命令を用意していないの
で、既存の命令を利用した共通のプロトコルを準備する
必要がある。機能メモリの全アドレス空間は、CPUに対
して普通のメモリと同様に線形的にアドレスされ、普通
のメモリと同様のアクセスが許される。そして、機能メ
モリの先頭アドレスa400の内容は、特別な意味をもつて
おり、命令部400−１と機能メモリ内のａ＋１以下の相
対アドレスを示すdisp部400−２に分かれる。機能メモ
リの命令は、例えば、すでに定義した抽象命令に対して
実行アクセスする命令を設ける。disp部400−２の内容
は、抽象命令化されたオブジエクトを実際に実行する手
続きの書かれた部分へのポインタを表わすオブジエクト
・テーブルへの相対アドレスを示すことになる。従つ
て、この命令コードをもつたデータがアドレスa400にCP
U100からの書き込み動作が行なわれると、抽象命令化さ
れたオブジエクトが機能メモリ内のCPU131,141,151によ
つて実行されることになる。実行結果は、機能メモリの
特定のエリアに書き込まれ、CPU100がそのエリアから読
み出すことによつて、CPU100に実行結果が送られる。CP
U100が機能メモリから出力結果を読み出すタイミング
は、例えば、アドレスａの特定ビツトのセツトを確認す
ることによつて行なう CPU100と機能メモリ130,140,150のもう１つのアクセ
ス方法は、第１図に示すように共有メモリ90,91を使用
して、お互いのアクセス権の切り替えによつて行なうこ
とができる。ここで、共有メモリは機能メモリ140,150
で置き換えてもかまわない。共有メモリ90には、例え
ば、中間言語で書かれたある手続きが格納されていると
する。そして、この共有メモリ90へのアクセス権がCPU1
00から機能メモリ130へ渡され、機能メモリ130内の中間
コード、コンパイラ133により中間言語手続きがコンパ
イルされ、コンパイル結果が機能メモリ140内のメモリ1
43へ格納され、この手続きが抽象化され、以降のCPU100
によるアクセスはこの抽象命令によつて行なうことがで
きる。この抽象命令化は、第５図に示すように、オブジ
エクトの処理手順を機能メモリを実行する手続き520に
書き換えることにより可能となる。すなわち、それまで
CPU100側の制御のもとですべて実行されていたオブジエ
クト手続きが、機能メモリ140側で主に制御、実行され
る。
方法を第４図に示す。一般に、普通のCPUは機能メモリ
とのアクセスに対して特殊な命令を用意していないの
で、既存の命令を利用した共通のプロトコルを準備する
必要がある。機能メモリの全アドレス空間は、CPUに対
して普通のメモリと同様に線形的にアドレスされ、普通
のメモリと同様のアクセスが許される。そして、機能メ
モリの先頭アドレスa400の内容は、特別な意味をもつて
おり、命令部400−１と機能メモリ内のａ＋１以下の相
対アドレスを示すdisp部400−２に分かれる。機能メモ
リの命令は、例えば、すでに定義した抽象命令に対して
実行アクセスする命令を設ける。disp部400−２の内容
は、抽象命令化されたオブジエクトを実際に実行する手
続きの書かれた部分へのポインタを表わすオブジエクト
・テーブルへの相対アドレスを示すことになる。従つ
て、この命令コードをもつたデータがアドレスa400にCP
U100からの書き込み動作が行なわれると、抽象命令化さ
れたオブジエクトが機能メモリ内のCPU131,141,151によ
つて実行されることになる。実行結果は、機能メモリの
特定のエリアに書き込まれ、CPU100がそのエリアから読
み出すことによつて、CPU100に実行結果が送られる。CP
U100が機能メモリから出力結果を読み出すタイミング
は、例えば、アドレスａの特定ビツトのセツトを確認す
ることによつて行なう CPU100と機能メモリ130,140,150のもう１つのアクセ
ス方法は、第１図に示すように共有メモリ90,91を使用
して、お互いのアクセス権の切り替えによつて行なうこ
とができる。ここで、共有メモリは機能メモリ140,150
で置き換えてもかまわない。共有メモリ90には、例え
ば、中間言語で書かれたある手続きが格納されていると
する。そして、この共有メモリ90へのアクセス権がCPU1
00から機能メモリ130へ渡され、機能メモリ130内の中間
コード、コンパイラ133により中間言語手続きがコンパ
イルされ、コンパイル結果が機能メモリ140内のメモリ1
43へ格納され、この手続きが抽象化され、以降のCPU100
によるアクセスはこの抽象命令によつて行なうことがで
きる。この抽象命令化は、第５図に示すように、オブジ
エクトの処理手順を機能メモリを実行する手続き520に
書き換えることにより可能となる。すなわち、それまで
CPU100側の制御のもとですべて実行されていたオブジエ
クト手続きが、機能メモリ140側で主に制御、実行され
る。
従来、CPUが手続き呼出しを行なうときは、呼び出さ
れた手続きによりレジスタの内容が破壊されるので退避
・回復する処理が必要で、それがオーバヘツドになつて
いた。しかし、本発明によれば、機能メモリ側で独立に
すべての処理が行なわれるので、レジスタの内容の退避
・回復処理を必要としない。そして、CPUとメモリ間の
アクセス回数が減少するので、CPUの高性能化とメモリ
間のアクセス・ギヤツプを緩和することができ、システ
ム全体の性能を向上させる効果がある。さらに、複雑な
処理内容を抽象命令化して、簡単なプロトコルによるア
クセスができるとともに、メモリ側で独自に処理ができ
ることで、メモリ自体を知的化することができる。例え
ば、CPU側が複数の選択岐のある○○についての情報を
教えてくれと聞いてきたときに、複数個の回答を与え、
そのうちのCPUが選択した情報を次に聞いてきたときに
先頭にもつてくるという知的処理は、機能メモリ側で独
立にできるというような効果がある。
れた手続きによりレジスタの内容が破壊されるので退避
・回復する処理が必要で、それがオーバヘツドになつて
いた。しかし、本発明によれば、機能メモリ側で独立に
すべての処理が行なわれるので、レジスタの内容の退避
・回復処理を必要としない。そして、CPUとメモリ間の
アクセス回数が減少するので、CPUの高性能化とメモリ
間のアクセス・ギヤツプを緩和することができ、システ
ム全体の性能を向上させる効果がある。さらに、複雑な
処理内容を抽象命令化して、簡単なプロトコルによるア
クセスができるとともに、メモリ側で独自に処理ができ
ることで、メモリ自体を知的化することができる。例え
ば、CPU側が複数の選択岐のある○○についての情報を
教えてくれと聞いてきたときに、複数個の回答を与え、
そのうちのCPUが選択した情報を次に聞いてきたときに
先頭にもつてくるという知的処理は、機能メモリ側で独
立にできるというような効果がある。
第１図は本発明の一実施例のチツプ・システム構成図、
第２図は命令体系の異なる２つのCPU上に高級言語プロ
グラムをインプリメントする方式の説明図、第３図はオ
ブジエクト指向制御方式の説明図、第４図は機能メモリ
内のメモリ・アドレス構成図、第５図は抽象命令化した
ものの登録方法を示す図。 100……メインCPU、130,140,150……機能メモリ、131,1
41,151……機能メモリ内の演算処理部、132,142,152…
…中間コードのインタプリタ用に使われるメモリ、133,
143,153……線形アドレスされた機能メモリ内のメモ
リ、90,91……共有メモリ。
第２図は命令体系の異なる２つのCPU上に高級言語プロ
グラムをインプリメントする方式の説明図、第３図はオ
ブジエクト指向制御方式の説明図、第４図は機能メモリ
内のメモリ・アドレス構成図、第５図は抽象命令化した
ものの登録方法を示す図。 100……メインCPU、130,140,150……機能メモリ、131,1
41,151……機能メモリ内の演算処理部、132,142,152…
…中間コードのインタプリタ用に使われるメモリ、133,
143,153……線形アドレスされた機能メモリ内のメモ
リ、90,91……共有メモリ。
Claims (1)
- 【請求項１】メインCPUと、前記メインCPUに対して線形
的にアドレスされたアドレス空間であり、かつ、メモリ
部とCPUとを有する機能メモリと、前記メインCPUと前記
機能メモリとを接続するバスとからなり、 前記メインCPUは、前記バスを介して前記機能メモリ内
のメモリ部の特定アドレスに命令コードをもったデータ
を書き込む手段を有し、 前記機能メモリは、前記機能メモリ内のメモリ部内の第
１のプログラムを前記CPUにより実行することで前記書
き込まれた前記データを解釈する手段と、解釈結果に対
応した前記機能メモリ内のメモリ部内の第２のプログラ
ムを前記CPUにより実行することで、前記第２のプログ
ラムの実行結果を当該機能メモリの特定エリアに書き込
む手段を有し、 前記メインCPUは、前記特定エリアから前記演算結果を
読み出す手段を有することを特徴とする情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185084A JP2539385B2 (ja) | 1986-08-08 | 1986-08-08 | 情報処理装置 |
| KR1019870008507A KR900006008B1 (ko) | 1986-08-08 | 1987-08-03 | 스마트 메모리군을 갖는 정보 처리 시스템 |
| US07/083,288 US4823257A (en) | 1986-08-08 | 1987-08-10 | Information processing system having smart memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185084A JP2539385B2 (ja) | 1986-08-08 | 1986-08-08 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6341934A JPS6341934A (ja) | 1988-02-23 |
| JP2539385B2 true JP2539385B2 (ja) | 1996-10-02 |
Family
ID=16164544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185084A Expired - Fee Related JP2539385B2 (ja) | 1986-08-08 | 1986-08-08 | 情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4823257A (ja) |
| JP (1) | JP2539385B2 (ja) |
| KR (1) | KR900006008B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5125091A (en) * | 1989-06-08 | 1992-06-23 | Hazox Corporation | Object oriented control of real-time processing |
| FR2667171B1 (fr) * | 1990-09-25 | 1994-08-26 | Gemplus Card Int | Support portable a micro-circuit facilement programmable et procede de programmation de ce micro-circuit. |
| US5339429A (en) * | 1991-05-08 | 1994-08-16 | Hitachi, Ltd. | Parallel processing system and compiling method used therefor |
| US5519860A (en) * | 1992-01-31 | 1996-05-21 | Syncsort Incorporated | Central processor index sort followed by direct record sort and write by an intelligent control unit |
| KR940004434A (ko) * | 1992-08-25 | 1994-03-15 | 윌리엄 이. 힐러 | 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법 |
| US5604890A (en) * | 1994-08-16 | 1997-02-18 | Miller; Paul B. | Coupling device for the switching of data lines between a data storage device controller and a plurality of bootable data storage devices |
| JPH11505049A (ja) * | 1995-05-09 | 1999-05-11 | スマートムーブ （エヌジー） リミテッド | カード・インターフェース |
| US5873126A (en) * | 1995-06-12 | 1999-02-16 | International Business Machines Corporation | Memory array based data reorganizer |
| JPH10232788A (ja) * | 1996-12-17 | 1998-09-02 | Fujitsu Ltd | 信号処理装置及びソフトウェア |
| JP3189727B2 (ja) | 1997-04-15 | 2001-07-16 | 日本電気株式会社 | コプロセッサ内蔵パケット型メモリｌｓｉ、それを用いたメモリシステム及びそれらの制御方法 |
| US6289391B1 (en) * | 1997-06-25 | 2001-09-11 | Unisys Corp. | System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer |
| US5890155A (en) * | 1997-08-22 | 1999-03-30 | Honeywell Inc. | System and methods for providing encapsulated and performance-efficient data references in an object-oriented controller and distributed control system employing the same |
| US6578110B1 (en) * | 1999-01-21 | 2003-06-10 | Sony Computer Entertainment, Inc. | High-speed processor system and cache memories with processing capabilities |
| FR2794543B1 (fr) * | 1999-06-04 | 2001-08-24 | Gemplus Card Int | Migration de differents langages sources vers un support d'execution |
| JP2001181564A (ja) | 1999-12-27 | 2001-07-03 | Kansai Paint Co Ltd | 水性被覆組成物 |
| US6807614B2 (en) * | 2001-07-19 | 2004-10-19 | Shine C. Chung | Method and apparatus for using smart memories in computing |
| US6970988B1 (en) | 2001-07-19 | 2005-11-29 | Chung Shine C | Algorithm mapping, specialized instructions and architecture features for smart memory computing |
| US7546438B2 (en) * | 2001-07-19 | 2009-06-09 | Chung Shine C | Algorithm mapping, specialized instructions and architecture features for smart memory computing |
| JP4950418B2 (ja) * | 2004-10-29 | 2012-06-13 | 株式会社日立製作所 | ネットワークブート方法、ネットワークブートシステムおよびネットワークブートプログラム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309756A (en) * | 1971-02-17 | 1982-01-05 | Beckler Robert I | Method of automatically evaluating source language logic condition sets and of compiling machine executable instructions directly therefrom |
| US4642764A (en) * | 1984-08-13 | 1987-02-10 | International Business Machines Corporation | Method of developing formal identities and program bases in an optimizing compiler |
| US4656583A (en) * | 1984-08-13 | 1987-04-07 | International Business Machines Corporation | Method for improving global common subexpression elimination and code motion in an optimizing compiler |
| US4747044A (en) * | 1984-08-23 | 1988-05-24 | Ncr Corporation | Direct execution of software on microprogrammable hardware |
| US4667290A (en) * | 1984-09-10 | 1987-05-19 | 501 Philon, Inc. | Compilers using a universal intermediate language |
| US4656582A (en) * | 1985-02-04 | 1987-04-07 | International Business Machines Corporation | Generating storage reference instructions in an optimizing compiler |
| JPH0685148B2 (ja) * | 1986-03-07 | 1994-10-26 | 株式会社日立製作所 | 配列デ−タフロ−解析装置 |
-
1986
- 1986-08-08 JP JP61185084A patent/JP2539385B2/ja not_active Expired - Fee Related
-
1987
- 1987-08-03 KR KR1019870008507A patent/KR900006008B1/ko not_active IP Right Cessation
- 1987-08-10 US US07/083,288 patent/US4823257A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4823257A (en) | 1989-04-18 |
| KR900006008B1 (ko) | 1990-08-20 |
| JPS6341934A (ja) | 1988-02-23 |
| KR880003245A (ko) | 1988-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539385B2 (ja) | 情報処理装置 | |
| US5136709A (en) | Method for generating an operating system by a static link-editor | |
| JPH0326414B2 (ja) | ||
| JPS6122817B2 (ja) | ||
| US6009268A (en) | Device for programming a stored program controller | |
| US5428746A (en) | Integrated microprocessor unit generating separate memory and input-output device control signals | |
| KR920004405B1 (ko) | 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템 | |
| JPH01169557A (ja) | 記憶制御装置 | |
| JPH043205A (ja) | データ・アクセス・システム | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPH03656B2 (ja) | ||
| JPH04288603A (ja) | 数値制御装置 | |
| JPH0752409B2 (ja) | プロセスコントローラ単一メモリチップシャドー化技術 | |
| JPH0721766B2 (ja) | Ｆｏｒｔｒａｎ入出力制御処理装置 | |
| JP2523502B2 (ja) | リカ−シブ仮想計算機の制御方式 | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JPS6145346A (ja) | Ｉｐｌシミユレ−ト処理装置 | |
| JP3087477B2 (ja) | コンピュータシステム | |
| JPS5894041A (ja) | 高級言語のデバツク支援装置 | |
| JPS5854422B2 (ja) | 多重処理装置の制御方式 | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPS6212555B2 (ja) | ||
| JPH04310140A (ja) | 計算機システム | |
| JPH0157374B2 (ja) | ||
| JPS61248152A (ja) | プロシ−ジヤ切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |