JPS6341934A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6341934A JPS6341934A JP61185084A JP18508486A JPS6341934A JP S6341934 A JPS6341934 A JP S6341934A JP 61185084 A JP61185084 A JP 61185084A JP 18508486 A JP18508486 A JP 18508486A JP S6341934 A JPS6341934 A JP S6341934A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- functional
- code
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 79
- 230000006870 function Effects 0.000 claims description 11
- 230000006386 memory function Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/47—Retargetable compilers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90348—Query processing by searching ordered data, e.g. alpha-numerically ordered data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Computer Hardware Design (AREA)
- Devices For Executing Special Programs (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、演算処理機能付きの半導体メモリチップに係
り、特にメモリチップ内に特定の処理機能をモジュール
化して使用するのに好適な機能付きメモリチップに関す
る。
り、特にメモリチップ内に特定の処理機能をモジュール
化して使用するのに好適な機能付きメモリチップに関す
る。
〔従来の技術）
従来は第２図に示すように、高級言語２００で書かれた
プログラムを命令語の異なる中央演算処理袋＠（以下、
ＣＰＵと省略する）間２２１゜２３１で実行する場合に
は、両者に共通な中間言語２０２に一旦、コンパイル出
力する。これは中間言語で書かれたコンパイラ２０１に
よって行なう、そして、このコンパイルされた中間言語
コードに対して、各ＣＰＵ専用のインタプリタあるいは
コンパイラ（コードジェネレータと呼ぶ） ２２０゜２
３０を構築して、中間言語コードを各ＣＰＵ専用の命令
コードに変換して実行する。ここで、高級言語をコンパ
イルする中間言語出力コンパイラ２０１はもともとは中
間言語で表現されているが、コードジェネレータ２０１
によって各ＣＰＵの命令コードに変換されて、実際には
実行される。また、中間言語を介さないで、直接各ＣＰ
Ｕ専用のインタプリタあるいはコンパイラで翻訳して実
行することもあり、これが通常だが、このインタプリタ
やコンパイラの構築に手間がかかるという欠点がある。
プログラムを命令語の異なる中央演算処理袋＠（以下、
ＣＰＵと省略する）間２２１゜２３１で実行する場合に
は、両者に共通な中間言語２０２に一旦、コンパイル出
力する。これは中間言語で書かれたコンパイラ２０１に
よって行なう、そして、このコンパイルされた中間言語
コードに対して、各ＣＰＵ専用のインタプリタあるいは
コンパイラ（コードジェネレータと呼ぶ） ２２０゜２
３０を構築して、中間言語コードを各ＣＰＵ専用の命令
コードに変換して実行する。ここで、高級言語をコンパ
イルする中間言語出力コンパイラ２０１はもともとは中
間言語で表現されているが、コードジェネレータ２０１
によって各ＣＰＵの命令コードに変換されて、実際には
実行される。また、中間言語を介さないで、直接各ＣＰ
Ｕ専用のインタプリタあるいはコンパイラで翻訳して実
行することもあり、これが通常だが、このインタプリタ
やコンパイラの構築に手間がかかるという欠点がある。
第２図に示した例は、できるかぎり各ＣＰＵごとのコン
パイラ構築の手間を省くことと。
パイラ構築の手間を省くことと。
コンパイラによる高速実行をめざしたものである。
一方、第３図に示すようにデータとその操作手続きを一
体としてオブジェクトという概念で管理し、命令語を抽
象化するオブジェクト指向という考え方がある。命令語
をオブジェクトという概念で抽象化することにより、各
プログラムのモジュール化が容易になったり、システム
の機能拡張によっても抽象化した命令語を変更する必要
がない、すなわち、オブジェクト・テーブル３１１に登
録された抽象命令語とは独立にオブジェクトを実行する
部分３１２の手続きのみを変更するだけでよいなどの利
点がある０例えば、ハードディスクのようなさまざまな
２次メモリ３３０ヘアクセスしたい場合に、ハードディ
スク専用のコントローラ３２０を介して行なうが、（３
００：ＣＰＵ、３２１ ：ＣＰＵ、３２２：制御メモリ
、３４０：バス）、各コントローラごとに専用の処理手
続きをオブジェクトの手続き内３１２に書けば、あちら
こちらで引用されている抽象命令自体の変更はいらない
。さらに、オブジェクトに対して、各コントローラ側で
演算処理を部分的に行なう方法がデータベース・マシン
などでとられている場合がある。
体としてオブジェクトという概念で管理し、命令語を抽
象化するオブジェクト指向という考え方がある。命令語
をオブジェクトという概念で抽象化することにより、各
プログラムのモジュール化が容易になったり、システム
の機能拡張によっても抽象化した命令語を変更する必要
がない、すなわち、オブジェクト・テーブル３１１に登
録された抽象命令語とは独立にオブジェクトを実行する
部分３１２の手続きのみを変更するだけでよいなどの利
点がある０例えば、ハードディスクのようなさまざまな
２次メモリ３３０ヘアクセスしたい場合に、ハードディ
スク専用のコントローラ３２０を介して行なうが、（３
００：ＣＰＵ、３２１ ：ＣＰＵ、３２２：制御メモリ
、３４０：バス）、各コントローラごとに専用の処理手
続きをオブジェクトの手続き内３１２に書けば、あちら
こちらで引用されている抽象命令自体の変更はいらない
。さらに、オブジェクトに対して、各コントローラ側で
演算処理を部分的に行なう方法がデータベース・マシン
などでとられている場合がある。
現在、メモリチップの集積度は年々向−ヒしており、従
来では考えられなかったような高速精度を実現しつつあ
る。しかし、メモリのアクセス速度に関しては集積度の
向上に見あった改善がなされていない。すなわち、高集
積を達成するメモリと高速アクセスを達成するメモリと
は別のものである。一方、ＣＰＵの方は高１ｓＮｔ化に
伴って、メモリをＣＰＵと同一チップ上に乗せろことが
可能になりつつあり、ＣＰ Ｕチップ内での処理性能は
どんどん向上している。ここで、重要な問題は、ＣＰＵ
と外部メモリ間のアクセス・ギャップである。同一チッ
プ内に高速メモリを内蔵したＣＰＵはメモリとＣＰＵ間
のアクセスギャップが大きくないが、これらは内蔵メモ
リを読込み専用、キャッシュ、ワーク用などの補助的な
機能を持たせるようにして使用している。そして、どの
ようなメモリ機能内蔵ＣＰＵチップも、通常の外部メモ
リ・チップのように大容量性の半不変的な能動情報格納
機能メモリとして内蔵メモリを利用しているわけではな
い。メモリ機能とＣＰＵ機能のバランスがとれていない
からである。そのため、高速アクセス可能な大容量メモ
リとして利用しにくいという問題がある。そこで、本発
明の目的は、大宮−１性を保ちながらどんなＣＰＵを使
っても簡単に高速アクセス可能なように、メモリを構成
する手段を提供することにある。
来では考えられなかったような高速精度を実現しつつあ
る。しかし、メモリのアクセス速度に関しては集積度の
向上に見あった改善がなされていない。すなわち、高集
積を達成するメモリと高速アクセスを達成するメモリと
は別のものである。一方、ＣＰＵの方は高１ｓＮｔ化に
伴って、メモリをＣＰＵと同一チップ上に乗せろことが
可能になりつつあり、ＣＰ Ｕチップ内での処理性能は
どんどん向上している。ここで、重要な問題は、ＣＰＵ
と外部メモリ間のアクセス・ギャップである。同一チッ
プ内に高速メモリを内蔵したＣＰＵはメモリとＣＰＵ間
のアクセスギャップが大きくないが、これらは内蔵メモ
リを読込み専用、キャッシュ、ワーク用などの補助的な
機能を持たせるようにして使用している。そして、どの
ようなメモリ機能内蔵ＣＰＵチップも、通常の外部メモ
リ・チップのように大容量性の半不変的な能動情報格納
機能メモリとして内蔵メモリを利用しているわけではな
い。メモリ機能とＣＰＵ機能のバランスがとれていない
からである。そのため、高速アクセス可能な大容量メモ
リとして利用しにくいという問題がある。そこで、本発
明の目的は、大宮−１性を保ちながらどんなＣＰＵを使
っても簡単に高速アクセス可能なように、メモリを構成
する手段を提供することにある。
＊発明の目的を達成する手段としては、外部メモリ側に
も演算機能をもたせて、ＣＰＵと外部メモリ聞のアクセ
ス・Ｍ度を減少させる方法を考えられた。
も演算機能をもたせて、ＣＰＵと外部メモリ聞のアクセ
ス・Ｍ度を減少させる方法を考えられた。
上記目的は、任意のＣＰＵに共通に利用できる言語（例
えば中間言語）コードを解釈するプログラムと演算処理
器をもった機能メモリを設けることによって達成される
。
えば中間言語）コードを解釈するプログラムと演算処理
器をもった機能メモリを設けることによって達成される
。
この機能メモリは、メインＣＰＵから送られてきたコー
ドを入力とし、まず、このコードを解釈し、すでにこの
コードに対応する処理手順がコンパイルされているプロ
グラムを動作させることによって演算処理し、その結果
をまたメインＣＰＵに解釈できるコードにして返送する
。これによってメインＣＰＵと機能メモリ間のアクセス
回数が減少し、システム全体の性能が向上する。
ドを入力とし、まず、このコードを解釈し、すでにこの
コードに対応する処理手順がコンパイルされているプロ
グラムを動作させることによって演算処理し、その結果
をまたメインＣＰＵに解釈できるコードにして返送する
。これによってメインＣＰＵと機能メモリ間のアクセス
回数が減少し、システム全体の性能が向上する。
以下、本発明の一実施例を第１図により説明する。メイ
ンＣＰＵ １００はどの命令体系をもったものでもかま
わない、そして、それは機能メモリ１３０．１４０，１
５０の命令体系と異なっていてもよい、ただし、メイン
ＣＰＵと機能メモリ間に共通のプロトコルをもつ中間コ
ード１１０を設定し、それらによってお互いがバス１２
０を介してアクセスするものとする。メインＣＰＵ１０
０が送信した中間コード１１０が機能メモリ１４０に入
力されると、機能メモリ側では、中間コードインタプリ
タ用プログラム１４２を起動し、中間コード１１０を解
読する。その内容に従って、通常のメモリ１４３に格納
されている対応するプログラムを起動し、演算を行なう
、そして、中間コードに変換された結果をメインＣＰＵ
１００側に返送する。これらの制御をＣＰＵ部１４１で
行なう。機能メモリ１５０も機能メモリ１４０と同様の
働きを示す。ところが、機能メモリ１３０は特別な役割
を果たす。それは機能メモリ１４０゜１５０内の通常メ
モリ１４３，１５３に対応する１３３の内容が中間コー
ド コンパイラ用に使われるという点において特殊であ
る。ある処理が頻繁に使用されるときに、機能メモリ内
で専用に演算処理をほどこす方が得だと判断される場合
などに、機能メモリ１３０を起動して、中間コード列を
コンパイルし、その結果を機能メモリ１４０゜１５０に
格納する。このときに、このプログラムを実行する抽象
命令語を定義し、以降のアクセスはすべてこれを使って
行なわれる。抽象命令語は第３図に示したオブジェクト
・テーブル用メモリ３１１に対応するものに登録される
。
ンＣＰＵ １００はどの命令体系をもったものでもかま
わない、そして、それは機能メモリ１３０．１４０，１
５０の命令体系と異なっていてもよい、ただし、メイン
ＣＰＵと機能メモリ間に共通のプロトコルをもつ中間コ
ード１１０を設定し、それらによってお互いがバス１２
０を介してアクセスするものとする。メインＣＰＵ１０
０が送信した中間コード１１０が機能メモリ１４０に入
力されると、機能メモリ側では、中間コードインタプリ
タ用プログラム１４２を起動し、中間コード１１０を解
読する。その内容に従って、通常のメモリ１４３に格納
されている対応するプログラムを起動し、演算を行なう
、そして、中間コードに変換された結果をメインＣＰＵ
１００側に返送する。これらの制御をＣＰＵ部１４１で
行なう。機能メモリ１５０も機能メモリ１４０と同様の
働きを示す。ところが、機能メモリ１３０は特別な役割
を果たす。それは機能メモリ１４０゜１５０内の通常メ
モリ１４３，１５３に対応する１３３の内容が中間コー
ド コンパイラ用に使われるという点において特殊であ
る。ある処理が頻繁に使用されるときに、機能メモリ内
で専用に演算処理をほどこす方が得だと判断される場合
などに、機能メモリ１３０を起動して、中間コード列を
コンパイルし、その結果を機能メモリ１４０゜１５０に
格納する。このときに、このプログラムを実行する抽象
命令語を定義し、以降のアクセスはすべてこれを使って
行なわれる。抽象命令語は第３図に示したオブジェクト
・テーブル用メモリ３１１に対応するものに登録される
。
次に、ＣＰＵ１００と機能メモリ１３０，１４０゜１５
０とのアクセス方法を第４図に示す。一般に、普通のＣ
ＰＵは機能メモリとのアクセスに対して特殊な命令を用
意していないので、既存の命令を利用した共通のプロト
コルを準備する必要がある。
０とのアクセス方法を第４図に示す。一般に、普通のＣ
ＰＵは機能メモリとのアクセスに対して特殊な命令を用
意していないので、既存の命令を利用した共通のプロト
コルを準備する必要がある。
機能メモリの全アドレス空間は、ＣＰＵに対して普通の
メモリと同様に線形的にアドレスされ、普通のメモリと
同様のアクセスが許される。そして、機能メモリの先頭
アドレスａ４００の内容は、特別な意味をもっており、
命令部４００−１と機能メモリ内のａ＋１以下の相対ア
ドレスを示すｄｉｓｐ部４００−２に分かれる。機能メ
モリの命令は、例えば、すでに定義した抽象命令に対し
て実行アクセスする命令を設ける。ｄｉｓｐ部４００−
２の内容は、抽象命令化されたオブジェクトを実際に実
行する手続きの書かれた部分へのポインタを表わすオブ
ジェクト・テーブルへの相対アドレスを示すことになる
。従って、この命令コードをもったデータがアドレスａ
４００にＣＰＵ１００からの書き込み動作が行なわれる
と、抽象命令化されたオブジェクトが機能メモリ内のＣ
ＰＵＩ ３１゜１４１．１５１によって実行されること
になる。
メモリと同様に線形的にアドレスされ、普通のメモリと
同様のアクセスが許される。そして、機能メモリの先頭
アドレスａ４００の内容は、特別な意味をもっており、
命令部４００−１と機能メモリ内のａ＋１以下の相対ア
ドレスを示すｄｉｓｐ部４００−２に分かれる。機能メ
モリの命令は、例えば、すでに定義した抽象命令に対し
て実行アクセスする命令を設ける。ｄｉｓｐ部４００−
２の内容は、抽象命令化されたオブジェクトを実際に実
行する手続きの書かれた部分へのポインタを表わすオブ
ジェクト・テーブルへの相対アドレスを示すことになる
。従って、この命令コードをもったデータがアドレスａ
４００にＣＰＵ１００からの書き込み動作が行なわれる
と、抽象命令化されたオブジェクトが機能メモリ内のＣ
ＰＵＩ ３１゜１４１．１５１によって実行されること
になる。
実行結果は、機能メモリの特定のエリアに書き込−まれ
、ＣＰＵ１００がそのエリアから読み出すことによって
、ＣＰＵ１００に実行結果が送られる。
、ＣＰＵ１００がそのエリアから読み出すことによって
、ＣＰＵ１００に実行結果が送られる。
ＣＰＵ１００が機能メモリから出力結果を読み出すタイ
ミングは、例えば、アドレスａの特定ビットのセットを
確認することによって行なう。
ミングは、例えば、アドレスａの特定ビットのセットを
確認することによって行なう。
ＣＰＵ１００と機能メモリ１３０，１４０゜１５０のも
う１つのアクセス方法は、第１図に示すように共有メモ
リ９０．９１を使用して、お互いのアクセス権の切り替
えによって行なうことができる。ここで、共有メモリは
機能メモリ１４ｏ。
う１つのアクセス方法は、第１図に示すように共有メモ
リ９０．９１を使用して、お互いのアクセス権の切り替
えによって行なうことができる。ここで、共有メモリは
機能メモリ１４ｏ。
１５０で置き換えてもかまわない。共有メモリ９０には
、例えば、中間言語で書かれたある手続きが格納されて
いるとする。そして、この共有メモリ９０へのアクセス
権がＣＰＵ１００から機能メモリ１３０へ渡され、機能
メモリ１３０内の中間コード、コンパイラ１３３により
中間言語手続きがコンパイルされ、コンパイル結果が機
能メモリ１４０内のメモリ１４３へ格納され、この手続
きが抽象化され、以降のＣＰＵ１００によるアクセスは
この抽象命令によって行なうことができる。
、例えば、中間言語で書かれたある手続きが格納されて
いるとする。そして、この共有メモリ９０へのアクセス
権がＣＰＵ１００から機能メモリ１３０へ渡され、機能
メモリ１３０内の中間コード、コンパイラ１３３により
中間言語手続きがコンパイルされ、コンパイル結果が機
能メモリ１４０内のメモリ１４３へ格納され、この手続
きが抽象化され、以降のＣＰＵ１００によるアクセスは
この抽象命令によって行なうことができる。
この抽象命令化は、第５図に示すように、オブジェクト
の処理手順を機能メモリを実行する手続き５２０に書き
換えることにより可能となる。すなわち、それまでＣＰ
Ｕ１００側の制御のもとですべで実行されていたオブジ
ェクト手続きが、機能メモリ１４０側で主に制御、実行
される。
の処理手順を機能メモリを実行する手続き５２０に書き
換えることにより可能となる。すなわち、それまでＣＰ
Ｕ１００側の制御のもとですべで実行されていたオブジ
ェクト手続きが、機能メモリ１４０側で主に制御、実行
される。
従来、ＣＰＵが手続き呼出しを行なうときは、呼び出さ
れた手続きによりレジスタの内容が破壊されるので退避
・回復する処理が必要で、それがオーバヘッドになって
いた。しかし、本発明によれば、機能メモリ側で独立に
すべての処理が行なねれるので、レジスタの内容の退避
・回復処理を必要としない。そして、ｃｐｕとメモリ間
のアクセス回数が減少するので、ＣＰＵの高性能化とメ
モリ間のアクセス・ギャップを緩和することができ、シ
ステム全体の性能を向上させる効果がある。
れた手続きによりレジスタの内容が破壊されるので退避
・回復する処理が必要で、それがオーバヘッドになって
いた。しかし、本発明によれば、機能メモリ側で独立に
すべての処理が行なねれるので、レジスタの内容の退避
・回復処理を必要としない。そして、ｃｐｕとメモリ間
のアクセス回数が減少するので、ＣＰＵの高性能化とメ
モリ間のアクセス・ギャップを緩和することができ、シ
ステム全体の性能を向上させる効果がある。
さらに、複雑な処理内容を抽象命令化して、簡−Ｉｌｌ
なプロトコルによるアクセスができるとともに、メモリ
側で独自に処理ができることで、メモリ自体を知的化す
ることができる１例えば、ＣＰＵ側が複数の選択枝のあ
る○Ｏについての情報を教えてくれと聞いてきたときに
、複数個の回答を与え。
なプロトコルによるアクセスができるとともに、メモリ
側で独自に処理ができることで、メモリ自体を知的化す
ることができる１例えば、ＣＰＵ側が複数の選択枝のあ
る○Ｏについての情報を教えてくれと聞いてきたときに
、複数個の回答を与え。
そのうちのＣＰＵが選択した情報を次に聞いてきたとき
に先頭にもってくるという知的処理は、機能メモリ側で
独立にできるというような効果がある。
に先頭にもってくるという知的処理は、機能メモリ側で
独立にできるというような効果がある。
第１図は本発明の一実施例のチップ・システム構成図、
第２図は命令体系の異なる２つのＣＰＵ上に高ａ３Ｎプ
ログラムをインプリメントする方式の説明図、第３図は
オブジェクト指向制御方式の説明図、第４同は機能メモ
リ内のメモリ°アドレス構成図、第５図は抽象命令化し
たものの登録方法を示す図。 １００・・・メインＣＰ Ｕ、１３０ 、１．４０ 、
１５０・・・機能メモリ、１３１，１４１，１５１・・
・機能メモリ内の演プ処理部、１３２，１４２，１５２
・・・中間コードのインタプリタ用に使われるメモリ、
１３３．１４３，１５３・・・線形アドレスされた機菓
／ 図 ギ４−凹 第５′図
第２図は命令体系の異なる２つのＣＰＵ上に高ａ３Ｎプ
ログラムをインプリメントする方式の説明図、第３図は
オブジェクト指向制御方式の説明図、第４同は機能メモ
リ内のメモリ°アドレス構成図、第５図は抽象命令化し
たものの登録方法を示す図。 １００・・・メインＣＰ Ｕ、１３０ 、１．４０ 、
１５０・・・機能メモリ、１３１，１４１，１５１・・
・機能メモリ内の演プ処理部、１３２，１４２，１５２
・・・中間コードのインタプリタ用に使われるメモリ、
１３３．１４３，１５３・・・線形アドレスされた機菓
／ 図 ギ４−凹 第５′図
Claims (1)
- １、中央演算装置からは線形的にアドレス指定してアク
セス可能なメモリ機能を有し、該中央演算処理装置と共
通に利用できるコードを該メモリの特定アドレスを介し
て入力し、該コードを解釈・演算し、該中央演算処理装
置が解釈可能なコードを特定アドレスに出力する機能お
よび特定の該入力コードにより該指定入力コードの列を
解釈して自分自身が実行可能なオブジェクト・コードへ
コンパイル出力して、以降のアクセスに対して特定のプ
ロトコルにより演算処理付きでアクセス可能な能動的に
処理する機能を有した情報を保持することを特徴とする
機能メモリ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185084A JP2539385B2 (ja) | 1986-08-08 | 1986-08-08 | 情報処理装置 |
| KR1019870008507A KR900006008B1 (ko) | 1986-08-08 | 1987-08-03 | 스마트 메모리군을 갖는 정보 처리 시스템 |
| US07/083,288 US4823257A (en) | 1986-08-08 | 1987-08-10 | Information processing system having smart memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185084A JP2539385B2 (ja) | 1986-08-08 | 1986-08-08 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6341934A true JPS6341934A (ja) | 1988-02-23 |
| JP2539385B2 JP2539385B2 (ja) | 1996-10-02 |
Family
ID=16164544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185084A Expired - Fee Related JP2539385B2 (ja) | 1986-08-08 | 1986-08-08 | 情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4823257A (ja) |
| JP (1) | JP2539385B2 (ja) |
| KR (1) | KR900006008B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338108B1 (en) | 1997-04-15 | 2002-01-08 | Nec Corporation | Coprocessor-integrated packet-type memory LSI, packet-type memory/coprocessor bus, and control method thereof |
| US6780902B2 (en) | 1999-12-27 | 2004-08-24 | Kansai Paint Co., Ltd. | Water-based coating composition |
| JP2006127169A (ja) * | 2004-10-29 | 2006-05-18 | Hitachi Ltd | ネットワークブート方法、ネットワークブートシステムおよびネットワークブートプログラム |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5125091A (en) * | 1989-06-08 | 1992-06-23 | Hazox Corporation | Object oriented control of real-time processing |
| FR2667171B1 (fr) * | 1990-09-25 | 1994-08-26 | Gemplus Card Int | Support portable a micro-circuit facilement programmable et procede de programmation de ce micro-circuit. |
| US5339429A (en) * | 1991-05-08 | 1994-08-16 | Hitachi, Ltd. | Parallel processing system and compiling method used therefor |
| US5519860A (en) * | 1992-01-31 | 1996-05-21 | Syncsort Incorporated | Central processor index sort followed by direct record sort and write by an intelligent control unit |
| KR940004434A (ko) * | 1992-08-25 | 1994-03-15 | 윌리엄 이. 힐러 | 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법 |
| US5604890A (en) * | 1994-08-16 | 1997-02-18 | Miller; Paul B. | Coupling device for the switching of data lines between a data storage device controller and a plurality of bootable data storage devices |
| BR9608285A (pt) * | 1995-05-09 | 2000-04-25 | Smartmove | Interface de cartão |
| US5873126A (en) * | 1995-06-12 | 1999-02-16 | International Business Machines Corporation | Memory array based data reorganizer |
| JPH10232788A (ja) * | 1996-12-17 | 1998-09-02 | Fujitsu Ltd | 信号処理装置及びソフトウェア |
| US6289391B1 (en) * | 1997-06-25 | 2001-09-11 | Unisys Corp. | System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer |
| US5890155A (en) * | 1997-08-22 | 1999-03-30 | Honeywell Inc. | System and methods for providing encapsulated and performance-efficient data references in an object-oriented controller and distributed control system employing the same |
| US6578110B1 (en) * | 1999-01-21 | 2003-06-10 | Sony Computer Entertainment, Inc. | High-speed processor system and cache memories with processing capabilities |
| FR2794543B1 (fr) * | 1999-06-04 | 2001-08-24 | Gemplus Card Int | Migration de differents langages sources vers un support d'execution |
| US7546438B2 (en) * | 2001-07-19 | 2009-06-09 | Chung Shine C | Algorithm mapping, specialized instructions and architecture features for smart memory computing |
| US6970988B1 (en) | 2001-07-19 | 2005-11-29 | Chung Shine C | Algorithm mapping, specialized instructions and architecture features for smart memory computing |
| US6807614B2 (en) * | 2001-07-19 | 2004-10-19 | Shine C. Chung | Method and apparatus for using smart memories in computing |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309756A (en) * | 1971-02-17 | 1982-01-05 | Beckler Robert I | Method of automatically evaluating source language logic condition sets and of compiling machine executable instructions directly therefrom |
| US4642764A (en) * | 1984-08-13 | 1987-02-10 | International Business Machines Corporation | Method of developing formal identities and program bases in an optimizing compiler |
| US4656583A (en) * | 1984-08-13 | 1987-04-07 | International Business Machines Corporation | Method for improving global common subexpression elimination and code motion in an optimizing compiler |
| US4747044A (en) * | 1984-08-23 | 1988-05-24 | Ncr Corporation | Direct execution of software on microprogrammable hardware |
| US4667290A (en) * | 1984-09-10 | 1987-05-19 | 501 Philon, Inc. | Compilers using a universal intermediate language |
| US4656582A (en) * | 1985-02-04 | 1987-04-07 | International Business Machines Corporation | Generating storage reference instructions in an optimizing compiler |
| JPH0685148B2 (ja) * | 1986-03-07 | 1994-10-26 | 株式会社日立製作所 | 配列デ−タフロ−解析装置 |
-
1986
- 1986-08-08 JP JP61185084A patent/JP2539385B2/ja not_active Expired - Fee Related
-
1987
- 1987-08-03 KR KR1019870008507A patent/KR900006008B1/ko not_active IP Right Cessation
- 1987-08-10 US US07/083,288 patent/US4823257A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338108B1 (en) | 1997-04-15 | 2002-01-08 | Nec Corporation | Coprocessor-integrated packet-type memory LSI, packet-type memory/coprocessor bus, and control method thereof |
| US6780902B2 (en) | 1999-12-27 | 2004-08-24 | Kansai Paint Co., Ltd. | Water-based coating composition |
| JP2006127169A (ja) * | 2004-10-29 | 2006-05-18 | Hitachi Ltd | ネットワークブート方法、ネットワークブートシステムおよびネットワークブートプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539385B2 (ja) | 1996-10-02 |
| US4823257A (en) | 1989-04-18 |
| KR900006008B1 (ko) | 1990-08-20 |
| KR880003245A (ko) | 1988-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6341934A (ja) | 情報処理装置 | |
| JPS5835295B2 (ja) | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 | |
| JPS61182160A (ja) | デ−タ処理装置 | |
| JPH07311740A (ja) | コンピュータ | |
| US6009268A (en) | Device for programming a stored program controller | |
| US6862675B1 (en) | Microprocessor and device including memory units with different physical addresses | |
| JP2002099498A (ja) | プログラム実行装置およびプログラム開発支援装置 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPH03656B2 (ja) | ||
| JPH033049A (ja) | プロセスコントローラ単一メモリチップシャドー化技術 | |
| JPH04288603A (ja) | 数値制御装置 | |
| JPS6330658B2 (ja) | ||
| JPS6145346A (ja) | Ｉｐｌシミユレ−ト処理装置 | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 | |
| JPS6327740B2 (ja) | ||
| JPH04115335A (ja) | メモリアドレス変換方式 | |
| JPS63180171A (ja) | 情報処理装置 | |
| JPH0380355A (ja) | Ｄｍａ転送機構を有する計算機 | |
| JPS5919287A (ja) | メモリアクセス命令による入出力処理方式 | |
| JPS60132254A (ja) | デ−タ処理装置 | |
| JPS61264444A (ja) | 中央処理装置のデ−タ処理方式 | |
| JPH01261761A (ja) | コンピュータ装置 | |
| JPS63149737A (ja) | マルチプログラミング処理方式 | |
| JPH02162456A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |