JP2010015233A - 集積回路及び電子機器 - Google Patents
集積回路及び電子機器 Download PDFInfo
- Publication number
- JP2010015233A JP2010015233A JP2008172313A JP2008172313A JP2010015233A JP 2010015233 A JP2010015233 A JP 2010015233A JP 2008172313 A JP2008172313 A JP 2008172313A JP 2008172313 A JP2008172313 A JP 2008172313A JP 2010015233 A JP2010015233 A JP 2010015233A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- data
- integrated circuit
- main processing
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Abstract
【課題】インターフェースとしての周辺デバイスが接続される多機能な電子機器に適した集積回路を提供すること。
【解決手段】主処理部と周辺デバイスを接続する周辺接続ポートとが内部バスで接続された集積回路は、周辺接続ポートを制御し、周辺接続ポートに接続された周辺デバイスからの割り込み及びデータ転送の制御を主処理部の代わりに行う補助処理部を備え、主処理部は、当該主処理部の内部メモリ空間の一部として、補助処理部が有するメモリリソースを利用する。
【選択図】図1
【解決手段】主処理部と周辺デバイスを接続する周辺接続ポートとが内部バスで接続された集積回路は、周辺接続ポートを制御し、周辺接続ポートに接続された周辺デバイスからの割り込み及びデータ転送の制御を主処理部の代わりに行う補助処理部を備え、主処理部は、当該主処理部の内部メモリ空間の一部として、補助処理部が有するメモリリソースを利用する。
【選択図】図1
Description
本発明は、主処理部と周辺デバイスを接続する周辺接続ポートとが内部バスで接続された集積回路及び電子機器に関する。
近年のデジタル技術、動画像データや音声データの圧縮伸張技術の急速な進展及び半導体集積回路の微細化に伴い、デジタルテレビ(DTV)や、DVDレコーダ等のデジタルビデオレコーダ(DVR)、携帯電話、ビデオカメラ等の映像音声機器が高機能化している。高機能化に伴って機器の操作性が複雑化している。また、機器の小型化や薄型化が求められているため、機器のサイズにかかわらず、機器のフレームとディスプレイの間の面積は小さい。このため、入力インターフェースである操作ボタン等を機器上に数多く配置できない。
このように、ユーザが直感的に操作可能なボタンやキー等の入力インターフェースを機器に十分に配置できないため、ユーザに操作の仕方や必要な機能を誘導するガイド機能やサポート機能であったり、ボタンやキーを必要としないマンマシンインターフェースの実現が求められる。
上記要望を実現するために、例えば、ボタンやキーを必要としないマンマシンインターフェースとして、ディスプレイ上にタッチパネルが設けられる。また、前後左右といった方向を入力するボタンの代わりに、電子機器を傾けるとその方向に動作が連動したり、機器に設置されたカメラのレンズを下に向けるとカメラがアイドル状態やスイッチオフ状態となり、被写体を撮影する仕草と同じようにカメラのレンズを水平にするとカメラが起動するといったスイッチングを行う。さらに、無線で送信された音声データをワイヤレスヘッドフォンが受信するために機器に設けられていたスピーカを当該機器から除く。
上記説明したように、電子機器における多種機能の複合化や統合化が求められる一方で、機器の小型化や薄型化も求められている。さらに、機器の小型化や薄型化を実現するために、ボタンやキー等の入力インターフェースを機器に配置するためのスペースはあまりない。このため、高性能なグラフィカルユーザインターフェース(GUI)やインテリジェンスなマンマシンインターフェースの活用が見込まれる。
本発明の目的は、インターフェースとしての周辺デバイスが接続される多機能な電子機器に適した集積回路を提供することである。
本発明は、主処理部と周辺デバイスを接続する周辺接続ポートとが内部バスで接続された集積回路であって、前記周辺接続ポートを制御し、前記周辺接続ポートに接続された前記周辺デバイスからの割り込み及びデータ転送の制御を前記主処理部の代わりに行う補助処理部を備え、前記主処理部は、当該主処理部の内部メモリ空間の一部として、前記補助処理部が有するメモリリソースを利用する集積回路を提供する。
本発明は、システム全体の制御及びメディア処理の両方を実行する主処理部と、前記主処理部に接続された周辺デバイスからの割り込み及びデータ転送の制御を行う補助処理部と、を備え、前記補助処理部は、前記周辺デバイスから転送されたデータを蓄積するデータ蓄積部を有し、当該データ蓄積部に蓄積されたデータを中間処理し、一括して外部メモリに転送する集積回路を提供する。
上記集積回路では、前記補助処理部が有する前記データ蓄積部には、前記主処理部から前記主処理部の内部メモリの一部としてアクセスされ、前記補助処理部は、前記データ蓄積部の同じメモリアドレスに対して同時に前記主処理部からのリードアクセスと前記補助処理部からのライトアクセスが生じた場合において、前記補助処理部からのライトアクセスに応じた動作が待たされたときは、前記主処理部がリードするデータの一部に更新が発生することを前記主処理部に知らせるフラグレジスタを有し、前記補助処理部は、前記主処理部のリード動作中又はリード動作後に、前記主処理部がリードするデータのコヒーレンシを一致させるよう前記主処理部に対して処理する。
上記集積回路では、前記主処理部がアイドル状態になると、前記主処理部へのクロックの供給が停止され、前記主処理部の電源電圧が降圧され、前記補助処理部は、前記主処理部がアイドル状態のときに、前記周辺デバイスからの割り込み若しくはデータ入力又は前記周辺デバイスへのデータ出力の処理を、前記主処理部を介することなく行う。
上記集積回路では、前記補助処理部が、前記主処理部の動作周波数以下の動作周波数で動作する、又は非同期モードで動作する。
上記集積回路では、前記補助処理部の動作周波数が、処理モード毎又は動作条件毎に変更され、前記補助処理部が、非同期モードで動作する。
上記集積回路では、前記主処理部がアイドル状態のとき、前記補助処理部は前記非同期モードで動作する。
上記集積回路では、前記周辺デバイスから入力されたデータは前記補助処理部に取り込まれ、前記補助処理部は、取り込まれたデータを過去に取り込まれ前記データ蓄積部に蓄積されたデータと比較し、データ量の差分が所定値以下のときは、前記取り込まれたデータを前記データ蓄積部に蓄積せず、前記データ量の差分が前記所定値よりも大きいときは、前記取り込まれたデータを前記データ蓄積部に蓄積する。
上記集積回路では、前記補助処理部は、前記周辺デバイスからのデータ取り込み頻度が所定値よりも大きいとき、動作周波数を段階的に上げ、前記データ蓄積部のデータ蓄積サイズが所定値を超えると、一括して外部メモリにデータを転送し、前記外部メモリに転送したことを前記主処理部に知らせる。
本発明は、上記集積回路を備え、前記集積回路に外部デバイスが接続される電子機器を提供する。
本発明によれば、高性能なグラフィカルユーザインターフェースやインテリジェンスなマンマシンインターフェース、さらには電子機器を使っている時間や場所、状況等に合わせたユーザサポート機能を実現することができ、複雑化する電子機器の操作性や利便性を向上できる。
また、小型化する機器をキーレス、ボタンレスなデザインで実現することで、機器のある一平面全てを表示装置で構成するなどデザイン性に優れた機器の実現が可能となる。
また、周辺デバイスを集積回路に接続する場合、主処理部の処理効率低下や、外部メモリと主処理部を接続するバスのバンド幅性能の劣化を引き起こすことなく低速バス通信の信号処理や頻繁に生じる割り込み処理を効率よく行える。
さらに、高性能化によって主処理部の動作周波数がますます向上するなか、割り込み処理や低速バス制御の処理から高性能な主処理部をオフロード化することで消費電力の削減が実現され、補助処理部によるスタンバイ制御に連動したクロック制御や電源制御によって、微細プロセスで問題となるリーク電流の削減を図れる。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下説明する映像音声処理用集積回路は、デジタルテレビ(DTV)やデジタルビデオレコーダ(DVR)等のサーバ系電子機器、又は携帯電話やビデオカメラ等のモバイル系電子機器に適用可能である。
図1は、関連する映像音声処理用集積回路の内部構成及び周辺の構成を示すブロック図である。図1に示す映像音声処理用集積回路10は、映像や音声に関するストリームデータを処理するシステムLSIであり、マイコンブロック101と、メディア処理ブロック102と、ストリームI/Oブロック103と、AVIO(Audio Visual Input Output)ブロック104と、メモリIFブロック105とを備える。
マイコンブロック101は、非リアルタイムな汎用的処理を行い、データバス107aを介してメモリI/Fブロック105と接続されている。また、メディア処理ブロック102は、リアルタイムな汎用的処理を行い、データバス107bを介してメモリI/Fブロック105と接続されている。また、ストリームI/Oブロック103は、非リアルタイムなI/O処理を行い、データバス107cを介してメモリI/Fブロック105と接続されている。また、AVIOブロック104は、リアルタイムなI/O処理を行い、データバス107dを介してメモリI/Fブロック105と接続されている。
メモリI/Fブロック105には、映像音声通信処理用集積回路10の外部に設けられる外部メモリデバイス111が接続される。また、マイコンブロック101には、センサデバイス109及び無線通信デバイス110が接続される。マイコンブロック101は、センサデバイス109又は無線通信デバイス110から出力される割り込み信号112に応じて、低速なI/O処理を行う。
映像音声処理用集積回路10を備えた電子機器は、インターネット等のブロードバンドネットワークに接続されることを想定している。マイコンブロック101のメモリ(図示せず)には汎用OS(基本ソフトウェア)がマウントされ、映像音声処理用集積回路10は、インターネットを介してダウンロードしたストリーミングデータを再生するための処理を行う。
ダウンロードしたストリーミングデータのコーディック形式を映像音声処理用集積回路10が認識しない場合、コーディック実行ソフトウェアをダウンロードして、汎用OS上でアプリケーションソフトウェアを実行した上で、メディア処理ブロック102がリアルタイムな汎用処理を行う。但し、映像音声処理用集積回路10では、汎用OSを動作するための環境が必ずしも準備できていない場合もある。このような状況でも要求仕様に応えるため、マイコンブロック101がリアルタイム処理を行うために十分な比較的高い動作クロック周波数に設計されている。
しかし、高周波の動作クロックで動作するマイコンブロック101には、当該動作クロックに比べて低速なI/O処理を行う必要のあるセンサデバイス109や無線通信デバイス110が接続されており、低速なI/O処理がマイコンブロック101における処理性能の著しい劣化要因となる。さらには、マイコンブロック101における消費電力効率も低下する。
具体的には、映像音声処理用集積回路10が電子機器の現在位置や電子機器が置かれている状況を認識するためには、GPSからの位置検出情報や近隣の電子機器から発信されたビーコン信号を受信する無線通信デバイス110又はセンサデバイス109からの情報が、定常的又は高い頻度でマイコンブロック101に入力される必要がある。このとき、センサデバイス109又は無線通信デバイス110から得られたデータがデータバス107aを頻繁に占有するとバスメモリバンド幅が低下する。
図2は、本発明に係る一実施形態の映像音声処理用集積回路の内部構成及び周辺の構成を示すブロック図である。図2に示す映像音声処理用集積回路100が、図1に示した映像音声処理用集積回路10と異なる点は、マイコンブロック101の代わりにマイコンブロック151を備え、サブコンブロック153をさらに備えたことである。センサデバイス109及び無線通信デバイス110には、サブコンブロック153が接続される。映像音声処理用集積回路10のマイコンブロック101が行っていた低速I/O処理はサブコンブロック153が行い、センサデバイス109又は無線通信デバイス110から出力される割り込み信号112はサブコンブロック153に入力される。
サブコンブロック153は、割り込み信号112に応じて、センサデバイス109又は無線通信デバイス110との低速なI/O処理を行い、データバス107eを介してメモリI/Fブロック105と接続されている。
図3は、マイコンブロック151及びサブコンブロック153の各内部構成及び周辺の構成を示すブロック図である。マイコンブロック151は、CPU201、DMA部203及びマイコン周辺部205を有する。サブコンブロック153は、コプロセッサ301、データ蓄積部303、I/O制御部305、クロック制御部307、電源制御部309及び割込制御部311を有する。
I/O制御部305は、センサデバイス109や無線通信デバイス110から入力されるデータの状況を監視し、しきい値以上の変化量が発生した場合のみ、入力データをデータ蓄積部303に取り込む。それ以外の条件ではサブコンブロック153の動作を停止することで低電力化を図る。
サブコンブロック153において、定常的なデータ監視モード以外では、例えば32KHzや12MHzといった周波数の超低速クロックで割込制御部311のみが動作し、それ以外はクロック停止状態となる。この状態のときに割り込み信号112が入力されるとクロック制御部307がクロックを供給し、コプロセッサ301が動作を開始する。
但し、12MHzのクロック信号はPLLのリファレンスクロックであって、マイコンブロック151のCPU201やシステムLSI全体へのクロックを供給可能な状態になるまでには、PLLのロックアップタイム(安定待ち時間)等に数百μ秒のタイムラグを要する。そこでコプロセッサ301は、割り込みを検出すると12MHzの源振クロックで動作し、PLLが安定した後にクロックの供給が開始されると、CPU201の動作クロック周波数の数分の一の周波数、例えばCPU201のペリフェラルポートバスのクロック周波数と同じ動作クロック周波数か、その1/2又は1/4といった周波数のクロックに切り替えて動作する。
また、PLL停止かつ通常よりも低い電源電圧の省電力モードのときに割り込み信号112が入力された場合、割り込み信号112を検出した時に電源制御部309が直ちに電源電圧を昇圧するコマンドを出力する。しかし、電源電圧が通常電圧に戻りかつ安定するまでには数m秒を要する場合がある。この場合、電源電圧は徐々に上がっていくため、この段階での回路動作は誤動作を引き起こす可能性が高く、回路設計上非常に注意が必要となる。
このため、この場合にはコプロセッサ301を非同期モードで動作させる。非同期のコプロセッサはノイズ耐性に優れた回路であるため、電源電圧が復帰するまでの数m秒の間でも、割り込み信号を受信して割り込みハンドラ等のデバイスドライバ処理を実行し、CPU201が動作可能な状態になるまでに、コプロセッサ301がプリプロセッシングを行える。このように、割り込み信号112が入力されるまでは省電力モードで待機できるため、映像音声処理用集積回路100は、低消費電力かつ高速な応答性性能を実現できる。
次に、サブコンブロック153の内部構成について、図4を用いて説明する。図4は、サブコンブロック153の内部構成及び周辺の構成を示すブロック図である。センサデバイス109や無線通信デバイス110から入力されるデータは、I/O制御部305が有する信号入出力部521で受信される。なお、信号入出力部521はデータを出力することも可能であるが、基本的には入力で使うことが多い。
信号入出力部521は、割り込み信号112を検出してデータを取り込む機能、プロセッサからレジスタ524に対して行われた設定に応じて常時データを取り込む又は常時取り込まないようにする機能、及びタイマ525に設定された値の周期毎にデータを取り込む機能の中から選択される。信号入出力部521がデータを取り込むと、比較部522が、データバッファ523の値と大小の比較を行う。データバッファ523には、前回取り込まれたデータの内、比較器522を通過したデータが蓄積されている。信号入出力部521で取り込まれたデータとデータバッファ523に蓄積されているデータの差が閾値設定レジスタ526に設定された値以上であれば、比較部522は信号入出力部521で取り込まれたデータを出力し、当該データをデータバッファ523とデータ蓄積部303に書き込む。このとき、比較部522は、データの更新が発生したことを通知する信号527をコプロセッサ301が有するコプロセッサ制御回路531に出力する。
コプロセッサ301は、非同期動作モード及び同期動作モードのいずれかに設定される。コプロセッサ301が非同期動作モードに設定されているとき、コプロセッサ制御回路531は、例えば、メモリI/F制御部532、フェッチ制御部533、デコード部534、演算器制御回路535、演算部536、汎用レジスタ537、データ蓄積部303といった各パイプラインステージの回路にリクエスト信号538とアクノレッジ信号539を用いてハンドシェークしながら動作を行う。
一方、コプロセッサ301が同期動作モードに設定されているとき、コプロセッサ301が有する非同期モード切替制御部540は、ハンドシェークせずにクロック同期で動作するように、各回路501〜507とデータ蓄積部303に制御信号を発信する。なお、モード切替はレジスタでの設定も可能であるが、データ蓄積部303に蓄積されたデータ量が閾値を超えてFULLの直前に近づくと、モード変更要求信号542がデータ蓄積部303から非同期モード切替制御部540に通知が行われる。
また、データ蓄積部303にはコプロセッサ301の命令メモリ領域543が設けられ、専用バスで命令のフェッチが可能になっている。さらに、コプロセッサ301にはメモリ管理部544が設けられ、メモリ管理部544は、データ蓄積部303の内容とCPU201の内部メモリ、例えば2次キャッシュに対してコヒーレンシ制御を行う、又は外部デバイスから得られた情報をデータ蓄積部303に蓄積して、蓄積したデータをCPU201の内部メモリに直接転送できる。
図1に示した映像音声処理用集積回路10では、マイコン周辺からDAM部203を用いて外部メモリへDMA転送し、その後、CPU201が外部メモリにアクセスしていたが、本実施形態によれば、CPU201の内部メモリに直接転送でき、かつこの転送ではシングルアクセスや小さなバーストサイズのデータが多く、メモリI/Fブロックでのメモリバンド幅の性能に関する課題が解決される。
また、割り込み発生時にCPU201から外部メモリへシングルアクセスが発生する動作に関しては、CPU201の動作クロック周波数が高くなると、CPU201と外部バスの間には高速化のために外部バスへパイプラインレジスタを挿入しないと物理設計が成り立たなくなり、レイテンシの劣化を一層招く恐れがあったが、本実施形態では、この部分をコプロセッサ301が処理するため、マンマシンインターフェースの種類が増えた場合や割り込み発生頻度が著しく増えた場合であっても、高い応答性を維持できる。この結果、非常に応答性の高いグラフィカルユーザインターフェース(GUI)や、センサデバイスで振ったり、傾けたり、触ったりして機器を操作する電子機器の実現において俊敏な動きを実現できる。
本発明に係る集積回路は、映像音声を扱う電子機器用のシステムLSIとして、特に携帯電話等のモバイルコミュニケーション、ディジタルカメラ等のAVCモバイル、DTVやDVDレコーダ等のAVCサーバにおけるシステムLSI等として有用である。
10,100 映像音声処理用集積回路
101,151 マイコンブロック
102 メディア処理ブロック
103 ストリームI/Oブロック
104 AVIOブロック
105 メモリIFブロック
109 センサデバイス
110 無線通信デバイス
107a〜107e データバス
153 サブコンブロック
201 CPU
203 DMA部
205 マイコン周辺部
301 コプロセッサ
303 データ蓄積部
305 I/O制御部
307 クロック制御部
309 電源制御部
311 割込制御部
101,151 マイコンブロック
102 メディア処理ブロック
103 ストリームI/Oブロック
104 AVIOブロック
105 メモリIFブロック
109 センサデバイス
110 無線通信デバイス
107a〜107e データバス
153 サブコンブロック
201 CPU
203 DMA部
205 マイコン周辺部
301 コプロセッサ
303 データ蓄積部
305 I/O制御部
307 クロック制御部
309 電源制御部
311 割込制御部
Claims (10)
- 主処理部と周辺デバイスを接続する周辺接続ポートとが内部バスで接続された集積回路であって、
前記周辺接続ポートを制御し、前記周辺接続ポートに接続された前記周辺デバイスからの割り込み及びデータ転送の制御を前記主処理部の代わりに行う補助処理部を備え、
前記主処理部は、当該主処理部の内部メモリ空間の一部として、前記補助処理部が有するメモリリソースを利用することを特徴とする集積回路。 - システム全体の制御及びメディア処理の両方を実行する主処理部と、
前記主処理部に接続された周辺デバイスからの割り込み及びデータ転送の制御を行う補助処理部と、を備え、
前記補助処理部は、前記周辺デバイスから転送されたデータを蓄積するデータ蓄積部を有し、当該データ蓄積部に蓄積されたデータを中間処理し、一括して外部メモリに転送することを特徴とする集積回路。 - 請求項2に記載の集積回路であって、
前記補助処理部が有する前記データ蓄積部には、前記主処理部から前記主処理部の内部メモリの一部としてアクセスされ、
前記補助処理部は、前記データ蓄積部の同じメモリアドレスに対して同時に前記主処理部からのリードアクセスと前記補助処理部からのライトアクセスが生じた場合において、前記補助処理部からのライトアクセスに応じた動作が待たされたときは、前記主処理部がリードするデータの一部に更新が発生することを前記主処理部に知らせるフラグレジスタを有し、
前記補助処理部は、前記主処理部のリード動作中又はリード動作後に、前記主処理部がリードするデータのコヒーレンシを一致させるよう前記主処理部に対して処理することを特徴とする集積回路。 - 請求項1〜3のいずれか一項に記載の集積回路であって、
前記主処理部がアイドル状態になると、前記主処理部へのクロックの供給が停止され、前記主処理部の電源電圧が降圧され、
前記補助処理部は、前記主処理部がアイドル状態のときに、前記周辺デバイスからの割り込み若しくはデータ入力又は前記周辺デバイスへのデータ出力の処理を、前記主処理部を介することなく行うことを特徴とする集積回路。 - 請求項1〜4のいずれか一項に記載の集積回路であって、
前記補助処理部が、前記主処理部の動作周波数以下の動作周波数で動作する、又は非同期モードで動作することを特徴とする集積回路。 - 請求項1〜4のいずれか一項に記載の集積回路であって、
前記補助処理部の動作周波数が、処理モード毎又は動作条件毎に変更され、
前記補助処理部が、非同期モードで動作することを特徴とする集積回路。 - 請求項5又は6に記載の集積回路であって、
前記主処理部がアイドル状態のとき、前記補助処理部は前記非同期モードで動作することを特徴とする集積回路。 - 請求項1〜7のいずれか一項に記載の集積回路であって、
前記周辺デバイスから入力されたデータは前記補助処理部に取り込まれ、
前記補助処理部は、取り込まれたデータを過去に取り込まれ前記データ蓄積部に蓄積されたデータと比較し、データ量の差分が所定値以下のときは、前記取り込まれたデータを前記データ蓄積部に蓄積せず、前記データ量の差分が前記所定値よりも大きいときは、前記取り込まれたデータを前記データ蓄積部に蓄積することを特徴とする集積回路。 - 請求項8に記載の集積回路であって、
前記補助処理部は、前記周辺デバイスからのデータ取り込み頻度が所定値よりも大きいとき、動作周波数を段階的に上げ、前記データ蓄積部のデータ蓄積サイズが所定値を超えると、一括して外部メモリにデータを転送し、前記外部メモリに転送したことを前記主処理部に知らせることを特徴とする集積回路。 - 請求項1〜9のいずれか一項に記載の集積回路を備え、
前記集積回路に外部デバイスが接続されることを特徴とする電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008172313A JP2010015233A (ja) | 2008-07-01 | 2008-07-01 | 集積回路及び電子機器 |
PCT/JP2009/002372 WO2010001526A1 (ja) | 2008-07-01 | 2009-05-28 | 集積回路及び電子機器 |
CN2009801257231A CN102084353A (zh) | 2008-07-01 | 2009-05-28 | 集成电路和电子设备 |
US12/982,344 US20110099398A1 (en) | 2008-07-01 | 2010-12-30 | Integrated circuit and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008172313A JP2010015233A (ja) | 2008-07-01 | 2008-07-01 | 集積回路及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010015233A true JP2010015233A (ja) | 2010-01-21 |
Family
ID=41465635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008172313A Withdrawn JP2010015233A (ja) | 2008-07-01 | 2008-07-01 | 集積回路及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110099398A1 (ja) |
JP (1) | JP2010015233A (ja) |
CN (1) | CN102084353A (ja) |
WO (1) | WO2010001526A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105938461B (zh) * | 2015-07-31 | 2019-02-19 | 杭州迪普科技股份有限公司 | 一种dma数据传输方法、装置以及网络设备 |
CN111752490B (zh) * | 2020-07-02 | 2024-04-12 | 大陆汽车车身电子系统(芜湖)有限公司 | 一种资源配置方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4129751A (en) * | 1977-08-30 | 1978-12-12 | Bell Telephone Laboratories, Incorporated | PCM data throttle |
JPS6453234A (en) * | 1987-08-24 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Pipeline controller |
US5131081A (en) * | 1989-03-23 | 1992-07-14 | North American Philips Corp., Signetics Div. | System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers |
JPH10134025A (ja) * | 1996-10-30 | 1998-05-22 | Mitsubishi Electric Corp | 半導体集積回路 |
CN1156171C (zh) * | 1997-04-07 | 2004-06-30 | 松下电器产业株式会社 | 提高处理效率的图象声音处理装置 |
JP2002245448A (ja) * | 1997-04-07 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 演算装置 |
US6578110B1 (en) * | 1999-01-21 | 2003-06-10 | Sony Computer Entertainment, Inc. | High-speed processor system and cache memories with processing capabilities |
JP2003036169A (ja) * | 2001-07-25 | 2003-02-07 | Nec Software Tohoku Ltd | 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ |
US7039230B2 (en) * | 2002-05-01 | 2006-05-02 | Aiptek International Inc. | Method for compressing an image by using characteristic values |
US7058829B2 (en) * | 2002-08-14 | 2006-06-06 | Intel Corporation | Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU |
JP2005107873A (ja) * | 2003-09-30 | 2005-04-21 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US20070160152A1 (en) * | 2003-12-08 | 2007-07-12 | Kanazawa University Technology Licensing Organization Ltd. | System for encoding/decoding motion picture and method for encoding/decoding motion picture |
WO2005096168A1 (ja) * | 2004-04-01 | 2005-10-13 | Matsushita Electric Industrial Co., Ltd. | 映像音声処理用集積回路 |
JP2008052415A (ja) * | 2006-08-23 | 2008-03-06 | Yamatake Corp | 無線センサ |
DE102007023442B3 (de) * | 2007-05-19 | 2008-10-09 | Atmel Germany Gmbh | Vorrichtung und Verfahren zum Erzeugen eines Quittiersignals |
-
2008
- 2008-07-01 JP JP2008172313A patent/JP2010015233A/ja not_active Withdrawn
-
2009
- 2009-05-28 CN CN2009801257231A patent/CN102084353A/zh active Pending
- 2009-05-28 WO PCT/JP2009/002372 patent/WO2010001526A1/ja active Application Filing
-
2010
- 2010-12-30 US US12/982,344 patent/US20110099398A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110099398A1 (en) | 2011-04-28 |
WO2010001526A1 (ja) | 2010-01-07 |
CN102084353A (zh) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10356320B2 (en) | Information processing device and image input device | |
WO2014126391A1 (en) | Method and apparatus for fast booting of user device | |
US11086635B2 (en) | Electronic device, method for controlling electronic device, and program | |
JP5388864B2 (ja) | クロック制御装置、クロック制御方法、クロック制御プログラム及び集積回路 | |
JPWO2006013857A1 (ja) | 情報処理装置 | |
JP2006209479A (ja) | プロセッサおよび情報処理方法 | |
JP4940033B2 (ja) | 計算機システム、計算機システムの制御方法および携帯電話機 | |
US20180039324A1 (en) | Method for controlling a plurality of hardware modules and associated controller and system | |
JP2006351013A (ja) | 電子装置において保存/リストア手順を行なうための方法及びシステム | |
WO2022012113A1 (zh) | 显示屏控制方法和装置 | |
JP5204323B1 (ja) | 電子機器、電子機器の制御方法、制御プログラム及び記録媒体 | |
WO2010001526A1 (ja) | 集積回路及び電子機器 | |
JP2013176878A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
WO2011024330A1 (ja) | アイドル状態検出回路、半導体集積回路、信号処理装置、アイドル状態検出方法 | |
JP2002062957A (ja) | 情報処理装置、及び制御方法 | |
US10013046B2 (en) | Power management techniques | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
WO2016167888A1 (en) | Media hub device and cache | |
JP6128833B2 (ja) | 処理装置 | |
JP2001145098A (ja) | 画像処理装置および画像処理方法、ならびに画像処理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP5598594B2 (ja) | 携帯装置、携帯装置の制御方法、及び制御プログラム | |
JP5714038B2 (ja) | 電子機器、電子機器の制御方法、制御プログラム及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |