CN102084353A

CN102084353A - 集成电路和电子设备

Info

Publication number: CN102084353A
Application number: CN2009801257231A
Authority: CN
Inventors: 宝积雅浩
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2008-07-01
Filing date: 2009-05-28
Publication date: 2011-06-01
Also published as: WO2010001526A1; JP2010015233A; US20110099398A1

Abstract

在集成电路中，主处理单元通过内部总线连接到外围连接端口，用于与外围设备连接。该集成电路包括辅助处理单元，其代替主处理单元控制外围连接端口，并执行中断控制以及从连接到外围连接端口的外围设备的数据传送。主处理单元使用辅助处理单元的存储器资源，作为该主处理单元的内部存储空间的一部分。

Description

集成电路和电子设备

技术领域

本发明涉及一种集成电路和电子设备，在所述集成电路中，主处理单元与被连接到外围设备的外围连接端口利用内部总线互相连接。

背景技术

随着最近数字技术与视频数据或音频数据的压缩-扩展技术的快速发展，以及半导体集成电路的微型化，诸如数字电视(DTV)、数字录像机(DVR)(例如DVD录像机)、移动电话、视频照相机等音频视频设备变得更成熟。由于成熟性，所述设备的操作变得复杂。此外，因为需要设备的小型化或薄化，所以每个设备中的框与显示屏之间的区域被减小，而不论它们的尺寸大小。因此，作为输入接口的许多操作按钮等不能被安排在每个设备上。

因此，由于直观上可以由用户操作的、诸如按钮、按键等的输入接口不能被足够地安排在设备上，所以期望获得用于向用户介绍操作方法或必要功能的引导功能或支持功能，以及不需要按钮或按键的人机接口。

为了实现以上需求，例如在显示器上提供触摸板作为不需要使用按钮或按键的人机接口。代替用于输入诸如向后、向前、向上或向下的方向的按钮，以与电子设备的倾斜关联的方式执行切换操作，当照相机的镜头面向下时，使在设备上提供的照相机处于空闲状态或关闭状态，或者当照相机处于水平方向(好像其在对主题对象照相的姿势中)时，激活该照相机。此外，因为无线耳机接收以无线通信传送的音频数据，所以从设备上移除在该设备上提供的扬声器。

发明内容

本发明要解决的问题

如上所述，需要综合和合并电子设备中的各种功能，并且需要小型化或薄化所述设备。因为实现了设备的小型化和薄化，所以设备上没有足够的空间用于安排输入接口，诸如按钮、按键等。因此，期望使用高性能的图形用户界面(GUI)或智能人机接口。

本发明的目的在于提供适用于连接了作为外围接口的外围设备的多功能电子设备的集成电路。

解决问题的手段

根据本发明，提供了一种集成电路，包括：主处理单元；外围连接端口，用于连接外围设备，所述主处理单元和所述外围连接端口利用内部总线互相连接；以及辅助处理单元，其被构造为代替所述主处理单元控制所述外围连接端口，并且执行中断控制以及从连接到所述外围连接端口的外围设备的数据传送，其中，所述主处理单元使用提供在所述辅助处理单元中的存储器资源作为所述主处理单元的内部存储空间的一部分。

根据本发明，提供了一种集成电路，包括：主处理单元，其被构造为执行整个系统的控制与媒体处理两者；以及辅助处理单元，其被构造为执行中断控制以及从连接到所述主处理单元的外围设备的数据传送，其中，所述辅助处理单元具有数据存储单元，其存储从所述外围设备传送的数据，并执行存储在所述数据存储单元中的数据的中间处理，以向外部存储器集中地传送所述数据。

在所述集成电路中，提供在所述辅助处理单元中的数据存储单元作为所述主处理单元的内部存储器的一部分而被所述主处理单元访问，所述辅助处理单元具有标记寄存器，在对所述数据存储单元的相同存储地址同时进行来自所述主处理单元的读访问和来自所述辅助处理单元的写访问的情况下，当等待对来自所述辅助处理单元的写访问响应的操作时，所述标记寄存器将被所述主处理单元读取的部分数据进行了更新的事实通知给所述主处理单元，并且，所述辅助处理单元执行有关所述主处理单元的处理，以在所述主处理单元的读操作期间或之后，使得由所述主处理单元读取的数据符合一致性。

在所述集成电路中，当所述主处理单元变为空闲状态时，停止向所述主处理单元提供时钟，并且降低所述主处理单元的电源电压。当所述主处理单元处于所述空闲状态中时，所述辅助处理单元执行中断处理、或从所述外围设备的数据输入、或向所述外围设备的数据输出，而不使用所述主处理单元。

在所述集成电路中，所述辅助处理单元以等于或小于所述主处理单元的操作频率的操作频率进行操作，或者以异步模式进行操作。

在所述集成电路中，由每个处理模式或每个处理条件改变所述辅助处理单元的操作频率，并且所述辅助处理单元以异步模式进行操作。

在所述集成电路中，当所述主处理单元在所述空闲状态中时，所述辅助处理单元以所述异步模式进行操作。

在所述集成电路中，由所述辅助处理单元提取从所述外围设备输入的数据，所述辅助处理单元将所提取的数据与过去提取的、并存储在所述数据存储单元中的数据进行比较，当所述数据的量的差等于或小于预定值时，不将所提取的数据存储在所述数据存储单元中，并且，当所述数据的量的差大于所述预定值时，将所提取的数据存储在所述数据存储单元中。

在所述集成电路中，当从所述外围设备提取数据的频率大于预定值时，所述辅助处理单元逐步地提高所述操作频率，并且，当所述数据存储单元的存储数据的大小超过预定值时，所述辅助处理单元集中地将所述数据传送至外部存储器，并将所述数据被传送到所述外部存储器的事实通知给所述主处理单元。

根据本发明，提供了一种电子设备，包括连接了外部设备的集成电路。

本发明的优点

根据本发明，可以实现高性能的图形用户界面或者智能人机接口，以及对应于使用电子设备的时间、地点、条件等的用户支持功能，并可以提高复杂电子设备的可操作性或可用性。

此外，通过实现小型化的、具有无键盘和无按钮的设计外观的设备，可以由显示器形成该设备的整个一面，从而可以实现具有优秀设计特性的设备。

此外，在有外围设备连接到该集成电路的情况下，可以高效地执行低速总线通信中的信号处理或中断的频繁处理，而不降低主处理单元的处理效率，也不导致将外部存储器连接到主处理单元上的总线的带宽性能的恶化。

此外，当主处理单元的操作频率随着性能的提高而不断提高时，使高性能的主处理单元从中断处理或低速总线控制的处理中释放，从而可以实现功耗的降低，并且通过由辅助处理单元处理控制时钟或者与待命控制的处理关联的电源，可以降低可能是微型化过程中的问题的泄漏电流。

附图说明

图1是示出用于处理音频和视频的相关集成电路的内部结构及其外围结构的框图。

图2是示出根据本发明实施例的、用于处理音频和视频的集成电路的内部结构及其外围结构的框图。

图3是示出微计算机块和副计算机块中的每个的内部结构及其外围结构的框图。

图4是示出副计算机块的内部结构及其外围结构的框图。

具体实施方式

下面参照附图说明本发明的实施例。用于处理音频和视频的集成电路可以适用于服务器系统电子设备(诸如数字电视(DTV)、数字摄像机(DVR)等)或者移动电子设备(诸如移动电话、视频照相机等)。

图1是示出用于处理音频和视频的相关集成电路的内部结构及其外围结构的框图。图1中所示的用于处理音频和视频的集成电路10是用于处理与音频或视频相关的流数据的系统LSI。系统LSI包括微计算机块101、媒体(medium)处理块102、流I/O块103、AVIO(音视频输入输出)块104和存储器I/F块105。

微计算机块101以非实时方式执行通用处理，并经由数据总线107a连接到存储器I/F块105。媒体处理块102以实时方式执行通用处理，并经由数据总线107b连接到存储器I/F块105。流I/O块103以非实时方式执行I/O处理，并经由数据总线107c连接到存储器I/F块105。AVIO块104以实时方式执行I/O处理，并经由数据总线107d连接到存储器I/F块105。

提供在用于处理音频和视频的集成电路10的外部的外部存储器设备111连接到存储器I/F块105。传感器设备109和无线通信设备110连接到微计算机块101。微计算机块101响应于从传感器设备109或无线通信设备110输出的中断信号112，以低速执行I/O处理。

假定具有用于处理音频和视频的集成电路10的电子设备连接到宽带网络(broadband network)，诸如因特网等。在微计算机块101的存储器(未示出)中安装通用OS(操作软件)。用于处理音频和视频的集成电路10执行再现经由因特网下载的流数据的处理。

在用于处理音频和视频的集成电路10不识别所下载的流数据的编解码格式的情况下，下载编解码执行软件，在通用OS上执行应用软件，并且媒体处理块102以实时方式执行通用处理。然而，在用于处理音频和视频的集成电路10中不总是准备了操作通用OS的环境。甚至在以上情况中，为了符合所需要的规格，也将操作时钟频率设计得相对足够高，以允许微计算机块101以实时方式执行处理。

然而，传感器设备109和无线通信设备110连接到以高频操作时钟操作的微计算机块101。传感器设备109和无线通信设备110需要低于该操作时钟的速度的I/O处理，从而低速的I/O处理可以导致微处理器块101的处理性能的极大退化。此外，也降低了功率消耗效率。

具体地，当用于处理音频和视频的集成电路10识别电子设备的当前位置或放置电子设备的状态时，需要将来自GPS的位置检测信息，或者来自无线通信设备110或传感器设备109的、用于接收由相邻电子设备产生的信标信号的信息被不断地或高频地输入到微计算机块101。此时，当从传感器设备109或无线通信设备110获得的数据频繁地占用数据总线107a时，总线存储器带宽被降低。

图2是示出根据本发明实施例的、用于处理音频和视频的集成电路的内部结构及其外围结构的框图。图2中所示的用于处理音频和视频的集成电路100与图1中所示的用于处理音频和视频的集成电路10之间的不同点在于用于处理音频和视频的集成电路100包括微计算机块151而不是微计算机块101，其还包括副计算机块153。副计算机块153连接到传感器设备109和无线通信设备110。由副计算机块153执行由用于处理音频和视频的集成电路10的微计算机块101执行的低速I/O处理。从传感器设备109或无线通信设备110输出的中断信号112被输入到副计算机块153。

副计算机块153响应于中断信号112，以低速执行与传感器设备109或无线通信设备110的I/O处理。副计算机块153经由数据总线107e连接到存储器I/F块105。

图3是示出微计算机块151和副计算机块153中的每个的内部结构及其外围结构的框图。微计算机块151具有CPU 201、DMA单元203以及微计算机外围单元205。副计算机块153具有辅助处理器(coprocessor)301、数据存储单元303、I/O控制单元305、时钟控制单元307、电源控制单元309和中断控制单元311。

I/O控制单元305监视从传感器设备109或无线通信设备110输入的数据的状态。仅当产生了等于或大于阈值的数据输入的状态的改变量时，才将输入数据提取到数据存储单元303中。在与以上不同的条件中，停止副计算机块153的操作，由此降低功率。

在副计算机块153中，在除恒定数据监视模式之外的状态中，仅中断控制单元311以具有例如32kHz或12MHz频率的超低速时钟操作。除中断控制单元311之外的单元变得处于时钟停止状态中。当在以上状态中输入中断信号112时，时钟控制单元307提供时钟，使得辅助处理器301启动它的操作。

然而，12MHz的时钟信号是PLL的基准时钟。在时钟可以被提供给微计算机块151的CPU 201或整个系统LSI的状态之前，需要进行几百毫秒的延时作为PLL的锁定时间(稳定等待时间)等。结果，当检测到中断时，辅助处理器301以12MHz的源振荡时钟操作。当在将PLL稳定之后开始时钟的供应时，辅助处理器301通过将时钟切换到具有CPU 201的操作时钟频率的几分之一的频率的时钟而操作，例如，是与CPU201的外围端口总线的时钟频率相同的操作时钟频率，或者其二分之一，或者其四分之一。

如果在PLL的停止状态以及电源电压低于常规电压的节电模式中输入中断信号112，则当检测到中断信号112时，辅助处理器301立即输出允许电源控制单元提高电源电压的命令。然而，电源电压返回到通常电压并变得稳定可能花费几个毫秒。在该情况下，因为电源电压被逐渐地提高，所以该级的电路很可能产生错误的操作，使得需要非常注意该电路的设计。

因此，在上述情况下允许辅助处理器301在异步模式中操作。因为异步模式中的辅助处理器301是抵御噪声很好的电路，所以，甚至在电源电压恢复使得辅助处理器301可以在CPU 201变为可操作状态时执行重新处理之前的几个毫秒期间，辅助处理器301也接收中断信号以执行设备驱动器的处理，诸如中断处理程序等。因此，由于用于处理音频和视频的集成电路100在节电模式中可以处于待命状态，直到输入了中断信号112，所以用于处理音频和视频的集成电路100可以实现低功耗和高速响应。

接着，参照图4说明副计算机块153的内部结构。图4是示出副计算机块153的内部结构及其外围结构的框图。由提供在I/O控制单元305中的信号输入/输出单元521接收从传感器设备109或无线通信设备110输入的数据。虽然信号输入/输出单元521可以输出数据，但信号输入/输出单元521基本和主要用于输入。

信号输入/输出单元521选择性地执行响应于中断信号112的检测的提取数据的功能、取决于由处理器对寄存器524设定的设置而持续地或非持续地提取数据的功能、以及以定时器525设定的值的循环周期性地提取数据的功能之一。当信号输入/输出单元521提取数据时，比较单元522将所提取的数据和存储在数据缓冲器523中的数据的值的大小互相比较。数据缓冲器523存储先前所提取的数据中通过比较单元522的数据。当由信号输入/输出单元521提取的数据与存储在数据缓冲器523中的数据之间的差等于或大于阈值设定寄存器526中设定的值时，比较单元522输出由信号输入/输出单元521提取的数据，以将该数据写入到数据缓冲器523和数据存储单元303中。此时，比较单元522输出信号527，用于向提供在辅助处理器301中的辅助处理器控制电路531通知发生了数据的更新。

辅助处理器301被设定在异步操作模式或同步操作模式之一。当辅助处理器301被设定在异步操作模式中时，辅助处理器控制电路531在通过使用请求信号538和应答信号539执行握手的同时进行操作，其中例如，线路级上的每个电路包括存储器I/F控制单元532、提取控制单元533、解码单元534、计算单元控制电路535、计算单元536、通用寄存器537和数据存储单元303。

另一方面，当辅助处理器301被设定在同步操作模式中时，提供在辅助处理器301中的异步模式切换控制单元540向电路501至507和数据存储单元303输出控制信号，以允许它们在时钟同步状态中操作而不执行握手。同时，可以由寄存器设定模式的切换。然而，当存储在数据存储单元303中的数据量超过阈值并且刚刚接近FULL状态之前，数据存储单元303向异步模式切换控制单元540发送模式改变请求信号542。

辅助处理器301的命令存储区域543被提供在数据存储单元303中，并且可以经由专用总线提取命令。此外，辅助处理器301配备了存储器管理单元544。存储器管理单元544向数据存储单元303和CPU 201的内部存储器(例如，二级缓存)施加一致性(coherence)控制，或者允许数据存储单元303存储从外部设备获取的信息，以直接将所存储的数据传送到CPU 201的内部存储器。

图1中所示的用于处理音频和视频的集成电路10通过使用DMA单元203将数据从微计算机的外围DMA-传送(DMA-transmit)至外部存储器，然后，CPU 201访问外部存储器。然而，在此实施例中，可以将数据直接传送至CPU 201的内部存储器，并且，在传送中存在许多单个访问或者许多脉冲串(burst)大小的数据，从而可以解决关于存储器I/F块中的存储器带宽的性能的问题。

关于在发生中断的事件中产生从CPU 201至外部存储器的单个访问的操作，当CPU 201的操作时钟频率高时，不建立物理设计，除非为了增加速度而将线路寄存器插入到CPU 201和外部存储器之间的外部总线中，从而可能发生等待时间的进一步恶化。然而，在此实施例中，因为由辅助处理器301处理上述部分，所以甚至在增加人机接口的种类数以及大大增加中断发生频率的情况下也可以保持高响应度。因此，可以在电子设备中实现快速移动，由具有非常高的响应度的图形用户界面(GUI)或传感器设备以摇动、倾斜或触摸的方式操作该电子设备。

虽然详细地或者参考具体实施例描述了本发明，但本领域的技术人员应该理解在不偏离本发明的精神和范围的情况下可以进行各种修改和改变。

本申请基于2008年7月1日提交的日本专利申请(JP-2008-172313)，通过引用将其内容合并到这里。

工业实用性

本发明具有如下优点：所述集成电路对于处理音频和视频的电子设备的系统LSI很有用，具体地，该系统LSI是移动电话等的移动通信、数码照相机等的AVC移动、或者DTV、DVD摄像机等的AVC服务器中的系统LSI。

附图标记说明

10、100 用于处理音频和视频的集成电路

101、151 微计算机块

102 媒体处理块

103 流I/O块

104 AVIO块

105 存储器IF块

109 传感器设备

110 无线通信设备

107a-107e 数据总线

153 副计算机块

201 CPU

203 DMA单元

205 微计算机的外围

301 辅助处理器

303 数据存储单元

305 I/O控制单元

307 时钟控制单元

309 电源控制单元

311 中断控制单元

Claims

1.一种集成电路，包括：

主处理单元；

外围连接端口，用于连接外围设备，所述主处理单元和所述外围连接端口利用内部总线互相连接；以及

辅助处理单元，其被构造为代替所述主处理单元控制所述外围连接端口，并且执行中断控制以及从连接到所述外围连接端口的外围设备的数据传送，

其中，所述主处理单元使用提供在所述辅助处理单元中的存储器资源，作为所述主处理单元的内部存储空间的一部分。

2.一种集成电路，包括：

主处理单元，其被构造为执行整个系统的控制与媒体处理两者；以及

辅助处理单元，其被构造为执行中断控制以及从连接到所述主处理单元的外围设备的数据传送，

其中，所述辅助处理单元具有数据存储单元，其存储从所述外围设备传送的数据，并执行存储在所述数据存储单元中的数据的中间处理，以向外部存储器集中地传送所述数据。

3.如权利要求2所述的集成电路，其中，提供在所述辅助处理单元中的数据存储单元作为所述主处理单元的内部存储器的一部分而被所述主处理单元访问；

其中，所述辅助处理单元具有标记寄存器，在对所述数据存储单元的相同存储地址同时进行来自所述主处理单元的读访问和来自所述辅助处理单元的写访问的情况下，当等待对来自所述辅助处理单元的写访问响应的操作时，所述标记寄存器将被所述主处理单元读取的部分数据进行了更新的事实通知所述主处理单元；以及

其中，所述辅助处理单元执行有关所述主处理单元的处理，以在所述主处理单元的读操作期间或之后，使得由所述主处理单元读取的数据符合一致性。

4.如权利要求1至3中的任一项所述的集成电路，其中，当所述主处理单元变为空闲状态时，停止向所述主处理单元提供时钟，并且降低所述主处理单元的电源电压；以及

其中，当所述主处理单元在所述空闲状态中时，所述辅助处理单元执行中断处理、或从所述外围设备的数据输入、或向所述外围设备的数据输出，而不使用所述主处理单元。

5.如权利要求1至4中的任一项所述的集成电路，其中，所述辅助处理单元以等于或小于所述主处理单元的操作频率的操作频率进行操作，或者以异步模式进行操作。

6.如权利要求1至4中的任一项所述的集成电路，其中，由每个处理模式或每个处理条件改变所述辅助处理单元的操作频率；以及

其中，所述辅助处理单元以异步模式进行操作。

7.如权利要求5或6所述的集成电路，其中，当所述主处理单元处于所述空闲状态中时，所述辅助处理单元以所述异步模式进行操作。

8.如权利要求1至7中的任一项所述的集成电路，其中，由所述辅助处理单元提取从所述外围设备输入的数据；

其中，所述辅助处理单元将所提取的数据与过去提取的、并存储在所述数据存储单元中的数据进行比较；

其中，当所述数据的量的差等于或小于预定值时，不将所提取的数据存储在所述数据存储单元中；以及

其中，当所述数据的量的差大于所述预定值时，将所提取的数据存储在所述数据存储单元中。

9.如权利要求8所述的集成电路，其中，当从所述外围设备提取数据的频率大于预定值时，所述辅助处理单元逐步地提高所述操作频率；以及

其中，当所述数据存储单元的存储数据的大小超过预定值时，所述辅助处理单元集中地将所述数据传送至外部存储器，并将所述数据被传送到所述外部存储器的事实通知所述主处理单元。

10.一种电子设备，包括：

根据权利要求1至9中任一项所述的集成电路，

其中，所述集成电路上连接了外部设备。