CN105938461A - 一种dma数据传输方法、装置以及网络设备 - Google Patents

一种dma数据传输方法、装置以及网络设备 Download PDF

Info

Publication number
CN105938461A
CN105938461A CN201510466404.4A CN201510466404A CN105938461A CN 105938461 A CN105938461 A CN 105938461A CN 201510466404 A CN201510466404 A CN 201510466404A CN 105938461 A CN105938461 A CN 105938461A
Authority
CN
China
Prior art keywords
equipment
dma
address
data
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510466404.4A
Other languages
English (en)
Other versions
CN105938461B (zh
Inventor
刘小兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou DPTech Technologies Co Ltd
Original Assignee
Hangzhou DPTech Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou DPTech Technologies Co Ltd filed Critical Hangzhou DPTech Technologies Co Ltd
Priority to CN201510466404.4A priority Critical patent/CN105938461B/zh
Publication of CN105938461A publication Critical patent/CN105938461A/zh
Application granted granted Critical
Publication of CN105938461B publication Critical patent/CN105938461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Abstract

本申请提供一种DMA数据传输方法、装置以及网络设备，该方法包括：向主控CPU转发EP设备发出的DMA请求；向EP设备转发主控CPU根据DMA请求返回的DMA响应；根据EP设备发出的代理设备的物理空间首地址向内存发出存放DMA数据的内存空间首地址；向内存转发EP设备发出的DMA读命令；当在预设的读取时长内未接收到从内存空间首地址返回的DMA数据时，构造DMA替代数据；将DMA替代数据发送给所述EP设备。通过本申请避免了EP设备的DMA死机，保证网络设备的正常运行。

Description

一种DMA数据传输方法、装置以及网络设备
技术领域
本申请涉及网络通信技术领域，尤其涉及一种DMA数据传输方法、装置以及网络设备。
背景技术
目前，大量的网络设备内部采用DMA(Direct Memory Access，直接内存存取)方式进行数据存取，以提高网络设备的工作效率。例如，在通过PCIE(Peripheral Component Interconnect Express，快捷外设部件互连标准)连接的主控CPU(Central Processing Unit，中央处理器)和PCIE设备之间，通过DMA方式进行数据传输。
为了提高网络设备的可靠性，通常采用双主控CPU(一个主用主控CPU和一个备用主控CPU)进行主备切换，以保证在主用主控CPU故障时可以切换到备用主控CPU继续工作。但是，双主控切换需要时间，如果此时PCIE设备发起DMA读操作，将无法获得主控CPU返回的数据，造成DMA死机。
现有技术方案通常采用非透明桥的模式进行双主控CPU切换，但是该方案需要在双主控CPU切换时配置寄存器，切换后还需要进行PCIE拓扑扫描，因此，仍存在上述切换时间的问题，无法彻底解决DMA死机，从而导致网络设备通信中断。
发明内容
有鉴于此，本申请提供一种DMA数据传输方法及装置。
具体地，本申请是通过如下技术方案实现的：
本申请提供一种直接内存存取DMA数据传输方法，应用于网络设备中的代理设备上，所述网络设备包括主控中央处理器CPU、内存、代理设备以及端点EP设备，所述EP设备具备DMA功能，该方法包括：
向所述主控CPU转发所述EP设备发出的DMA请求；
向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；
根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；
向所述内存转发所述EP设备发出的DMA读命令；
当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；
将所述DMA替代数据发送给所述EP设备。
本申请还提供一种直接内存存取DMA数据传输装置，应用于网络设备中的代理设备上，所述网络设备包括主控中央处理器CPU、内存、代理设备以及端点EP设备，所述EP设备具备DMA功能，该装置包括：
请求转发单元，用于向所述主控CPU转发所述EP设备发出的DMA请求；
响应转发单元，用于向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；
地址发出单元，用于根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；
命令发出单元，用于向所述内存转发所述EP设备发出的DMA读命令；
数据构造单元，用于当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；
数据返回单元，用于将所述DMA替代数据发送给所述EP设备。
本申请还提供一种网络设备，该设备包括：
主控中央处理器CPU，用于接收代理设备转发的端点EP设备发出的直接内存存取DMA请求；根据所述DMA请求向所述EP设备返回DMA响应；
内存，用于接收所述代理设备转发的所述EP设备发出的DMA读命令；根据所述代理设备发出的内存空间首地址向所述EP设备返回DMA数据；
代理设备，用于向所述主控CPU转发所述EP设备发出的DMA请求；向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；向所述内存转发所述EP设备发出的DMA读命令；当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；将所述DMA替代数据发送给所述EP设备；
EP设备，用于向所述主控CPU发出DMA请求；接收所述代理设备转发的所述主控CPU根据所述DMA请求返回的DMA响应；向所述代理设备发出所述代理设备的物理空间首地址；向所述内存发出DMA读命令；接收所述代理设备转发的DMA数据。
由以上描述可以看出，本申请在EP设备和主控CPU之间增加一个代理设备，通过该代理设备在EP设备和主控CPU之间进行DMA数据转发。当主控CPU无法向EP设备返回DMA数据时，由代理设备构造DMA数据返回给EP设备，避免EP设备由于未接收到DMA数据发生DMA死机。
附图说明
图1是本申请一示例性实施例示出的网络设备内部结构示意图；
图2是本申请一示例性实施例示出的一种DMA数据传输方法流程图；
图3是本申请一示例性实施例示出的一种DMA数据传输装置的结构示意图；
图4是本申请一示例性实施例示出的一种网络设备的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
目前，大量的网络设备内部采用DMA方式进行数据存取，以提高网络设备的工作效率。例如，在通过PCIE连接的主控CPU和PCIE设备(具有DMA功能)之间，通过DMA方式进行数据传输。
为了提高网络设备的可靠性，通常采用双主控CPU(一个主用主控CPU和一个备用主控CPU)进行主备切换，以保证在主用主控CPU故障时可以切换到备用主控CPU继续工作。但是，双主控CPU切换需要时间，如果在PCIE设备向主控CPU发起DMA读操作的过程中发生双主控CPU切换，那么PCIE设备将无法获得全部数据，从而导致DMA死机。
现有技术方案通常采用非透明桥的模式进行双主控CPU切换，但是该方案需要在双主控CPU切换时配置寄存器，切换后还需要进行PCIE拓扑扫描，因此，仍存在上述切换时间的问题，无法彻底解决DMA死机，从而导致网络设备通信中断。
针对上述问题，本申请实施例提出一种DMA数据传输方法，该方法在EP设备和主控CPU之间增加一个代理设备，通过该代理设备在EP设备和主控CPU之间进行DMA数据转发。当主控CPU无法向EP设备返回DMA数据时，由代理设备构造DMA数据返回给EP设备，避免EP设备由于未接收到DMA数据发生DMA死机。
参见图1，为本申请一示例性实施例示出的网络设备内部结构示意图。该网络设备包括双主控CPU(主用主控CPU和备用主控CPU)、内存、PCIE桥片、代理设备以及EP设备(EP1和EP2)，其中，EP设备支持DMA功能，且EP设备和代理设备均支持PCIE标准。
参见图2，为本申请DMA数据传输方法的一个实施例流程图，该实施例从网络设备中的代理设备侧对DMA数据传输过程进行描述。
步骤201，向所述主控CPU转发所述EP设备发出的DMA请求。
当EP设备拟从内存中读取数据时，首先向当前处于工作状态的主控CPU(通常为主用主控CPU，当网络设备切换主控CPU时，例如，主用主控CPU故障切换到备用主控CPU，此时，备用主控CPU为当前处于工作状态的主控CPU)发出DMA请求。该DMA请求在到达代理设备时，由代理设备转发给主控CPU。
步骤202，向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应。
主控CPU接收到DMA请求后，向EP设备发送DMA响应，以允许EP设备通过DMA功能访问内存，该DMA响应由代理设备转发。
步骤203，根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址。
EP设备在接收到主控CPU发出的DMA响应后，向代理设备发出拟要访问的代理设备的物理空间首地址。该代理设备的物理空间首地址由主控CPU在网络设备初始化时配置在EP设备的基地址寄存器中。
需要补充说明的是，主控CPU在初始化时会扫描网络设备中的所有PCIE设备，为每一个PCIE设备分配独立的物理空间，具体为，为每一个PCIE设备配置物理空间首地址以及物理空间大小。例如，为代理设备分配的物理空间首地址为0x10000000，物理空间大小为2M；为EP1分配的物理空间首地址为0x10200000，物理空间大小为1M；为EP2分配的物理空间首地址为0x10300000，物理空间大小为1M。同时，主控CPU根据网络设备中EP设备的数量以及物理空间大小对代理设备的物理空间进行再分配，分别为每一个EP设备指定对应的代理设备物理空间。例如，指定EP1对应的代理设备的物理空间首地址为0x10000000，物理空间大小为1M；指定EP2对应的代理设备的物理空间首地址为0x10100000，物理空间大小为1M。通常，EP设备的物理空间大小和指定的代理设备的物理空间大小相同，以满足DMA数据缓存的需求。
在指定了EP设备与代理设备物理空间的对应关系后，主控CPU将代理设备物理空间首地址写入EP设备的基地址寄存器中。因此，当EP设备接收到DMA响应后，将基地址寄存器中的代理设备物理空间首地址发送给代理设备，以便从对应的代理设备的物理空间中读取DMA数据。
代理设备根据预先生成的地址映射关系表项获取代理设备的物理空间首地址对应的内存空间首地址，其中，该地址映射关系表项为代理设备根据主控CPU在初始化时配置的代理设备的物理空间首地址与内存的内存空间首地址的对应关系生成。例如，假设为EP1申请的内存空间首地址为0x3000000，EP2申请的内存空间首地址为0x3100000，主控CPU在初始化时将EP1对应的代理设备物理空间首地址0x10000000和对应的内存空间首地址0x3000000配置到代理设备中，代理设备根据主控CPU的配置生成物理空间首地址0x10000000和内存空间首地址0x3000000的映射关系。同理，为EP2生成物理空间首地址0x10100000和内存空间首地址0x3100000的映射关系。因此，当代理设备接收到EP设备发出的代理设备的物理空间首地址时，查询对应的地址映射关系表项，即可获得EP设备在内存中对应的内存空间地址，代理设备将获得的内存空间首地址发送给内存，以便访问对应的内存空间。
步骤204，向所述内存转发所述EP设备发出的DMA读命令。
EP设备在将拟要访问的物理空间地址发出后，发送DMA读命令以启动读数据操作(非写数据操作)。该DMA读命令到达代理设备后，由代理设备转发给内存，以使内存根据内存空间首地址向EP设备返回存放的DMA数据。
步骤205，当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据。
从内存返回的DMA数据首先到达EP设备在代理设备上对应的物理空间进行缓存，再由代理设备转发给EP设备。如果在预设的读取时长(该读取时长小于导致DMA死机的数据等待时长)内未接收到从对应的内存空间首地址返回的DMA数据，则为了避免EP设备由于长时间(例如，双主控CPU切换所需时间比较长)无法获得DMA数据而导致DMA死机，代理设备会主动构造一个DMA替代数据，该DMA替代数据可以为随机数，不代表任何意义。
步骤206，将所述DMA替代数据发送给所述EP设备。
虽然返回的DMA替代数据不是内存中真实保存的DMA数据，但是，由于EP设备能够及时接收到返回数据，因此，不会出现DMA死机导致的断网等严重后果。而对于读回的错误数据可通过多次读取进行修正，保证网络通信正常。
在一种优选的实施方式中，本申请中的代理设备可以为FPGA芯片。由于FPGA芯片掉电后程序指令不保存，因此，本申请在网络设备初始化时由主控CPU为FPGA芯片加载程序指令，以保证FPGA芯片的正常运行。
由上述描述可以看出，本申请通过增加代理设备，对DMA数据的读取过程进行监控，从而保证在EP设备无法正常获取DMA数据时，由代理设备向EP设备返回数据，避免EP设备的DMA死机，保证网络设备的正常运行。
与前述DMA数据传输方法的实施例相对应，本申请还提供了DMA数据传输装置的实施例。
请参考图3，为本申请一个实施例中的DMA数据传输装置的结构示意图。该DMA数据传输装置包括请求转发单元301、响应转发单元302、地址发出单元303、命令发出单元304、数据构造单元305以及数据返回单元306，其中：
请求转发单元301，用于向所述主控CPU转发所述EP设备发出的DMA请求；
响应转发单元302，用于向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；
地址发出单元303，用于根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；
命令发出单元304，用于向所述内存转发所述EP设备发出的DMA读命令；
数据构造单元305，用于当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；
数据返回单元306，用于将所述DMA替代数据发送给所述EP设备。
进一步地，
所述地址发出单元303，具体用于接收所述EP设备发出的所述EP设备上预先配置的代理设备的物理空间首地址；根据预先配置的地址映射关系表项获取所述代理设备的物理空间首地址对应的内存空间首地址，所述地址映射关系表项中记录代理设备的物理空间首地址与内存的内存空间首地址的对应关系；向所述内存发出所述内存空间首地址。
进一步地，
所述代理设备为现场可编程门阵列FPGA芯片。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
请参考图4，为本申请一个实施例中的网络设备的结构示意图。该网络设备包括主控中央处理器CPU41、内存42、代理设备43以及EP设备44，其中：
主控中央处理器CPU41，用于接收代理设备43转发的端点EP设备44发出的直接内存存取DMA请求；根据所述DMA请求向所述EP设备44返回DMA响应；
内存42，用于接收所述代理设备43转发的所述EP设备44发出的DMA读命令；根据所述代理设备43发出的内存空间首地址向所述EP设备44返回DMA数据；
代理设备43，用于向所述主控CPU41转发所述EP设备44发出的DMA请求；向所述EP设备44转发所述主控CPU41根据所述DMA请求返回的DMA响应；根据所述EP设备44发出的所述代理设备43的物理空间首地址向所述内存42发出存放DMA数据的内存空间首地址；向所述内存42转发所述EP设备44发出的DMA读命令；当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；将所述DMA替代数据发送给所述EP设备44；
EP设备44，用于向所述主控CPU41发出DMA请求；接收所述代理设备43转发的所述主控CPU41根据所述DMA请求返回的DMA响应；向所述代理设备43发出所述代理设备43的物理空间首地址；向所述内存42发出DMA读命令；接收所述代理设备43转发的DMA数据。
进一步地，
所述主控CPU41，还用于在所述网络设备初始化时，向所述代理设备43加载程序指令；为所述代理设备43和所述EP设备44配置物理空间首地址；向所述EP设备44写入为其分配的代理设备43的物理空间首地址；在所述代理设备43上配置所述物理空间首地址与内存空间首地址的映射关系。
上述设备中各组成部分的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (8)

1.一种直接内存存取DMA数据传输方法，应用于网络设备中的代理设备上，其特征在于，所述网络设备包括主控中央处理器CPU、内存、代理设备以及端点EP设备，所述EP设备具备DMA功能，该方法包括：
向所述主控CPU转发所述EP设备发出的DMA请求；
向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；
根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；
向所述内存转发所述EP设备发出的DMA读命令；
当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；
将所述DMA替代数据发送给所述EP设备。
2.如权利要求1所述的方法，其特征在于，所述根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出DMA数据存放的内存空间首地址，包括：
接收所述EP设备发出的所述EP设备上预先配置的代理设备的物理空间首地址；
根据预先生成的地址映射关系表项获取所述代理设备的物理空间首地址对应的内存空间首地址，所述地址映射关系表项中记录代理设备的物理空间首地址与内存的内存空间首地址的映射关系；
向所述内存发出所述内存空间首地址。
3.如权利要求1或2所述的方法，其特征在于：
所述代理设备为现场可编程门阵列FPGA芯片。
4.一种直接内存存取DMA数据传输装置，应用于网络设备中的代理设备上，其特征在于，所述网络设备包括主控中央处理器CPU、内存、代理设备以及端点EP设备，所述EP设备具备DMA功能，该装置包括：
请求转发单元，用于向所述主控CPU转发所述EP设备发出的DMA请求；
响应转发单元，用于向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；
地址发出单元，用于根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；
命令发出单元，用于向所述内存转发所述EP设备发出的DMA读命令；
数据构造单元，用于当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；
数据返回单元，用于将所述DMA替代数据发送给所述EP设备。
5.如权利要求4所述的装置，其特征在于：
所述地址发出单元，具体用于接收所述EP设备发出的所述EP设备上预先配置的代理设备的物理空间首地址；根据预先配置的地址映射关系表项获取所述代理设备的物理空间首地址对应的内存空间首地址，所述地址映射关系表项中记录代理设备的物理空间首地址与内存的内存空间首地址的对应关系；向所述内存发出所述内存空间首地址。
6.如权利要求4或5所述的装置，其特征在于：
所述代理设备为现场可编程门阵列FPGA芯片。
7.一种网络设备，其特征在于，该设备包括：
主控中央处理器CPU，用于接收代理设备转发的端点EP设备发出的直接内存存取DMA请求；根据所述DMA请求向所述EP设备返回DMA响应；
内存，用于接收所述代理设备转发的所述EP设备发出的DMA读命令；根据所述代理设备发出的内存空间首地址向所述EP设备返回DMA数据；
代理设备，用于向所述主控CPU转发所述EP设备发出的DMA请求；向所述EP设备转发所述主控CPU根据所述DMA请求返回的DMA响应；根据所述EP设备发出的所述代理设备的物理空间首地址向所述内存发出存放DMA数据的内存空间首地址；向所述内存转发所述EP设备发出的DMA读命令；当在预设的读取时长内未接收到从所述内存空间首地址返回的DMA数据时，构造DMA替代数据；将所述DMA替代数据发送给所述EP设备；
EP设备，用于向所述主控CPU发出DMA请求；接收所述代理设备转发的所述主控CPU根据所述DMA请求返回的DMA响应；向所述代理设备发出所述代理设备的物理空间首地址；向所述内存发出DMA读命令；接收所述代理设备转发的DMA数据。
8.如权利要求7所述的设备，其特征在于：
所述主控CPU，还用于在所述网络设备初始化时，向所述代理设备加载程序指令；为所述代理设备和所述EP设备配置物理空间首地址；向所述EP设备写入为其分配的代理设备的物理空间首地址；在所述代理设备上配置所述物理空间首地址与内存空间首地址的映射关系。
CN201510466404.4A 2015-07-31 2015-07-31 一种dma数据传输方法、装置以及网络设备 Active CN105938461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510466404.4A CN105938461B (zh) 2015-07-31 2015-07-31 一种dma数据传输方法、装置以及网络设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510466404.4A CN105938461B (zh) 2015-07-31 2015-07-31 一种dma数据传输方法、装置以及网络设备

Publications (2)

Publication Number Publication Date
CN105938461A true CN105938461A (zh) 2016-09-14
CN105938461B CN105938461B (zh) 2019-02-19

Family

ID=57152745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510466404.4A Active CN105938461B (zh) 2015-07-31 2015-07-31 一种dma数据传输方法、装置以及网络设备

Country Status (1)

Country Link
CN (1) CN105938461B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106844245A (zh) * 2017-02-17 2017-06-13 北京腾凌科技有限公司 数据传输方法及装置
CN111159075A (zh) * 2019-12-31 2020-05-15 成都海光微电子技术有限公司 数据传输方法和数据传输装置
WO2022193108A1 (zh) * 2021-03-16 2022-09-22 华为技术有限公司 一种集成芯片及数据搬运方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881193A (zh) * 2005-07-05 2006-12-20 威盛电子股份有限公司 连续写入的目的端就绪协定
CN101206629A (zh) * 2006-12-19 2008-06-25 国际商业机器公司 在运行的PCIe架构中热插/拔新组件的系统和方法
CN102023932A (zh) * 2009-09-18 2011-04-20 英特尔公司 为本地与远程物理存储器之间的共享虚拟存储器提供硬件支持
CN102084353A (zh) * 2008-07-01 2011-06-01 松下电器产业株式会社 集成电路和电子设备
US20140006647A1 (en) * 2012-07-02 2014-01-02 Kabushiki Kaisha Toshiba Bridge device, storage device and program
WO2014176775A1 (zh) * 2013-05-02 2014-11-06 华为技术有限公司 一种计算机系统、高速外围组件互联端点设备的访问方法、和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881193A (zh) * 2005-07-05 2006-12-20 威盛电子股份有限公司 连续写入的目的端就绪协定
CN101206629A (zh) * 2006-12-19 2008-06-25 国际商业机器公司 在运行的PCIe架构中热插/拔新组件的系统和方法
CN102084353A (zh) * 2008-07-01 2011-06-01 松下电器产业株式会社 集成电路和电子设备
CN102023932A (zh) * 2009-09-18 2011-04-20 英特尔公司 为本地与远程物理存储器之间的共享虚拟存储器提供硬件支持
US20140006647A1 (en) * 2012-07-02 2014-01-02 Kabushiki Kaisha Toshiba Bridge device, storage device and program
WO2014176775A1 (zh) * 2013-05-02 2014-11-06 华为技术有限公司 一种计算机系统、高速外围组件互联端点设备的访问方法、和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106844245A (zh) * 2017-02-17 2017-06-13 北京腾凌科技有限公司 数据传输方法及装置
CN106844245B (zh) * 2017-02-17 2019-11-12 北京腾凌科技有限公司 数据传输方法及装置
CN111159075A (zh) * 2019-12-31 2020-05-15 成都海光微电子技术有限公司 数据传输方法和数据传输装置
WO2022193108A1 (zh) * 2021-03-16 2022-09-22 华为技术有限公司 一种集成芯片及数据搬运方法

Also Published As

Publication number Publication date
CN105938461B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN100581172C (zh) 一种对目的磁盘进行访问的方法和扩展磁盘容量的系统
US7380074B2 (en) Selecting storage clusters to use to access storage
US8832367B2 (en) Methods and apparatus for cut-through cache management for a mirrored virtual volume of a virtualized storage system
US9052829B2 (en) Methods and structure for improved I/O shipping in a clustered storage system
US9037671B2 (en) System and method for simple scale-out storage clusters
KR101630583B1 (ko) 스마트 메모리 버퍼
US20110145452A1 (en) Methods and apparatus for distribution of raid storage management over a sas domain
CN103441948B (zh) 一种数据访问方法、网卡及存储系统
CN100435117C (zh) 传送数据的方法
US20170344283A1 (en) Data access between computing nodes
US20060123203A1 (en) Network device, fiber channel switch, method for shared memory access control, and computer product
JP2003280824A5 (zh)
CN103858111B (zh) 一种实现聚合虚拟化中内存共享的方法、设备和系统
CN109542814A (zh) 通过pci-express的p2p连接在存储设备之间传输数据的方法和系统
CN112130748A (zh) 一种数据访问方法、网卡及服务器
CN105635310B (zh) 一种存储资源的访问方法及装置
CN103365717A (zh) 内存访问方法、装置及系统
CN106844249A (zh) 基于RapidIO总线的RAID存储系统及方法
CN103577125A (zh) 一种应用于高端磁盘阵列的跨控制器组写镜像方法和装置
KR20140098096A (ko) 캐시-코히어런시를 갖춘 집적 회로들
CN105938461A (zh) 一种dma数据传输方法、装置以及网络设备
US10592465B2 (en) Node controller direct socket group memory access
CN103902472B (zh) 基于内存芯片互连的内存访问处理方法、内存芯片及系统
CN111694772A (zh) 存储器控制器
US7574529B2 (en) Addressing logical subsystems in a data storage system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Binjiang District and Hangzhou city in Zhejiang Province Road 310051 No. 68 in the 6 storey building

Applicant after: Hangzhou Dipu Polytron Technologies Inc

Address before: Binjiang District and Hangzhou city in Zhejiang Province Road 310051 No. 68 in the 6 storey building

Applicant before: Hangzhou Dipu Technology Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant