JPH07120318B2 - アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、データ処理システムに係り、より詳
細には、データ処理システムによって処理される命令及
びデータエレメントの制御に係る。

従来の技術 データ処理システムにおいては、データ処理システムに
よって操作されるデータエレメントと、その操作を制御
するプログラムを形成する命令エレメントが典型的に主
メモリユニットに記憶される。主メモリユニットは、デ
ータ処理システムによって実行される多数のプログラム
に関連した命令及びデータエレメントを記憶することが
できる。命令及びデータエレメントの完全性といった種
々の理由で、命令及びデータエレメントが受ける操作の
形式を制御することがしばしば所望される。例えば、デ
ータ処理システムのユーザがオペレーテングシステムプ
ログラムの基本的な部分又は選択されたサブルーチンを
変更させるときには、一貫した結果を得ることができな
い。

これまで、論理信号グループが受けることのできる操作
の形式を制御するために種々の技術が利用されている。
各論理信号グループには、当該命令又はデータエレメン
トの意図された使用を指示するためのフィールド（１つ
又は複数）を組合せることができる。命令及びデータエ
レメントには種々のアクセス権を指定することができる
ので、必要なアクセス権フィールドが著しく大きくなら
ないような状態では、当該命令又はデータエレメントに
全てのアクセス権のサブセットしか指定することができ
ない。この問題は、マルティックス（Multics）（マル
チプレクス式情報及び計算サービス）システムでは若干
異なったやり方で対処されており、即ち、データ処理シ
ステムの動作に対して多数の特権レベルが定められ、こ
れらレベル間での転送がしっかりと制御される。このマ
ルティックスシステムは、MITプレス出版のエリオット
I.オーグニック著の「ザ・マルティックス・システム；
その構造の研究（The Multics System;An Examination
of its Structure）」に説明されている。マルティック
スシステム及びそれと同様のデータ処理システムは、非
常に長い処理実行時間を典型的に伴う精巧なハードウェ
ア／ソフトウェア特権レベルインターフェイスを必要と
する。マルティックスシステムに関連したアクセス権
は、各特権レベルごとに定められ、これら特権レベル間
を移行するときには一貫性（無矛盾性）について検査し
なければならない。

発明が解決しようとする課題 それ故、命令及びデータエレメントの操作を制御する技
術であって、多量の専用の処理容量を必要とせず、然
み、各命令又はデータエレメントごとに組み合わされる
べき比較的多数のアクセス権フィールドを必要とせず
に、任意に選択できる処理機能を与えるに充分な融通性
を発揮するような技術が要望されている。

本発明の目的は、改良されたデータ処理ユニットを提供
することである。

本発明の特徴は、プログラム命令及びデータエレメント
が受けることのできる操作の形式を制御することであ
る。

本発明のより特定の特徴は、アクセス権信号をページテ
ーブル入力に記憶することによって命令又はデータエレ
メントに対するアクセス権の制御を与えることである。

本発明の別の特定の特徴は、データ処理システムのメモ
リへの読み取り／書き込みアクセスをデータ処理システ
ムの作動モードに基づいて行なうようにすることであ
る。

本発明の更に別の特定の特徴は、命令エレメントの使用
を「実行のみ」の使用に限定することである。

本発明の更に別の特定の特徴は、データ処理ユニットが
データ（即ち、非命令）フィールドの実行を試みないよ
うにすることである。

本発明の更に別の特徴は、有効な「読み取り」、「書き
込み」、又は「実行」動作が試みられたときに信号を発
生する機構を提供することである。

課題を解決するための手段 上記及び他の特徴は、本発明によれば、情報のページを
構成する命令及びデータエレメントに基づいて実行でき
る処理を定めたページテーブル入力フィールドを、中央
処理ユニットが当該ページのデータをアクセスしようと
したときに、アクセスするための装置を提供することに
より達成される。ページテーブル入力のアクセス権フィ
ールドは、ユーザ作動モード（非特権命令を実行でき
る）で読み取り及び書き込み動作を行なうためのイネー
ブル信号と、カーナル作動モード（特権及び非特権命令
を実行できる）で読み取り及び書き込み動作を行なうた
めのイネーブル信号とを含んでいる。更に、ページテー
ブル入力のアクセス権フィールドは、実行欠陥信号、書
き込み欠陥信号及び読み取り欠陥信号を指定することが
できる。これらの信号は、命令エレメントを実行のみの
フィールドとして指定することができ、データエレメン
トを非実行フィールドとして指定することができそして
アクセス及び変更情報を収集する手段をなすことができ
る。

実施例 本発明の上記及び他の特徴は、添付図面を参照した以下
の詳細な説明より理解されよう。

第1A図及び第1B図には、本発明を利用することのできる
データ処理システムの２つの例が示されている。第1A図
において、中央処理ユニット（＃１）11はシステムバス
19に接続されている。他の中央処理ユニット（例えば、
＃Ｎ）12もこのシステムに接続できる。中央処理ユニッ
ト11（ないし12）は、その構造により、中央処理ユニッ
トの制御プログラムに基づいてデータを処理し、制御プ
ログラムは、主メモリユニット15に駐在する命令によっ
て構成される。非駐在データ及び命令は、大量記憶ユニ
ット（１つ又は複数）に典型的に記憶され、システムバ
ス19を介して主メモリユニット15とやり取りされる。入
力／出力ユニット（＃１）16（ないし（＃Ｍ）17）は、
大量メモリ記憶装置、ユーザターミナル装置及び通信装
置のような装置をシステムバス19によってデータ処理シ
ステムに接続する。大量記憶ユニットは、データ処理ユ
ニット（１つ又は複数）によって要求されるデータ及び
命令を記憶する。中央処理ユニット11ないし12の動作に
必要とされるデータ及び／又は命令のページとして典型
的に指称されるデータ及び／又は命令のセットは、比較
的ゆっくりとしたアクセス速度を有する大量記憶ユニッ
トから、中央処理ユニットによって比較的高速度でアク
セスされる主メモリユニットへ転送される。バスオリエ
ンテッドシステムは、システムを比較的再構成し易いと
いう利点を有しているが、各システム成分がシステムバ
スとインターフェイスするために制御装置を必要とする
という欠点を有している。第1B図を参照すれば、中央処
理ユニット11（ないし12）及び入力／出力ユニット16
（ないし17）がメモリ制御ユニット14を介して主メモリ
ユニット15に接続されたデータ処理システムが示されて
おり、メモリ制御ユニット14は、第1A図に示されたバス
オリエンテッドデータ処理構成においてデータ処理シス
テムの個々の要素によって実行される制御機能及びシス
テムバス19にとって代わるものである。メモリ制御ユニ
ット14は、データ及び構造体の転送を集中制御及び監視
するものであり、これは、第１図のバスオリエンテッド
構成の場合より効率が高いが、融通性が失われる。

第２図は、本発明を効果的に利用することのできる例示
的な中央処理ユニットのブロック図である。発生ユニッ
ト22は、スカラー動作アドレス発生ユニット24、少なく
とも１つの実行ユニット（＃１）25（ないし実行ユニッ
ト（＃Ｑ）26）及びベクトル動作ユニット28を含む複数
の特殊な実行ユニットへ（専用の）命令を発生する役目
を果たす。ベクトル動作ユニット28は、ベクトル動作処
理ユニット28Aと、ベクトル動作アドレス発生ユニット2
8Bと、ベクトル動作レジスタ28Cとを含む。実行ユニッ
トによって処理されたデータは、典型的に、スカラーレ
ジスタ23又はベクトルレジスタ28Cから取り出される。
実行ユニットから得られたデータは、スカラーレジスタ
23、ベクトルレジスタ28C又はデータキャッシュメモリ
ユニット27に記憶される。データキャッシュメモリユニ
ット27は、主メモリユニット15と中央処理ユニット11と
の間のインターフェイスの役目を果たすキャッシュメモ
リユニットとして考えることができる。（データキャッ
シュメモリユニット27は、第２図では主メモリユニット
に直結されて示されている。第1A図及び第1B図に示され
たように、実際の接続には、介在するデータ処理装置を
含ませることができる。）発生装置22には、どの実行ユ
ニットが選択されたデータを処理するかを決定すると共
に、選択された実行ユニットがデータの処理にいつ使用
できるかを判断するための装置が含まれる。この後者の
機能には、行き先記憶位置が処理済みデータの記憶に使
用できることも確認することが含まれる。命令キャッシ
ュメモリユニット21は、発生ユニットによって適当な実
行ユニットに送られてデコードされる命令を記憶する。
発生ユニット22は、実行ユニットの処理動作を最大にす
るよう試みるための装置を有している。従って、発生ユ
ニット22は、適当な命令（分岐命令を含む）が必要に応
じて発生ユニット22に得られるように確保するためにプ
リフェッチ装置及びアルゴリズムを含んでいる。複数の
実行ユニットは、スカラー動作アドレス発生ユニット24
及びベクトル動作ユニット28によって示されたように、
幾つかの種類の処理動作を取り扱う特殊な処理装置であ
る。例えば、実行ユニットは、浮動小数点演算、整数演
算動作、等を取り扱うように構成することができる。発
生ユニット22には、プログラムの実行に必要なデータを
記憶するか又はデータ処理動作を記録することのできる
スカラーレジスタ23が組み合わされている。例えば、１
つのレジスタは、プログラムカウンタレジスタであっ
て、実行中のプログラム命令シーケンスにおいて次に処
理されるべき命令の（仮想）アドレスを記憶する。スカ
ラー動作アドレス発生ユニット24は、仮想アドレスを主
メモリユニット15内の物理的な位置に変換するのに用い
られる。又、発生ユニット22は、実行ユニットが異なっ
たレートで命令を処理するときに実行ユニットからのデ
ータを正しいシーケンスに順序付けし直す役目を果た
す。

ベクトル動作ユニット28は、ベクトル動作処理ユニット
28A、ベクトル動作アドレス発生ユニット28B及びベクト
ル動作レジスタ28Cを備えている。ベクトル動作処理ユ
ニットの動作性は、実行ユニット24ないし26に対するデ
ータの分配と、これらユニットにおける命令の実行とを
制御することができる。別の実施例（図示せず）によれ
ば、ベクトル動作ユニット28によって命令を実行するよ
うに専用化された実行ユニットをデータ処理システムに
得ることができる。実行ユニットがベクトル及びスカラ
ーの両方の動作に使用できる場合には、制御が、データ
処理ユニットのリソースを割り当てる発生ユニット22の
全システム制御を受ける。

第３図には、本発明の好ましい実施例による仮想アドレ
ス機構が示されている。発生ユニット内の命令301に
は、命令の動作を実行ずべきところのデータエレメント
を識別する仮想アドレス302が組み合わされている。発
生ユニットは、仮想アドレス302をスカラーアドレス発
生ユニット24（或いは、場合によってはベクトルアドレ
ス発生ユニット28B）に転送する。アドレス発生ユニッ
ト24（又は28B）においては、仮想アドレスの一部分を
用いて、主メモリユニット15内のページテーブル入力30
4が識別される（アドレス発生ユニットの装置303によ
り）。ページテーブル入力304は、アドレス発生ユニッ
ト24（又は28B）に転送され、装置305は、ページテーブ
ル入力の選択されたフィールドをテストして、データエ
レメントに対して試みられているアクセスが許可される
かどうか判断する。そのアクセスが許可されない場合に
は、アクセス違反306が識別され、適当なオペレーティ
ングシステムプログラムが呼び出され、そのアクセス違
反にいかに対処するかが判断される。テスト305により
データエレメント312へのアクセスが許可されたと判断
されると、ページテーブル入力304に対してテスト307が
実行され、命令に必要なデータエレメントが主メモリユ
ニット15に得られるかどうかが判断される。テスト307
により、データエレメントが存在しないことが指示され
ると、ページ欠陥308が発生され、適当なオペレーティ
ングシステムプログラムが実行されて、データエレメン
トが主メモリ15（位置312）に転送される。必要なデー
タエレメントが主メモリユニットにあることがテスト30
7により決定されると、テスト309がページテーブル入力
304に対して行なわれて、データエレメントが当該命令
によって必要とされる動作が欠陥を生じると指定される
かどうか判断される。命令によって決定された動作が欠
陥状態として指定されたときには、読み取り欠陥、書き
込み欠陥又は実行欠陥が適宜オペレーティングシステム
プログラムをして欠陥状態に応答させる。テスト309に
より、当該データエレメントに対する命令の動作が欠陥
状態として指定されないことが指示された場合は、アド
レス発生ユニット24（又は28）は、必要なデータエレメ
ントが記憶された主メモリユニット15内の物理的なアド
レス311を決定する。このアドレスにあるデータエレメ
ント312は、スカラーレジスタ23の記憶位置313、ベクト
ル動作レジスタ28C又は命令キャッシュメモリユニット2
1（即ち、データエレメントが命令であるとき）に転送
される。このようにして、仮想アドレスによって識別さ
れた必要なデータエレメントが命令301による処理に使
用できるようになる。

第4A図を説明すれば、ページテーブル入力400は、仮想
アドレスを物理的アドレスに変換するのに用いられる。
０ビット位置401のフィールドＶ（有効）は、DCV、AS
M、FOE、FOW、FOR及びPFNフィールドの有効性を指示す
る。有効ビットがセットされた場合には、これらのフィ
ールドは、ハードウェア装置によって使用するのに有効
である。このビットがクリアであるときには、PFN（ペ
ージフレーム番号）フィールドがオペレーティングシス
テムプログラムによって使用するようにとっておかれ
る。ビット１位置402のフィールドKRE（カーナル読み取
りエネブル）は、中央処理ユニットが特権即ちカーナル
モードにあるときに読み取りを行なえるようにする。こ
のビットが０であって且つデータ読み取り動作又は命令
フェッチがカーナルモードで試みられたときには、アク
セス違反の例外が生じる。ビット２位置403のフィール
ドKWE（カーナル書き込みイネーブル）は、中央処理ユ
ニットが特権即ちカーナルモードにあるときに書き込み
動作を行なえるようにする。このビットが０であって且
つデータ書き込み動作がカーナルモードで試みられたと
きには、アクセス違反の例外が生じる。ビット３位置40
4のURE（ユーザ読み取りイネーブル）フィールドは、中
央処理ユニットが非特権即ちユーザモードにあるときに
読み取り動作を行なえるようにする。このフィールドが
０であって且つデータ読み取り動作又は命令フェッチが
試みられる一方、中央処理ユニットがユーザモードで動
作しているときには、アクセス違反の例外が生じる。ビ
ット４位置405のUWE（ユーザ書き込みイネーブル）フィ
ールドは非特権即ちユーザモードで書き込み動作を行な
えるようにする。このフィールドが０であって且つデー
タ書き込み動作がUREモードで試みられたときには、ア
クセス違反例外が生じる。KRE、KWE、URE及びUWEフィー
ルドは、Ｖフィールドが０であるときでも有効である。
ビット５位置406のFOR（読み取り欠陥）フィールドは、
論理１にセットされると、当該ページから任意の位置を
読み取るように試みたときに（即ち、ページ上の位置か
らデータを読み取るLOAD命令）読み取り欠陥例外を生じ
る。ビット６位置のFOW（書き込み欠陥）フィールド
は、論理１にセットされると、当該ページの任意に位置
へ書き込み動作を実行するように試みたときに（即ち、
ページ上の位置にデータを書き込むSTORE命令）書き込
み欠陥例外を生じる。ビット７位置のFOE（実行欠陥）
フィールドは、論理１にセットされると、当該ページか
らの命令を実行するように試みたときに実行欠陥を生じ
る。ビット８位置のASM（アドレススペース一致）フィ
ールドは、当該ページへのアクセスを試みたときに全て
のアドレススペース番号（ASN）が一致することを意味
する（即ち、ASNは比較器による変換バッファには使用
されない）。ビット９位置410のDCV（ドントキャッシュ
仮想）フィールドは、論理１にセットされると、当該ペ
ージの内容が仮想キャッシュに記憶されないように禁止
する。ビット10−12位置411のフィールドは、将来の使
用のためにとっておかれる。ビット13−44位置のPFN
（ページフレーム番号）フィールドは、ページフレーム
番号を含んでいる。このPFMフィールドは、常に、物理
的なページフレーム境界を指す。Ｖフィールド401がセ
ットされたときには、仮想アドレスからのページ内がバ
イト（即ち、変位）ビットがPFNフィールドと連結され
て、ハードウェア装置によって使用される物理的なアド
レスを形成する。

第4B図には、第３図のテスト305、307及び309として一
般的に示されたページテーブル入力フィールドのテスト
が第4A図に示されたページテーブル入力フィールドにつ
いて示されている。テスト305においては、ページテー
ブル入力に関連したアクセス権が、ページ内のデータエ
レメントをアクセスしようとする命令のアクセスパラメ
ータと比較され、意図されたアクセスが許可されるかど
うか判断される。特に、KRE、KWE、URE及びUWEフィール
ド（即ち、フィールド402ないし405）がデータ処理シス
テムの作動モード及びアクセス動作（即ち、読み取り又
は書き込み動作）と比較され、アクセスが許可されたか
どうか判断される。アクセスが許可されないときには、
アクセス違反452が識別されそして適当なオペレーティ
ングシステムプログラム453が動作される。テスト307に
おいて、有効ビットＶ（即ち、フィールド401）がテス
トされ、有効データが仮想アドレスに関連したデータ及
び／又は命令のページに記憶されるかどうか判断され
る。有効データがデータエレメントのページに関連して
いないときには、ページ欠陥455が識別され、適当なオ
ペレーティングシステムプログラムが作用される（45
6）。この状態において適当なオペレーティングシステ
ム応答は、データエレメントのページをパッキング記憶
部から主メモリユニットに移動し、ページ欠陥を生じた
命令を再実行することである。第３図のテスト309につ
いては、ページテーブルフィールドFOR（読み取り欠
陥）、FOW（書き込み欠陥）及びFOE（実行欠陥）、即
ち、フィールド406ないし408が当該命令のパラメータに
対してテストされ、データエレメントページのデータエ
レメントに基づいて命令動作を実行する試みが欠陥状態
を生じるかどうか判断する。欠陥状態が識別された場合
には（458）、オペレーティングシステムプログラムが
作用される。さもなくば、物理的アドレスの発生が実行
される。

第５図には、本発明を使用する直接アドレス変換技術が
示されている。物理的なアドレスの決定は、第２図のス
カラー動作アドレス発生ユニット24又はベクトル動作ア
ドレス発生ユニット28Bにおいて実行される。ページテ
ーブルベースレジスタ501及びアドレススペース番号レ
ジスタ521の内容は、第２図のスカラー動作アドレス発
生ユニット24及びベクトル動作アドレス発生ユニット28
Bに記憶される。仮想アドレスに対応するデータエレメ
ント（即ち、データエレメント505A）を得るために、デ
ータの仮想アドレスが第２図のスカラー動作アドレス発
生ユニット24及びベクトル動作アドレス発生ユニット28
Bに入力される。ページテーブルベースアドレスレジス
タの内容501は、１組のデータグループセグメント１（5
03）のスタート位置として解読され、仮想アドレス502
の上位10ビット（フィールドＡ）は、セグメント１（50
3）のインデックスとして解釈される。データグループ5
03Aはこの動作によって識別され、このデータグループ
（503A）は、第２図のスカラー動作アドレス発生ユニッ
ト24又はベクトル動作アドレス発生ユニット28Bに転送
される。データグループ503AのPFN（ページフレーム番
号）部分は、セグメント２（504）と示された１組のデ
ータグループのベースアドレスとして使用される。フィ
ールドＢ（即ち、仮想アドレス502の次の10ビット）
は、セグメント２がセグメント２（504）のデータエレ
メント504Aを得るためのインデックス値として用いられ
る。データグループ504Aは、第２図のスカラーアドレス
発生ユニット24又はベクトル動作アドレス発生ユニット
28Bに転送される。データグループ504Aに含まれるの
は、第４図について説明するアクセス制御ビットであ
る。これらのアクセス制御ビットは、この時点でチェッ
クされ、適宜に、指定の例外が発生される。（好ましい
実施例においては、セグメント１及びセグメント２に関
連したアクセス制御ビットもテストされるが、カーナル
読み取りアクセスのみについてである。）更に、Ｖフィ
ールドがセグメント１又はセグメント２のレベルにおい
てチェックされ、セグメント２又はセグメント３のレベ
ルにおけるページテーブルのページが主メモリに存在す
るかどうか判断される。データエレメント504AのPFN部
分は、セグメント３（509）のベースアドレスを決定す
るのに用いられる。フィールドＣ（即ち、仮想アドレス
の次の10ビット）は、セグメント３のインデックス値と
して、セグメント２のPFNフィールド504Aのベースアド
レスと共に使用され、データグループ509Aのアドレスが
得られる。更に、データグループ509AのPFNは、データ
ページ505のベースアドレスを参照する。仮想アドレス5
02（フィールドＤ）の下位13ビットは、データページ50
5のオフセットを決定し、仮想アドレスによって識別さ
れたデータグループであるデータグループ505Aを識別す
る。前記の手順において２つのメモリ参照段階を除去す
るために、第２図のスカラー動作アドレス発生ユニット
24及び／又はベクトル動作アドレス発生ユニットに変換
バッファ506を設けることができる。１つの実施例によ
れば、仮想アドレスのフィールドＣ（10ビット）は、変
換バッファ内の位置を識別するのに使用することができ
る。アドレスされた位置のタグフィールドが仮想アドレ
ス502の20ビットのフィールドＡ及びフィールドＢと比
較され、識別の修正値が確立される。データグループ50
4Aは、変換バッファに記憶され、スカラー又はベクトル
動作アドレス発生ユニットによって使用することができ
る。アドレス変換バッファは、アドレス変換を促進する
ように別の方法で実施することができる。20のフィール
ドＡ及びフィールドＢビットに加えて、変換バッファの
タグフィールドには、アドレススペース番号（ASN）522
が組み合わされる。データグループ504AからのASMビッ
トが１にセットされた場合には、仮想アドレスからの20
個のフィールドＡ及びフィールドＢビットと、20個のフ
ィールドＡ及びフィールドＢタグビットとの間の一致が
正しい変換を識別するに充分なものとなる。然し乍ら、
データグループ504AからのASMビットが０の場合には、
仮想アドレスからの20ビットのフィールドＡ及びフィー
ルドＢを20ビットのタグフィールドに一致させるだけで
なく、現在のASN521を変換バッファからのフィールド52
2に一致させねばならない。

第２図のパイプライン式実行ユニットを有する中央処理
ユニットは、好ましい実施例では多数の制約を受けて実
施されたが、本発明を用いて他の構成で実施することも
できる。中央処理ユニットは、各々が１種類の命令を実
行するように構成された複数の実行ユニットを備えてい
る。例えば、１つの実行ユニットであるスカラーアドレ
ス発生ユニット24は、中央処理ユニットと主メモリユニ
ットとの間のデータエレメントの転送を制御し、即ち、
スカラーロード／記憶命令を実行する。１つの実行ユニ
ットはデータシフト動作を実行するようにされ、１つの
実行ユニットは浮動小数点加算／減算動作を実行するよ
うにされ、１つの実行ユニットは整数及び浮動小数点の
乗算動作を実行するようにされ、そして１つの実行ユニ
ットは整数及び浮動小数点の除算動作を実行するように
される。特殊な実行ユニットをパイプライン構成にする
こともできるが、必ずしもこのような構成で実施しなく
てもよい。中央処理ユニットの他の特徴は、次の通りで
ある。命令は、現在実行されている命令シーケンスで、
命令キャッシュメモリユニット21から発生ユニット22へ
転送される。この発生ユニットにおいては、命令がその
構成部分に細分化され、これからデータ依存制御信号及
びアドレス信号が発生される。然し乍ら、命令を実行
（即ち、発生）し始める前に、多数の制約を満足しなけ
ればならない。命令のための全てのソースレジスタ及び
行き先レジスタを利用できねばならず、即ち、必要とさ
れるレジスタに対する書き込み動作を残しておくことが
できない。レジスタの書き込み路は、この命令によって
処理済みの量を記憶するその後のサイクルにおいて利用
できねばならない。実行中に命令を処理するのに必要と
される実行ユニットが動作の実行に利用できねばならな
い。ベクトル動作ユニットについては、ベクトル動作に
より、その時間巾の間、実行ユニットがとっておかれ
る。メモリロード／記憶命令がキャッシュメモリユニッ
トのミスを受ける場合には、キャッシュメモリミス応答
が完了するまで、その後のロード／記憶命令が遅延され
る。命令が発せられる場合には、その結果に対する行き
先レジスタ及び書き込み路サイクルがとっておかれる。
オペレンドの設定中に、命令に依存しない全てのレジス
タアドレスが発生され、オペランドが読み取られて記憶
され、データに依存する制御信号が発生される。命令オ
ペランド及び制御信号は、実行のための当該実行ユニッ
トへ通される。実行ユニットによって発生された結果
は、適宜に、レジスタファイル又はデータキャッシュメ
モリユニット15に記憶される。いったん命令が発生され
ると、多数のマシンサイクル中、処理の結果を得ること
ができない。その間、次のマシンサイクルにおいて、次
の命令をデコードし、必要な発生条件が満足されたとき
に発生することができる。従って、命令は通常の命令シ
ーケンスでデコードされて発生されるが、実行ユニット
の異なった命令実行時間により結果を異なった順序で記
憶することができる。この順序の異なる記憶は、欠陥命
令の例外扱い及び再試みを複雑にする。然し乍ら、これ
らの事象は比較的稀であり、順序の異なる記憶は実行及
びハードウェアに利点をもたらす。

第３図を参照すれば、仮想アドレス技術が広範囲に実施
されている。この技術は、プログラマがデータ及び命令
エレメントの実際の位置に関与しなくてもよくし、アド
レス発生機構がプログラムアドレスとデータ処理ユニッ
ト内のデータ及び命令エレメントとの間のインターフェ
イスをなすようにする。データ及び命令エレメントのペ
ージを使用することにより、大量記憶媒体からのデータ
及び命令エレメントの転送が促進され、個々のデータ及
び命令エレメントを転送する必要がなくなる。更に、プ
ログラムは、一般に、順次命令実行に必要とされるデー
タ及び命令エレメントをプログラム又はファイルにおい
て互いに比較的接近して記憶するようなフォーマットで
書き込まれる。従って、データ及び命令エレメントのペ
ージは、典型的に、プログラムの実行に関連した多数の
データ及び命令エレメントを含む。それにも拘らず、ペ
ージ構成のまとまりが比較的厳密であることから、特
に、ベクトル命令実行の場合には、当該データ及び命令
エレメントのグループを、ページ境界を越えて、データ
処理システムの主メモリユニットに存在しないページま
で拡張できるという結果になる。好ましい実施例では、
アドレス発生機構34は、アドレス変換を行なうと共に、
所要の情報ページが主メモリユニット15に存在しないと
きに例外（即ち、テスト307）を発生するための装置部
分を備えており、そして大量記憶装置と主メモリユニッ
トとの間で情報のページを転送するためのソフトウェア
プログラム部分をオペレーティングシステムの一部分と
して備えている。アドレス発生機構34は、データ及び命
令エレメントのページが主メモリユニット15に転送され
たときに、主メモリユニット15に当該ページテーブル入
力を与え、この場合、現在実行中のプログラムは、主メ
モリユニット15に記憶された（仮想アドレスの関連し
た）データ及び命令エレメントの全てのページを識別す
ることができ、従って、参照されたデータ又は命令エレ
メントが主メモリユニット15に存在しないときにページ
欠陥を信号することができる。第３図に示すように、デ
ータ処理システムは、典型的に、所要の情報ページが主
メモリユニットに存在しないことを知らせる装置のよう
な仮想アドレス技術に関連したプロセデュアと、ページ
欠陥に応答して情報の欠落ページを検索するためのプロ
グラムとを含んでいる。

オペレーティングシステムは、メモリ管理機能の一部分
としてページテーブル入力を変更する。オペレーティン
グシステムは、有効ビットをセット又はクリアし、ペー
ジが外部記憶媒体とやり取りされるときにページフレー
ム番号フィールドを変更し、或いはソフトウェアビット
を変更する。

本発明は、特定のアクセスモードからの特定の情報セッ
トに対し特定の形式のアクセスが許可されることを有効
化することに関する。各情報セット（即ち、ページ）へ
のアクセスは、各アクセスモード（カーナル又はユー
ザ）に対し、読み取り又は書き込み参照が許可されたか
どうかを指定する保護コードによって制御される。中央
処理ユニットは、試みられたアクセスを制御するために
次のような情報を利用することができる。ページテーブ
ル、意図されたアクセスの形式（即ち、データの書き込
み、データの読み取り又は命令のフェッチ）及び現在ア
クセスモード（プロセッサ状態レジスタからの）を用い
て、中央処理ユニットの状態を定めることができる。ペ
ージテーブルへのアクセスが許可されたときには（即
ち、ページテーブル入力が中央処理ユニットの意図され
たアクセス形式状態に一致するときには）、仮想アドレ
スを物理的なアドレスに対応させることができる。

好ましい実施例では、仮想アドレススペースの各ページ
がその用途に応じて保護される。それ故、プログラム
は、そのアドレススペースの部分から読み取られたり該
部分へ書き込まれたりしないようにされる。各ページに
組み合わされているのは、データ処理システムの各作動
モータに対するアクセス性を示す保護コードである。こ
のコードの実施により、中央処理ユニットの各モードに
対して読み取り又は書き込み保護を選択することができ
る。各処理ユニットモードは、読み取り／書き込み、リ
ードオンリ又は非アクセスモードである。読み取り及び
書き込みのアクセス性は別々に指定される。各モードの
保護モードは、別々に指定される。アクセスモードごと
に読み取りイネーブルビットをセットしそしてページテ
ーブル入力の読み取り欠陥及び書き込み欠陥フィールド
をセットするだけでページを実行として指示することが
できる。実行欠陥モード及び適当なアクセス信号は、デ
ータ処理システムがデータエレメントの実行を試みない
ようにする。

特に、スカラー及びベクトル動作のアドレス発生ユニッ
トは、データグループを要求している特定の動作を示す
情報を得ることができる。データグループのアクセス性
及びデータグループが意図される動作に関する情報につ
いては、次のような保護が得られる。

1.アクセス保護（UWE、URE、KWE,KRE） 2.変更データ（UWE、KWE、FOW。試みられた書き込み
は、ソフトウェアで形成される変更ビットをセットする
適当なオペレーティングシステムプログラムが入力され
るようにする。） 3.コピー又は変更（UWE、KWE、FOW。試みられた書き込
みは、ページをコピーするオペレーティングシステムプ
ログラムが入力されるようにする。） 4.読み取りのみ（URE、KRE、FOR、FOE） 5.書き込みのみ（UWE、KWE、FOR、FOE） 6.実行のみ（URE、KRE、FOR、FOW） 7.オペレーティングシステムへの保護入力（URE、KRE、
FOR、FOE）ASM（アドレススペース一致）フィールドに
よって与えられるビットは、これがセットされたとき、
変換バッファの位置タグフィールドが仮想アドレスと一
致していれば、変換バッファの選択されたアドレスを使
用できるようにする。ASMフィールドがセットされない
場合には、変換バッファの位置及び仮想アドレスの両方
に関連した負荷的なフィールドであるASNフィールドが
同じでなければならない。

或る使用目的においては、キャッシュメモリのアドレス
を物理的アドレスではなくて仮想アドレスに関連させる
ことが有用である。或る状態においては、キャッシュメ
モリユニットにより仮想アドレスを使用すると、データ
グループの識別にエラーを招くことがある（２つ以上の
仮想アドレスマッピングを有する物理的アドレス）。DC
Vビット位置は、仮想アドレスに関連したデータを、仮
想アドレス動作を用いてキャッシュメモリに関連させる
ことができるかどうか判断する。

発明の効果 本願発明は、その明細書の記載及び図面からも明らかな
ように、二段階アプローチで記憶された要素へのプロセ
ッサのアクセス及びその使用を制御することの利点を認
識したものであり、この二段階アプローチでは、まず、
要素が記憶されるメモリ領域へのアクセスは、その領域
へのアクセス権に基づいて選択的に与えられ、次に、も
しアクセスが与えられたならば、要素の使用は、その領
域における要素に対する一つ以上の指定された使用及び
要求された使用に基づいて調整される。本願発明では、
複数の記録が供給され、それぞれは、多重要素が記憶さ
れたメモリの領域に対応しかつ二つの情報を含む。それ
ら二つ情報は、（Ａ）領域へのアクセス権を規定するア
クセス情報、そして（Ｂ）領域に記憶された要素に対す
る可能な使用の組合せにおける一つ以上の使用を指定す
る使用情報、により構成されている。プロセッサによる
要素のアクセス及び使用に対する各要求に応じて、制御
装置は、（ａ）記録におけるアクセス情報に基づいてプ
ロセッサアクセスを領域に選択的に与えるべく、（ｂ）
もしアクセスが与えられたならば、記録における使用情
報及び（要求において指示されたように）プロセッサに
よって要求された使用に基づいて、要求された要素のプ
ロセッサの使用を調整すべく、要求で識別された要素が
記憶される領域に対応する記録を使用する。二つの別々
の段階において制御を働かせることにより、本願発明
は、アクセスに対する要求が一段階手順で与えられるか
或いは否定されるかのいずれかであるスキームを含んで
いる既知のスキームよりも汎用でかつ柔軟なメモリの領
域とプロセッサの相互作用を管理する技法を提供する。
本願発明において、制御装置にアクセスに対する要求の
否定の後ろに隠れた理由を高い確実性で決定させる。こ
れは、アクセス権及び使用権が別々に試験されるからで
ある。制御装置は、プロセッサがその領域をアクセスす
る権利が（あらゆる使用に対して）ないということで、
或いは領域をアクセスする権利を有しいるにもかかわら
ずプロセッサが許されない使用を要求したということ
で、特定の要求が否定されるか否かを判定することがで
きる。制御装置は、故障取扱い手順を実行することの使
用のためにオペレーティングシステムへ否定に対する理
由に関する情報を渡すことができる。プロセッサの動作
の状態についてこのレベルの情報をオペレーティングシ
ステムに与えることは、故障取扱い手順がより早くかつ
効率よく実行される原因となる。以上、好ましい実施例
について説明したが、これは、本発明の範囲を限定する
ものではない。本発明の範囲は、特許請求の範囲のみに
よって限定されるものとする。以上の説明から、本発明
の精神及び範囲内で種々の変更がなされ得ることが当業
者に明らかであろう。

【図面の簡単な説明】

第1A図及び第1B図は、本発明に係るデータ処理システム
の一例を示す図、 第２図は、本発明によるデータ処理ユニットの中央処理
ユニットを示す図、 第３図は、仮想メモリデータ処理システムの構成を示す
図、 第4A図は、本発明の好ましい実施例によるページテーブ
ル入力フォーマットを示す図、 第4B図は、関連ページテーブルへのアクセスが許可され
るかどうか判断するためのページテーブル入力フィール
ドのテストを示す図、そして 第５図は、本発明による間接的なアドレス技術を示す図
である。 11、12……中央処理ユニット 14……メモリ制御ユニット 15……主メモリユニット 16、17……入力／出力ユニット 19……システムバス 21……命令キャッシュメモリ 22……発生ユニット 23……スカラーレジスタ 24……スカラー動作アドレス発生ユニット 25、26……実行ユニット 27……データキャッシュメモリユニット 28……ベクトル動作ユニット

フロントページの続き (72)発明者 ディヴィッド エイ オービッツ アメリカ合衆国 ワシントン州 98052 レッドモンド ノース イースト ワンハ ンドレッドアンドサーティナインス スト リート 17028 (72)発明者 ディリープ バンダーカー アメリカ合衆国 マサチューセッツ州 01545 シュルーズバリー ランターン レーン ３ (72)発明者 ウェイン カードーザ アメリカ合衆国 ニューハンプシャー州 03054 メリマック ハッチンソン ロー ド ３ (72)発明者 リチャード ティー ウィーテック アメリカ合衆国 マサチューセッツ州 01460 リトルトン シルヴァー バーチ レーン ３ (56)参考文献 特開 昭57−195394（ＪＰ，Ａ) 特開 昭52−133726（ＪＰ，Ａ)

Claims (16)

【特許請求の範囲】
1. 【請求項１】記憶された要素の一つを識別しかつ使用の
   組合せから該一つの記憶された要素に対して指示された
   使用を指示することによりアクセスを要求する種類のプ
   ロセッサにより該記憶された要素への該アクセス及びそ
   の使用を制御する方法であって、それぞれが多重の前記
   記憶された要素を記憶する複数の領域を含む記憶装置を
   供給し、それぞれが前記複数の領域の一つの領域に対応
   し、前記プロセッサに前記一つの領域及び前記アクセス
   情報とは別々に記憶された使用情報をアクセスさせる前
   記使用の組合せにおける使用を規定するアクセス情報を
   含む複数の記録を記憶し、前記使用情報は、前記一つの
   領域から前記記憶された要素に対する使用の組合せにお
   ける一つ以上の使用を指定し、前記要求において識別さ
   れた前記記憶された要素が記憶された特定の領域につい
   て対応する記録におけるアクセス情報を試験し、もし前
   記アクセス情報が前記プロセッサに前記指示された使用
   に対して前記特定の領域をアクセスさせることを指示す
   るならば、前記プロセッサアクセスを前記特定の領域に
   選択的に与え、もし前記プロセッサがアクセスを与えら
   れたならば、前記対応する記録における使用情報を試験
   し、前記使用情報及び前記指示された使用に基づいて前
   記プロセッサにより前記記憶された要素の使用を調整す
   ることによって、前記要求の一つに応答する段階を具備
   することを特徴とする方法。
2. 【請求項２】前記プロセッサは、ユーザモード或いはカ
   ーネルモードにおいて選択的に動作する種類のものであ
   り、前記複数の記録を記憶する段階は、前記ユーザ及び
   カーネルモードのそれぞれに対する前記記録に対応する
   前記領域を前記プロセッサにアクセスさせる前記使用の
   組合せにおける使用を規定するアクセス情報を記憶する
   ことを含み、前記アクセス情報を試験することにより前
   記要求の一つに応答する段階は、前記プロセッサが動作
   している前記ユーザ及びカーネルモードの一つ及び当該
   一つのモードに対する前記アクセス情報により前記アク
   セスを前記記憶された要素に選択的に与えることを含む
   ことを特徴とする請求項１に記載の方法。
3. 【請求項３】前記プロセッサは、前記記憶された要素に
   対する複数の仮想アドレスと、前記仮想アドレスのそれ
   ぞれに対応付けられた第１のアドレス空間数とを生成す
   る種類のものであり、前記方法は、前記仮想アドレスを
   物理的アドレスに変換するために、変換されるべく各仮
   想アドレスに対応している第２のアドレス空間数を有し
   ている変換バッファを供給し、前記変換バッファにより
   変換されるべく各仮想アドレスについて、前記記録にお
   けるアドレス空間数情報に応じて前記仮想アドレスに対
   応している前記第１のアドレス空間数を前記対応してい
   る第２のアドレス空間数と比較し、前記比較が前記対応
   する第１及び第２のアドレス空間数が等しいと決定した
   ときにのみ前記仮想アドレスを前記物理的アドレスに変
   換する段階を更に具備することを特徴とする請求項１に
   記載の方法。
4. 【請求項４】記憶された要素の一つを識別しかつ使用の
   組合せから該一つの記憶された要素に対して指示された
   使用を指示することによりアクセスを要求する種類のプ
   ロセッサにより該記憶された要素への該アクセス及びそ
   の使用を制御する装置であって、それぞれが多重の前記
   記憶された要素を記憶する複数の領域を含むメモリと、
   それぞれが前記複数の領域の一つの領域に対応し、前記
   プロセッサに前記一つの領域及び前記アクセス情報とは
   別々に記憶された使用情報をアクセスさせる前記使用の
   組合せにおける使用を規定するアクセス情報を含む、複
   数の記録の記憶装置と、前記使用情報は、前記一つの領
   域から前記記憶された要素に対する使用の組合せにおけ
   る一つ以上の使用を指定し、前記要求において識別され
   た前記記憶された要素が記憶された特定の領域について
   対応する記録におけるアクセス情報を試験し、もし前記
   アクセス情報が前記プロセッサに前記指示された使用に
   対して前記特定の領域をアクセスさせることを指示する
   ならば、前記プロセッサアクセスを前記特定の領域に選
   択的に与え、もし前記プロセッサがアクセスを与えられ
   たならば、前記対応する記録における使用情報を試験
   し、前記使用情報及び前記指示された使用に基づいて前
   記プロセッサにより前記記憶された要素の使用を調整す
   ることによって、前記要求の一つに応答する制御装置と
   を備えることを特徴とする装置。
5. 【請求項５】前記プロセッサは、ユーザモード或いはカ
   ーネルモードにおいて選択的に動作し、前記アクセス情
   報は、前記ユーザ及びカーネルモードのそれぞれに対す
   る前記記録に対応する前記領域を前記プロセッサにアク
   セスさせる前記使用の組合せにおける使用を規定し、前
   記制御装置は、前記プロセッサが動作している前記ユー
   ザ及びカーネルモードの一つ及び当該一つのモードに対
   する前記アクセス情報により前記アクセスを前記記憶さ
   れた要素に選択的に与えることを含むことを特徴とする
   請求項４に記載の装置。
6. 【請求項６】前記プロセッサは、前記記憶された要素に
   対する複数の仮想アドレスと、前記仮想アドレスのそれ
   ぞれに対応付けられた第１のアドレス空間数とを生成
   し、前記装置は、前記仮想アドレスを物理的アドレスに
   変換する変換バッファと、前記変換バッファは、変換さ
   れるべく各仮想アドレスに対応している第２のアドレス
   空間数を有し、前記変換バッファにより変換されるべく
   各仮想アドレスについて、前記記録におけるアドレス空
   間数情報に応じて前記仮想アドレスに対応している前記
   第１のアドレス空間数を前記対応している第２のアドレ
   ス空間数と比較する比較装置とを更に備えており、前記
   変換バッファは、前記比較装置が前記対応する第１及び
   第２のアドレス空間数が等しいと決定したときにのみ前
   記仮想アドレスを変換すべく利用されることを特徴とす
   る請求項４に記載の装置。
7. 【請求項７】前記プロセッサは、非特権命令を実行する
   ための動作のユーザモードと、非特権及び特権命令を実
   行するための動作のカーネルモードとを有し、前記使用
   の組合せは、読出し及び書込みを含み、前記アクセス情
   報は、前記ユーザモードに対する読出しアクセスをイネ
   ーブルする第１フィールド位置と、前記ユーザモードに
   対する書込みアクセスをイネーブルする第２フィールド
   位置と、前記カーネルモードに対する読出しアクセスを
   イネーブルする第３フィールド位置と、前記カーネルモ
   ードに対する書込みアクセスをイネーブルする第４フィ
   ールド位置とを備えていることを特徴とする請求項４に
   記載の装置。
8. 【請求項８】前記領域のそれぞれに対する前記使用情報
   は、前記領域に対応する前記記録における使用フィール
   ドに含まれており、前記使用フィールドは、もし前記プ
   ロセッサが書込み動作を要求するならばフォールトを示
   する第１フィールド位置と、もし前記プロセッサが読出
   し動作を要求するならばフォールトを示する第２フィー
   ルド位置と、もし前記プロセッサが実行動作を要求する
   ならばフォールトを示する第３フィールド位置とを備え
   ていることを特徴とする請求項４に記載の装置。
9. 【請求項９】ユーザ・モードまたはカーネル・モードで
   選択的に動作しかつ記憶された要素の一つを識別しかつ
   所定の使用の組合せから該一つの記憶された要素に対し
   て用途を指示することによりアクセスを要求する種類の
   プロセッサにより該記憶された要素への該アクセス及び
   その使用を制御する方法であて、それぞれが多重の前記
   記憶された要素を記憶する複数のメモリページを含む記
   憶装置を供給し、 それぞれが前記複数のページの一つのメモリページに対
   応しかつ前記プロセッサに該一つの対応しているページ
   及び前記アクセス情報とは別に記憶された使用情報をア
   クセスさせる前記使用の組合せにおける使用を規定する
   ユーザモードアクセス情報を含む複数のページテーブル
   エントリを記憶し、 前記使用情報は、前記一つのページから前記記憶された
   要素に対する前記使用の組合せにおける一つ以上の使用
   を指定しており、 前記アクセス情報は、前記プロセッサに前記ユーザ及び
   カーネルモードのそれぞれに対して独立に前記ページテ
   ーブルエントリに対応する前記ページをアクセスさせる
   前記使用の組合せにおける使用を規定しており、 前記アクセス情報は、前記ユーザモードに対する第１の
   フィールド位置使用可能読取りアクセス、該ユーザモー
   ドに対する第２のフィールド位置使用可能書込みアクセ
   ス、前記カーネルモードに対する第３のフィールド位置
   使用可能読取りアクセス、及び該カーネルモードに対す
   る第４のフィールド位置使用可能書込みアクセスを含ん
   でおり、 前記使用情報は、前記一つのメモリページに対応する前
   記ページテーブルエントリにおける使用フィールドに含
   まれておりかつ前記使用の組合せから前記一つのページ
   に記憶された前記多重の記憶された要素に対する一つ以
   上の使用を指定しており、 前記使用フィールドは、前記プロセッサが非許可の書込
   みオペレーションを要求したならばフォールトを示す第
   １のフィールド位置、該プロセッサが非許可の読取りオ
   ペレーションを要求したならばフォールトを示す第２の
   フィールド位置、及び該プロセッサが非許可の実行オペ
   レーションを要求したならばフォールトを示す第３のフ
   ィールド位置を含んでおり、 前記要求において識別された前記記憶された要素が記憶
   されかつ前記アクセス情報が前記プロセッサに前記カー
   ネルモードのユーザ及び前記企図したオペレーションに
   対して前記特定のページをアクセスさせることを指示す
   るならば、前記プロセッサアクセスを前記特定のメモリ
   ページに選択的に与える特定のメモリページに対する対
   応ページテーブルエントリにおける前記アクセス情報の
   前記第１、第２、第３、及び第４のフィールド位置を試
   験し、前記プロセッサがアクセスを与えられたならば、
   前記対応ページテーブルエントリにおける前記使用情報
   の前記第１、第２、及び第３の使用フィールドを試験し
   かつ前記使用情報及び前記用途に基づいて前記プロセッ
   サにより前記記憶された要素の使用を調整する段階を具
   備することを特徴とする方法。
10. 【請求項１０】前記使用情報は、前記使用の組合せから
    使用なし、ある使用、または全使用を指定することがで
    き、そして前記方法は、前記用途が前記使用情報によっ
    て指定されないならば、前記コントローラにより例外ル
    ーチンを呼出す段階を更に含んでいることを特徴とする
    請求項９に記載の方法。
11. 【請求項１１】前記方法は、書込みオペレーションに対
    する前記一つの領域の使用が許可されないときに前記プ
    ロセッサが書込みオペレーションを要求するならば書込
    みフォールト信号を発生し、読取りオペレーションに対
    する前記一つの領域の使用が許可されないときに前記プ
    ロセッサが読取りオペレーションを要求するならば読取
    りフォールト信号を発生し、そして実行オペレーション
    に対する前記一つの領域の使用が許可されないときに前
    記プロセッサが実行オペレーションを要求するならば実
    行フォールト信号を発生する段階を更に含んでいること
    を特徴とする請求項９に記載の方法。
12. 【請求項１２】前記プロセッサは、前記記憶された要素
    に対する複数の仮想アドレス及び該仮想アドレスのそれ
    ぞれに対応付けられた第１のアドレス空間番号を発生す
    る種類のものであり、前記方法は、 前記仮想アドレスを物理アドレスに変換するために、変
    換されるべき各仮想アドレスに対応している第２のアド
    レス空間番号を有している、変換バッファを供給し、 前記記録のアドレス空間番号情報に応じて、前記仮想ア
    ドレスに対応している前記第１のアドレス空間番号を前
    記対応する第２のアドレス空間番号と、前記変換バッフ
    ァによって変換されるべき各仮想アドレスに対して、比
    較し、 前記比較が前記対応する第１及び第２のアドレス空間番
    号が等しいと決定したときにだけ前記仮想アドレスを前
    記物理アドレスに変換する段階を更に含んでいることを
    特徴とする請求項９に記載の方法。
13. 【請求項１３】記憶された要素の一つを識別しかつ読出
    し及び書込みを含んでいる所定の使用の組合せから該一
    つの記憶された要素に対して指示された使用を指示する
    ことによりアクセスを要求するプロセッサにより該記憶
    された要素へのアクセス及びその使用を制御する装置で
    あり、該プロセッサは、非特権命令を実行するオペレー
    ションのユーザモード及び非特権及び特権命令を実行す
    るオペレーションのカーネルモードを有しており、該プ
    ロセッサは、該ユーザモードまたは該カーネルモードで
    選択的に動作する、該装置であって、 それぞれが多重の前記記憶された要素を記憶する複数の
    領域を含むメモリと、 それぞれが前記複数の領域の一つの領域に対応しかつ前
    記プロセッサに前記一つの領域及び前記使用情報をアク
    セスさせる前記使用の組合せにおける使用を規定するア
    クセス情報を含む複数の記録の記憶装置と、 前記アクセス情報は、前記プロセッサに前記ユーザ及び
    カーネルモードのそれぞれに対する前記記録に対応する
    前記領域へアクセスさせる前記使用の組合せにおける使
    用を規定し、 前記アクセス情報は、前記ユーザモードに対する第１の
    フィールド位置使用可能読取りアクセス、該ユーザモー
    ドに対する第２のフィールド位置使用可能書込みアクセ
    ス、前記カーネルモードに対する第３のフィールド位置
    使用可能読取りアクセス、及び該カーネルモードに対す
    る第４のフィールド位置使用可能書込みアクセスを含ん
    でおり、 前記使用情報は、前記一つの領域に対応する前記記録に
    おける使用フィールドに含まれておりかつ前記使用の組
    合せから前記一つの領域に記憶された前記多重の記憶さ
    れた要素に対する一つ以上の使用を指定しており、該使
    用フィールドは、前記プロセッサが書込みオペレーショ
    ンを要求したならばフォールトを示す第１のフィールド
    位置、該プロセッサが読取りオペレーションを要求した
    ならばフォールトを示す第２のフィールド位置、及び該
    プロセッサが実行オペレーションを要求したならばフォ
    ールトを示す第３のフィールド位置を含んでおり、 前記要求において識別された前記記憶された要素が記憶
    される特定の領域について対応する記録におけるアクセ
    ス情報を試験しかつ前記アクセス情報が前記プロセッサ
    に前記指示された使用に対して前記特定の領域をアクセ
    スさせることを指示するならば、前記プロセッサアクセ
    スを前記特定の領域に選択的に与え、 前記プロセッサが動作している前記ユーザ及びカーネル
    モードの一つ及び当該一つのモードに対する前記アクセ
    ス情報により前記記憶された要素に前記アクセスを選択
    的に与え、 前記アクセスが与えられたならば、前記対応する記録に
    おける使用情報を試験しかつ前記使用情報及び前記指示
    された使用に基づいて前記プロセッサにより前記要素の
    使用を調整することによって、前記要求の一つに応答す
    る制御装置とを備えることを特徴とする装置。
14. 【請求項１４】前記プロセッサは、前記記憶された要素
    に対する複数の仮想アドレス及び該仮想アドレスのそれ
    ぞれに対応付けられた第１のアドレス空間番号を発生
    し、 前記装置は、 交換されるべき各仮想アドレスに対応している第２のア
    ドレス空間番号を有しており、前記仮想アドレスを物理
    アドレスに変換する変換バッファと、 前記記録におけるアドレス空間番号に応じて前記仮想ア
    ドレスに対応している前記第１のアドレス空間番号を前
    記対応している第２のアドレス空間番号と、前記変換バ
    ッファによって変換されるべき各仮想アドレスに対し
    て、比較する比較器とを更に備え、 前記変換バッファは、前記比較器が対応している第１及
    び第２のアドレス空間番号が等しいと決定するときにだ
    け仮想アドレスを変換すべく利用されることを特徴とす
    る請求項13に記載の装置。
15. 【請求項１５】複数のモードの命令を実行することがで
    きるデータ処理システムであり、当該データ処理システ
    ムは、要素のページにおける主記憶装置に命令及び／ま
    たはデータ要素を記憶する、該データ処理システムであ
    って、 各要素ページに対応付けられたテーブルと、 該テーブルは、該対応付けられた要素へのアクセスを可
    能にする第１のフィールド、選択されたオペレーション
    が該対応付けられたページ要素に対して特定されるとき
    にフォールト条件を示す第２のフィールド、及び該主記
    憶装置における有効命令及び／またはデータ要素の存在
    を示す第３のフィールドを含んでおり、 仮想アドレスに対応付けられておりかつ前記主記憶装置
    における物理的位置をアドレスすることに使用できるア
    ドレス空間番号と、 アドレス発生機構における少なくとも一つの段階を削除
    する変換バッファと、 前記変換バッファにおける各位置に対応付けられたアド
    レス空間タグフィールドと、 前記第３のテーブルフィールドがそれに記憶された予確
    立値を有するときに前記アドレス空間番号を前記アドレ
    ス空間タグフィールドと比較する比較手段とを備え、 少なくとも前記アドレス空間番号及び前記アドレス空間
    タグフィールドは、前記仮想アドレスに関する物理アド
    レスを決定すべく前記変換バッファにおける前記位置を
    使用するための所定の関係を有することを特徴とするデ
    ータ処理システム。
16. 【請求項１６】前記データ処理システムは、非特権命令
    を実行するユーザモードと、非特権及び特権命令を実行
    するカーネルモードとを更に有し、 前記テーブルの前記第１のフィールドは、前記ユーザモ
    ードに対する第１のフィールド位置使用可能読取りアク
    セス、前記ユーザモードに対する第２のフィールド位置
    使用可能書込みアクセス、前記カーネルモードに対する
    第３のフィールド位置使用可能読取りアクセス、及び該
    カーネルモードに対する第４のフィールド位置使用可能
    書込みアクセスを含み、 前記テーブルの前記第２のフィールドは、書込みオペレ
    ーションが命令によって特定されるときにフォールト信
    号を生成する第１のフィールド位置、読取りオペレーシ
    ョンが命令によって特定されるときにフォールト信号を
    生成する第２のフィールド位置、及び実行オペレーショ
    ンが前記命令またはデータ要素に対して特定されるとき
    にフォールト信号を生成する第３のフィールド位置を含
    むことを特徴とする請求項15に記載のデータ処理システ
    ム。