KR20040008714A - 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치 - Google Patents

마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치 Download PDF

Info

Publication number
KR20040008714A
KR20040008714A KR1020020042385A KR20020042385A KR20040008714A KR 20040008714 A KR20040008714 A KR 20040008714A KR 1020020042385 A KR1020020042385 A KR 1020020042385A KR 20020042385 A KR20020042385 A KR 20020042385A KR 20040008714 A KR20040008714 A KR 20040008714A
Authority
KR
South Korea
Prior art keywords
data
instruction
memory
unit
register
Prior art date
Application number
KR1020020042385A
Other languages
English (en)
Inventor
김태용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042385A priority Critical patent/KR20040008714A/ko
Publication of KR20040008714A publication Critical patent/KR20040008714A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명의 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치는, 한번에 많은 양의 데이터를 읽어들여 데이터 버퍼에 저장해둠으로써, 메모리를 읽는데 필요한 대기 시간을 줄일 수 있는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 전체 시스템을 구동시키는데 필요한 정보 데이터가 저장되는 메모리부; 상기 메모리부로부터 두 개 이상의 명령어가 포함되는 정보 데이터를 입력받아 일시적으로 저장하고, 상기 정보 데이터를 한 클록 주기마다 하나의 명령어 데이터 단위로 출력하는 명령어 레지스터부; 및 상기 명령어 레지스터부로부터 상기 명령어 데이터를 입력받아 이를 한 클록 주기 동안 해석하고, 명령을 수행하는 명령어 처리부를 포함한다.

Description

마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치{APPARATUS FOR READING MEMORY DATA IN MICRO CONTROLLER SYSTEM}
본 발명은 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치에 관한 것으로, 특히, 내장형 메모리 및 메모리를 내장한 마이크로 제어 시스템에 적용되는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치에 관한 것이다.
일반적으로, 메모리를 포함한 마이크로 제어 유닛(Micro Controller Unit ; 이하 MCU)을 이용하여 제품을 만드는 경우 MCU 내부 메모리에 그 제품을 만들고 구동시키는데 필요한 프로그램과 데이터가 저장된다. 그리고, 이러한 저장된 프로그램이나 데이터를 마이크로 제어부가 읽어들여서 명령을 수행하게 된다.
도 1은 종래의 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 동작을 나타낸 타이밍도로서, MCU의 클록 속도(MCU Clock)보다 메모리의 읽기 동작 속도가 느린 경우를 도시하고 있다. 즉, MCU가 내부 메모리에서 프로그램이나 데이터를 가져오기 위한 메모리 읽기 동작을 수행하는 중에는 MCU의 클록 주기의 배수만큼 대기 신호(WAIT)를 발생시키고, MCU는 이 대기 신호(WAIT)의 활성화 시간만큼 다음 명령을 수행하지 않고 메모리 읽기 동작이 끝날 때까지 기다리게 된다.
그러나, MCU가 상술한 대기 신호(WAIT)의 활성화 시간만큼 다음 명령을 수행하지 않고 메모리 읽기 동작이 끝날 때까지 기다리므로, 결과적으로 MCU의 동작 효율을 떨어뜨리게 되는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 한번에 많은 양의 데이터를 읽어들여 데이터 버퍼에 저장해둠으로써, 메모리를 읽는데 필요한 대기 시간을 줄일 수 있는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 동작을 나타낸 타이밍도,
도 2는 본 발명의 일 실시예에 의한 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치를 나타낸 블록도,
도 3a는 종래의 마이크로 제어 시스템의 명령어 수행 동작을 나타낸 실행도,
도 3b는 본 발명의 일 실시예에 의한 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치의 명령어 수행 동작을 나타낸 실행도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 메모리부220 : 명령어 레지스터부
221 : 제1 레지스터222 : 제2 레지스터
230 : 명령어 처리부231 : 디코더
232 : ALU233 : 종착 레지스터
상기 목적을 달성하기 위하여 본 발명의 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치는, 전체 시스템을 구동시키는데 필요한 정보 데이터가 저장되는 메모리부; 상기 메모리부로부터 두 개 이상의 명령어가 포함되는 정보 데이터를 입력받아 일시적으로 저장하고, 상기 정보 데이터를 한 클록 주기마다 하나의 명령어 데이터 단위로 출력하는 명령어 레지스터부; 및 상기 명령어 레지스터부로부터 상기 명령어 데이터를 입력받아 이를 한 클록 주기 동안 해석하고, 명령을 수행하는 명령어 처리부를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 2는 본 발명의 일 실시예에 의한 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치를 나타낸 블록도로서, 이러한 본 발명의 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치는, 메모리부(210), 명령어레지스터부(220) 및 명령어 처리부(230)를 포함한다.
메모리부(210)는, 전체 시스템을 구동시키는데 필요한 정보 데이터가 저장되고, 상기 정보 데이터를 요청받은 경우에 상기 정보 데이터를 후술하는 명령어 레지스터부(220)로 출력하는 역할을 한다.
또한, 명령어 레지스터부(220)는, 상기 메모리부(210)로부터 한번에 두 개 이상의 명령어가 포함되는 정보 데이터를 입력받아 일시적으로 저장하고, 상기 정보 데이터를 하나의 명령어 단위로 후술하는 명령어 처리부(230)로 출력하는 역할을 한다. 여기서, 상기 명령어 레지스터부(220)는, 복수개의 레지스터(221, 222)를 포함한다. 또한, 한번에 두 개 이상의 명령어가 포함되는 정보 데이터를 입력받는 과정은 두 클록 주기 이상의 시간이 소요되며, 상기 정보 데이터를 하나의 명령어 단위로 후술하는 명령어 처리부(230)로 출력하는 과정은 한 클록 주기마다 이루어지게 된다.
상기 명령어 레지스터부(220)에 장착된 복수개의 레지스터(221, 222)는, 각각 상기 메모리부(210)로부터 상기 명령어 데이터를 입력받아 일시적으로 저장하고, 상기 명령어 데이터를 한 클록 주기마다 후술하는 명령어 처리부(230)로 출력하는 역할을 한다.
한편, 명령어 처리부(230)는, 상기 명령어 레지스터부(220)로부터 상기 명령어 데이터를 입력받아 이를 해석하여 명령을 수행하는 역할을 한다. 여기서, 상기 명령어 처리부(230)는, 디코더(231), ALU(arithmetic and logic unit)(232) 및 종착 레지스터(233)를 포함한다. 또한, 데이터를 입력받아 이를 해석하여 명령을 수행하는 과정은 한 클록 주기에 실행될 수 있다.
상기 명령어 처리부(230) 내에 장착된 디코더(231)는, 상기 명령어 레지스터부(220)로부터 상기 명령어 데이터를 입력받아 이를 복호화한 후 후술하는 ALU(232)로 출력하는 역할을 한다.
또한, 상기 명령어 처리부(230) 내에 장착된 ALU(232)는, 종착 데이터 및 상기 디코더(231)로부터 복호화된 데이터를 입력받아 명령어 연산을 수행하고, 그 결과값을 후술하는 종착 레지스터(233)로 출력하는 역할을 한다.
한편, 상기 명령어 처리부(230) 내에 장착된 종착 레지스터(233)는, 상기 ALU(232)의 결과값을 입력받아 종착 데이터로서 저장하고, 상기 종착 데이터를 상기 ALU(232)로 출력하는 역할을 한다.
상술한 본 발명의 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치의 동작에 관하여 설명하면 다음과 같다.
도 3a는 종래의 마이크로 제어 시스템의 명령어 수행 동작을 나타낸 실행도이고, 도 3b는 본 발명의 일 실시예에 의한 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치의 명령어 수행 동작을 나타낸 실행도로서, 하나의 명령어 비트수가 32비트라고 가정하고, 명령어 레지스터부(220)가 제1 레지스터(221) 및 제2 레지스터(222)의 두 개의 레지스터를 장착한다고 하면, 메모리 읽기 동작(Address patch(Memory))에 있어서 걸리는 시간은 종래의 기술과 본 발명이 동일하나(2 cycle), 종래의 기술에 있어서는 메모리 읽기 동작(Address patch(Memory))이 명령어를 실행할 때마다 발생하므로, 대기 시간으로 인하여(명령어를 수행하려고 해도 명령어 데이터가 레지스터 내에 없기 때문에 대기 시간이 필요함) 디코딩 동작(Instruction decode) 및 명령어 수행 동작(Instruction Execution)에 걸리는 시간이 메모리 읽기 동작(Address patch(Memory))에 걸리는 시간(2 cycle)과 동일해지는 반면, 본 발명에 있어서는, 메모리 읽기 동작(Address patch(Memory)) 중에 명령어 레지스터부(220) 내에 장착된 제1 레지스터(221) 및 제2 레지스터(222)에 각각 하나의 명령어 데이터가 저장되어 한번에 두 개의 명령어 데이터(64 비트)를 읽어들이므로, 명령어 처리부(230)는, 대기시간 없이 첫 번째 사이클에는 제1 레지스터(221)에 저장된 명령어 데이터의 디코딩 동작(Instruction decode) 및 명령어 수행 동작(Instruction Execution)을 수행하고, 두 번째 사이클에는 제2 레지스터(222)에 저장된 명령어 데이터를 읽어들여 디코딩 동작(Instruction decode) 및 명령어 수행 동작(Instruction Execution)을 바로 수행하게 된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은, 읽기 속도가 MCU의 클록보다 느린 내장형 메모리 블록에서 데이터를 읽어 들이기 위하여 소모되는 대기 시간을 줄임으로써, 명령어 수행 속도를 향상시키는 이점이 있다.

Claims (4)

  1. 전체 시스템을 구동시키는데 필요한 정보 데이터가 저장되는 메모리부;
    상기 메모리부로부터 두 개 이상의 명령어가 포함되는 정보 데이터를 입력받아 일시적으로 저장하고, 상기 정보 데이터를 한 클록 주기마다 하나의 명령어 데이터 단위로 출력하는 명령어 레지스터부; 및
    상기 명령어 레지스터부로부터 상기 명령어 데이터를 입력받아 이를 한 클록 주기 동안 해석하고, 명령을 수행하는 명령어 처리부
    를 포함하는 것을 특징으로 하는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치.
  2. 제1항에 있어서, 상기 명령어 레지스터부는,
    각각 상기 메모리부로부터 상기 명령어 데이터를 입력받아 일시적으로 저장하고, 상기 명령어 데이터를 한 클록 주기마다 상기 명령어 처리부로 출력하는 복수개의 레지스터
    를 포함하는 것을 특징으로 하는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치.
  3. 제1항에 있어서, 상기 명령어 처리부는,
    상기 명령어 레지스터부로부터 상기 명령어 데이터를 입력받아 이를 복호화하는 디코더;
    종착 데이터 및 상기 디코더로부터 복호화된 데이터를 입력받아 명령어 연산을 수행하는 ALU; 및
    상기 ALU의 결과값을 입력받아 종착 데이터로서 저장하고, 상기 종착 데이터를 상기 ALU로 출력하는 종착 레지스터
    를 포함하는 것을 특징으로 하는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치.
  4. 제2항에 있어서,
    상기 복수개의 레지스터의 개수는, 상기 복수개의 레지스터 각각이 상기 메모리부로부터 두 개 이상의 명령어가 포함되는 정보 데이터를 입력받는 데에 있어서 소요되는 대기 클록 수인
    것을 특징으로 하는 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치.
KR1020020042385A 2002-07-19 2002-07-19 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치 KR20040008714A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042385A KR20040008714A (ko) 2002-07-19 2002-07-19 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042385A KR20040008714A (ko) 2002-07-19 2002-07-19 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치

Publications (1)

Publication Number Publication Date
KR20040008714A true KR20040008714A (ko) 2004-01-31

Family

ID=37317743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042385A KR20040008714A (ko) 2002-07-19 2002-07-19 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치

Country Status (1)

Country Link
KR (1) KR20040008714A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003990A (ko) * 1993-07-08 1995-02-17 김광호 비디오 메모리의 데이타 억세스회로
KR19980025726A (ko) * 1996-10-04 1998-07-15 김광호 명령파이프라인 기능을 갖는 반도체 메모리장치
KR19990076967A (ko) * 1996-11-04 1999-10-25 요트.게.아. 롤페즈 처리 장치 및 메모리내의 명령 판독
KR100282107B1 (ko) * 1996-03-22 2001-02-15 모리시타 요이찌 정보처리장치와 방법 및 스케줄링 디바이스
KR20020040490A (ko) * 2000-11-24 2002-05-30 구자홍 데이터 입,출력장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003990A (ko) * 1993-07-08 1995-02-17 김광호 비디오 메모리의 데이타 억세스회로
KR100282107B1 (ko) * 1996-03-22 2001-02-15 모리시타 요이찌 정보처리장치와 방법 및 스케줄링 디바이스
KR19980025726A (ko) * 1996-10-04 1998-07-15 김광호 명령파이프라인 기능을 갖는 반도체 메모리장치
KR19990076967A (ko) * 1996-11-04 1999-10-25 요트.게.아. 롤페즈 처리 장치 및 메모리내의 명령 판독
KR20020040490A (ko) * 2000-11-24 2002-05-30 구자홍 데이터 입,출력장치

Similar Documents

Publication Publication Date Title
US7620804B2 (en) Central processing unit architecture with multiple pipelines which decodes but does not execute both branch paths
JP2003005958A (ja) データ処理装置およびその制御方法
KR100983135B1 (ko) 패킷의 의존성 명령을 그룹핑하여 실행하는 프로세서 및 방법
JP3212213B2 (ja) データ処理装置
KR101077425B1 (ko) 효율적 인터럽트 리턴 어드레스 저장 메커니즘
US20050149931A1 (en) Multithread processor architecture for triggered thread switching without any cycle time loss, and without any switching program command
JPH1091430A (ja) 命令解読装置
KR20040008714A (ko) 마이크로 제어 시스템에 있어서 메모리 정보를 읽는 장치
US20030145189A1 (en) Processing architecture, related system and method of operation
JP2000284962A (ja) マイクロコンピュータ
KR100639146B1 (ko) 카테시안 제어기를 갖는 데이터 처리 시스템
JP3211750B2 (ja) 情報処理装置及びパイプライン処理方法
JP5491113B2 (ja) ベクトル処理装置、ベクトル処理方法、およびプログラム
JPH07244588A (ja) データ処理装置
US20050114626A1 (en) Very long instruction word architecture
JPH1020959A (ja) 低消費電力マイクロプロセッサ
KR100631495B1 (ko) 마이크로 프로세서
JP3059674U (ja) 中央処理装置のデータアクセス回路
CN2669241Y (zh) 可重构密码协处理器的控制电路
JP2003029966A (ja) データ処理装置
JPH06139075A (ja) プログラムの命令配列方式およびコンパイラ
JP2522563B2 (ja) プログラマブルコントロ―ラ
KR950014161B1 (ko) 어레이 프로세서(array processor)의 2단계(stage) 명령어 파이프라인 처리방법
KR100261175B1 (ko) 인터럽트 회로
JP3435252B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application