JP3059674U - 中央処理装置のデータアクセス回路 - Google Patents

Abstract

(57)【要約】 【課題】 本考案は、指定された命令語を該命令語の長
さに拘わらずに１度に読み出し、高速処理を可能にし、
システムの性能を向上し得る中央処理装置のデータアク
セス回路を提供するものである。 【解決手段】 前のアドレス値を解読した命令語の長さ
の値だけ増加させて、次のアドレス値を出力するプログ
ラムカウンター手段と、該プログラムカウンター手段か
らの出力アドレス値に該当する領域のデータを出力する
データ記憶手段と、上記プログラムカウンター手段から
の出力アドレス値により、上記データ記憶手段からの出
力データを順次整列するデータ整列手段と、該データ整
列手段からの出力データ中の有効データのみを解読し、
該解読した有効データを出力すると同時に、該解読した
有効データの長さの値を上記解読した命令語の長さの値
として上記プログラムカウンター手段に出力する命令デ
コーディング手段と、該命令デコーディング手段からの
出力有効データに応じた命令を実行する命令実行手段
と、を備えて中央処理装置のデータアクセス回路を構成
する。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

本考案は中央処理装置（Central Processing Unit ：以下、ＣＰＵと称す）の データアクセス回路に係るもので、詳しくは、多様な長さの命令を１度に読み込 むようにしたＣＰＵのデータアクセス回路に関するものである。

【０００２】

【従来の技術】

従来、ＣＰＵのデータアクセス回路においては、図３に示したように、命令を 読み出すためのアドレス値を一定に増加させるプログラムカウンター手段１１０ と、該プログラムカウンター手段１１０からの出力アドレス値に該当するデータ が読み出されるメモリ１２０と、該メモリ１２０からの出力データを復号して命 令語を出力する命令デコーダ１３０と、該命令デコーダ１３０からの復号された 命令語に応じた命令を実行する命令実行部１４０と、から構成されていた。

【０００３】 このように構成される従来のＣＰＵのデータアクセス回路の動作過程は次のよ うである。 先ず、プログラムが実行されると、プログラムカウンター手段１１０はクロッ ク（ＣＬＫ）数を計算して、命令を読み出すためのアドレス値を一定に増加させ 、このアドレス値をメモリ１２０に出力する。該メモリ１２０からはプログラム カウンター手段１１０からの出力アドレス値により指定される領域のデータが読 み出されて、命令デコーダ１３０に出力される。該命令デコーダ１３０は、入力 されたデータを解読することにより、元の命令が復号される。

【０００４】 次いで、命令実行部１４０は、上記命令デコーダ１３０から出力される復号さ れた命令を実行し、この命令実行結果を上記プログラムカウンター手段１１０に 出力する。上記プログラムカウンター手段１１０はクロック（ＣＬＫ）数を計算 して、前のアドレス値を一定値だけ増加させて上記メモリ１２０に出力する。該 メモリ１２０からは、上記プログラムカウンター手段１１０からの出力アドレス 値に該当する領域のデータが出力される。このデータを用いて、上記命令デコー ダ１３０及び上記命令実行部１４０は、上述したように動作を行うことにより、 命令が実行される。

【０００５】 プログラムを実行するには、上述した動作が繰り返される。該繰り返し動作を 行うＣＰＵのデータアクセス回路の構造は、パイプライン構造を備えるＣＩＳＣ （Complex Instruction Set Computer）構造及びＲＩＳＣ（Reduced Instructio n Set Computer）構造の２つに大別される。 ＣＩＳＣ構造及びＲＩＳＣ構造のＣＰＵは、命令語を読み込むフェッチ段階（ Ｆ；Fetch ）、読み込んだ命令語を解釈する復号段階（Ｄ；Decode）、解釈され た命令を遂行する実行段階（Ｅ；Execute ）、及び実行結果を記憶するライトバ ック段階（ＷＢ；Write Back）を経ることによりデータを処理する。

【０００６】 これらのＣＩＳＣ構造及びＲＩＳＣ構造のＣＰＵによるデータ処理について、 図４及び図５を用いて具体的に説明する。 先ず、ＣＩＳＣ構造のＣＰＵは、命令語体系が固定された長さではなく、多様 な長さを有するため、１つの命令で複雑な命令語を表現することができる。従っ て、図４に示したように、１ワードの命令語は１クロックで読み込み、長い命令 語は複数のクロックで読み込んで、該当する命令を実行する。

【０００７】 一方、ＲＩＳＣ構造のＣＰＵは、命令語体系が所定の長さで形成されて、１ク ロック毎に命令語を読み込むことができる。即ち、図５に示したように、１クロ ック毎に命令語を読み込むため、命令の処理過程が単純化され、ＣＩＳＣ構造に 比べて高速の処理が可能である。

【０００８】

【考案が解決しようとする課題】

然るに、このように構成されたＣＩＳＣ構造のＣＰＵにおいては、命令語の長 さが多様で、１つの命令で複雑な処理が可能になるが、長さの短い命令語と長い 命令語とを読み出すとき、それらの命令語を読み出す時間が相違するため、命令 の読み込み動作及び処理動作が複雑になって処理効率が低下し、性能が低下する という不都合な点があった。

【０００９】 また、ＲＩＳＣ構造のＣＰＵにおいては、所定の長さの命令語で形成した命令 語体系を有し、各命令語を１度に読み込むことができるため、ＣＩＳＣ構造のＣ ＰＵの短所を改善できる。しかし、如何なる処理に対しても命令語の長さが同じ であるため、命令の表現に制限があり、複雑な命令を１つの命令語で遂行するこ とができず、コード変換効率が低下するという不都合な点があった。

【００１０】 このようなＲＩＳＣ構造の短所を改善するため、長さの相違する命令語を処理 するＲＩＳＣ構造のＣＰＵが提示されている。該改善されたＲＩＳＣ構造のＣＰ Ｕは、基本の長さの命令語は１度に読み込むことができるが、基本の長さより長 い命令語は数回に分けて読み込むため、命令処理の過程がＣＩＳＣ構造のＣＰＵ のように複雑になるという不都合な点があった。

【００１１】 本考案は、このような従来の課題に鑑みてなされたもので、命令語を読み出す とき、現在読み出される命令語の長さだけアドレス値を増加して、次の命令のア ドレス値を指定し、該指定したアドレス値の命令語を該命令語の長さに拘わらず 1 度に読み出すようにして、高速処理を行い得る中央処理装置のデータアクセス 回路を提供するものである。

【００１２】

【課題を解決するための手段】

このような目的を達成するため、請求項１の考案に係る中央処理装置のデータ アクセス回路は、前のアドレス値を解読された命令語の長さの値だけ増加させて 、次のアドレス値を出力するプログラムカウンター手段と、該プログラムカウン ター手段からの出力アドレス値に該当する領域のデータを出力するデータ記憶手 段と、上記プログラムカウンター手段からの出力アドレス値により、上記データ 記憶手段からの出力データを順次整列するデータ整列手段と、該データ整列手段 からの出力データ中の有効データのみを解読し、該解読した有効データを出力す ると同時に、該解読した有効データの長さの値を上記解読した命令語の長さの値 として上記プログラムカウンター手段に出力する命令デコーディング手段と、該 命令デコーディング手段からの出力有効データに応じた命令を実行する命令実行 手段と、から構成されている。

【００１３】 かかる構成によれば、プログラムカウンター手段から出力されるアドレス値に 基づいて、データ記憶手段に記憶されるデータが読み出され、この読み出された データはデータ整列手段により整列された後に、命令デコーディング手段によっ て有効なデータのみが解読されて命令語として命令実行手段に出力されることに より、命令が実行される。また、命令デコーディング手段からは、解読された命 令語の長さの値がプログラムカウンター手段に出力され、プログラムカウンター 手段は、この命令語の長さの値だけ前のアドレス値を増加させたアドレス値をデ ータ記憶手段に出力することにより、データ記憶手段からは次に解読されるべき 有効データである命令語が出力される。

【００１４】 請求項２の考案に係る中央処理装置のデータアクセス回路では、上記データ記 憶手段は、２個のメモリセルアレイを備え、多様な長さのデータを記憶する。 かかる構成によれば、データ記憶手段は多様な長さのデータを記憶するので、 非常に長いデータも記憶可能である。 請求項３の考案に係る中央処理装置のデータアクセス回路では、上記データ整 列手段は、上記プログラムカウンター手段からの出力アドレス値により指定され る領域に対応する２個のメモリセルアレイからそれぞれ出力されるデータを順次 連続して整列する。

【００１５】 かかる構成によれば、データ整列手段により、次に実行されるべき命令語を含 むデータが正確に連続して整列される。 請求項４の考案に係る中央処理装置のデータアクセス回路では、上記命令実行 手段は、上記命令デコーディング手段から上記前のアドレス値に非連続なアドレ ス値を示すブランチ（Branch）アドレス値による命令語が出力された際には、該 ブランチアドレス値を上記プログラムカウンター手段に出力する。

【００１６】 かかる構成によれば、ブランチアドレス値による命令語の次に読み出されるべ き命令語のアドレス値をプログラムカウンター手段が計算してデータ記憶手段に 出力するので、データ記憶手段からは次に実行されるべき命令語を含むデータが 正確に読み出される。

【００１７】

【考案の実施の形態】

以下、本考案の実施の形態を図１及び図２を用いて説明する。 本考案に係る中央処理装置（以下、ＣＰＵと称す）のデータアクセス回路は、 図１に示すように、前のアドレス値を解読した命令語の長さの値だけ増加させて 、次のアドレス値を出力するプログラムカウンター手段２１０と、該プログラム カウンター手段２１０からの出力アドレス値に該当する領域のデータを出力する データ記憶手段としてのメモリ２２０と、上記プログラムカウンター手段２１０ からの出力アドレス値により、上記メモリ２２０からの出力データを順次整列す るデータ整列手段２５０と、該データ整列手段２５０からの出力データ中の有効 データのみを解読し、該解読した有効データを出力すると同時に、該解読した有 効データの長さの値を上記解読した命令語の長さの値として上記プログラムカウ ンター手段２１０に出力する命令デコーディング手段としての命令デコーダ２３ ０と、該命令デコーダ２３０からの出力有効データに応じた命令を実行し、コー ル（CALL）又はジャンプ（JAMP）等の、命令デコーダ２３０から上記前のアドレ ス値に非連続なアドレス値を示すブランチ（Branch）アドレス値による命令語が 出力された際には、該ブランチアドレス値を上記プログラムカウンター手段２１ ０に出力する命令実行手段２４０と、から構成されている。

【００１８】 そして、上記メモリ２２０は、最長のデータを記憶できるように、２個のメモ リセルアレイと、２個のアドレスデコーダと、から構成されている。 且つ、上記データ整列手段２５０は、上記プログラムカウンター手段２１０か らの出力アドレス値により指定される領域に対応する２個のメモリセルアレイか らそれぞれ出力されるデータが順次連続して整列され、出力されるように構成さ れている。

【００１９】 次に、このように構成されるＣＰＵのデータアクセス回路の動作を説明する。 プログラムの実行が開始されると、プログラムカウンター手段２１０は初期ア ドレス値をメモリ２２０に出力する。該メモリ２２０からは上記プログラムカウ ンター手段２１０からの出力アドレス値が指定する領域のデータがデータ整列手 段２５０に出力される。データ整列手段２５０は、上記メモリ２２０内の、上記 プログラムカウンター手段２１０からの出力アドレス値に対応する領域を備える メモリセルアレイからの出力データを順次整列して、命令デコーダ２３０に出力 する。該命令デコーダ２３０は、データ整列手段２５０からの出力データ中の有 効データである有効な命令語のみを解読し、この解読した命令語を命令実行手段 ２４０に出力する。命令実行手段２４０は、その解読された命令語に応じた命令 を実行する。

【００２０】 一方、上記命令デコーダ２３０は、その解読した命令語の長さの値を上記プロ グラムカウンター手段２１０に出力する。該プログラムカウンター手段２１０は 、前のアドレス値を現在解読した命令語の長さの値だけ増加させて、上記メモリ ２２０に対して、次に読み出すべき命令語のアドレス値として出力する。 該メモリ２２０からは上記プログラムカウンター手段２１０からの出力アドレ ス値により指定される領域に対応するメモリセルアレイからのデータがデータ整 列手段２５０に出力される。上記データ整列手段２５０は上記プログラムカウン ター手段２１０からの出力アドレス値に従い、上記メモリ２２０からの出力デー タを順次整列する。

【００２１】 従って、命令デコーダ２３０は、上記データ整列手段２５０からの出力データ 中の有効な命令語のみを解読し、その解読した命令語の長さの値をプログラムカ ウンター手段２１０に出力すると同時に、その解読した命令語を命令実行手段２ ４０に出力する。これにより、命令実行手段２４０は上記命令デコーダ２３０か らの解読された命令語に応じた命令を遂行する。

【００２２】 また、プログラムカウンター手段２１０は、直前のアドレス値を現在解読した 命令語の長さの値だけ増加させ、次に読み出すべき命令語のアドレス値として出 力する。 このように、命令デコーダ２３０がデータ整列手段２５０からの出力データ中 の有効な命令語を解読し、その解読した命令語の長さの値をプログラムカウンタ ー手段２１０に出力し、該プログラムカウンター手段２１０は前のアドレス値を 上記命令デコーダ２３０からの解読された命令語の長さの値だけ増加させて、こ のアドレス値をメモリ２２０に出力する動作を繰り返すことにより、上記メモリ ２２０に記憶されたデータをアクセスして、有効な命令語のみを１度に読み込む 動作が繰り返し行われる。

【００２３】 また、このような動作の遂行中、命令実行手段２４０は、命令デコーダ２３０ から出力される命令語がコール（CALL）又はジャンプ（JAMP）等のような、前の アドレス値に非連続なアドレス値を示すブランチ（Branch）アドレス値による命 令語であると判別すると、該ブランチアドレス値をプログラムカウンター手段２ １０に出力する。該プログラムカウンター手段２１０は、前に計算していたアド レス値に拘わらず、上記命令実行手段２４０から出力されたブランチアドレス値 をメモリ２２０に出力する。また、上記命令実行手段２４０は、前のアドレス値 を内部レジスタ（図示せず）に記憶する。

【００２４】 従って、上記メモリ２２０からブランチアドレス値に該当する領域のデータが 出力されると、データ整列手段２５０は上記メモリ２２０からの出力データを順 次整列し、命令デコーダ２３０は上記データ整列手段２５０からの出力データ中 の有効な命令語のみを解読し、命令実行手段２４０は上記命令デコーダ２３０か らの解読された命令語に応じた命令を実行する。

【００２５】 以後、プログラムカウンター手段２１０は、ブランチアドレス値に基づいて読 み出された命令語の長さの値を、命令デコーダ２３０により解読された命令語の 長さの値だけ増加させてメモリ２２０に出力することにより、メモリ２２０から 該当データが読み出される。 この後、命令デコーダ２３０により解読された命令語が、リターン（return） のような元のルーチン（routine ）に復帰せよという命令語であるときには、命 令実行手段２４０は、内部レジスタに記憶されている、ブランチアドレス値の前 のアドレス値をプログラムカウンター手段２１０に出力する。該プログラムカウ ンター手段２１０は上記命令実行手段２４０からの出力アドレス値をメモリ２２ ０に出力することにより、該メモリ２２０から該当するアドレス値のデータが読 み出されて、データ整列手段２５０がこの読み出されたデータを順次整列し、命 令デコーダ２３０は上記データ整列手段２５０からの出力データ中の有効データ を解読すると同時に、その解読したデータの長さの値をプログラムカウンター手 段２１０に出力する。これにより、プログラムカウンター手段２１０は、次に読 み出すべきデータのアドレス値を算出する。

【００２６】 このような一連の動作は、命令デコーダ２３０が有効な命令語を解読し、その 解読した命令語の長さの値をプログラムカウンター手段２１０に出力することに より繰り返し行われる。 このように、メモリ２２０から出力されたデータをデータ整列手段２５０で順 次整列すると、図２に示したように、命令デコーダ２３０は解読した有効な命令 語を１度に出力することができる。

【００２７】 そして、上述したように、現在読み出す命令語の長さを容易に判別するため、 命令語の特定部分にその命令語の長さの値を表示させておき、これを命令デコー ダ２３０により抽出するように構成することもできる。 また、上記メモリ２２０は２個のメモリセルアレイを備えるものとして説明し たが、メモリ２２０を構成するメモリセルアレイは２個に限定されることはなく 、１個のみ又は３個以上であってもよい。

【００２８】

【考案の効果】

以上説明したように、本考案に係る中央処理装置のデータアクセス回路は、多 様な長さの命令語を有するＣＰＵにおいて、如何なる長さを有する命令語であっ ても同一時間で読み込むことができるため、メモリの使用効率が向上し、高速処 理を可能にして、システムの性能を向上し得るという効果がある。

【図面の簡単な説明】

【図１】本考案に係る中央処理装置のデータアクセス回
路のブロック図である。

【図２】命令デコーダから出力される命令語の状態を模
式的に示す図である。

【図３】従来のＣＰＵのデータアクセス回路のブロック
図である。

【図４】従来のＣＩＳＣ構造のＣＰＵでのパイプライン
処理を模式的に示す図である。

【図５】従来のＲＩＳＣ構造のＣＰＵでのパイプライン
処理を模式的に示す図である。

【符号の説明】

２１０ プログラムカウンター手段 ２２０ メモリ ２３０ 命令デコーダ ２４０ 命令実行手段 ２５０ データ整列手段

Claims (4)

【実用新案登録請求の範囲】
1. 【請求項１】前のアドレス値を解読した命令語の長さの
   値だけ増加させて、次のアドレス値を出力するプログラ
   ムカウンター手段と、 該プログラムカウンター手段からの出力アドレス値に該
   当する領域のデータを出力するデータ記憶手段と、 上記プログラムカウンター手段からの出力アドレス値に
   より、上記データ記憶手段からの出力データを順次整列
   するデータ整列手段と、 該データ整列手段からの出力データ中の有効データのみ
   を解読し、該解読した有効データを出力すると同時に、
   該解読した有効データの長さの値を上記解読した命令語
   の長さの値として上記プログラムカウンター手段に出力
   する命令デコーディング手段と、 該命令デコーディング手段からの出力有効データに応じ
   た命令を実行する命令実行手段と、から構成されること
   を特徴とする中央処理装置のデータアクセス回路。
2. 【請求項２】上記データ記憶手段は、２個のメモリセル
   アレイを備え、多様な長さのデータを記憶することを特
   徴とする請求項１記載の中央処理装置のデータアクセス
   回路。
3. 【請求項３】上記データ整列手段は、上記プログラムカ
   ウンター手段からの出力アドレス値により指定される領
   域に対応する２個のメモリセルアレイからそれぞれ出力
   されるデータを順次連続して整列することを特徴とする
   請求項２記載の中央処理装置のデータアクセス回路。
4. 【請求項４】上記命令実行手段は、上記命令デコーディ
   ング手段から上記前のアドレス値に非連続なアドレス値
   を示すブランチ（Branch）アドレス値による命令語が出
   力された際には、該ブランチアドレス値を上記プログラ
   ムカウンター手段に出力することを特徴とする請求項１
   記載の中央処理装置のデータアクセス回路。