JPH08328851A - ロード・ストア命令処理装置及び方法 - Google Patents

ロード・ストア命令処理装置及び方法

Info

Publication number
JPH08328851A
JPH08328851A JP7139345A JP13934595A JPH08328851A JP H08328851 A JPH08328851 A JP H08328851A JP 7139345 A JP7139345 A JP 7139345A JP 13934595 A JP13934595 A JP 13934595A JP H08328851 A JPH08328851 A JP H08328851A
Authority
JP
Japan
Prior art keywords
boundary
word
load
instruction
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7139345A
Other languages
English (en)
Other versions
JP3507193B2 (ja
Inventor
Susumu Yamazaki
山崎  進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13934595A priority Critical patent/JP3507193B2/ja
Publication of JPH08328851A publication Critical patent/JPH08328851A/ja
Application granted granted Critical
Publication of JP3507193B2 publication Critical patent/JP3507193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ハードウエアの構成を簡素化して
実行速度を速くするロード・ストア命令処理装置及び方
法を提供する。 【構成】 命令デコーダ3と、オペランドアドレスを生
成するオペランドアドレス生成回路4と、全語単位で構
成されたメモリ7に対して、メモリアドレス上でのオペ
ランドアドレス開始位置が、前記全語単位内のどの位置
に相当するかを判定する境界判定手段6と、命令がロー
ド・ストア命令でかつオペランドアドレス開始位置がメ
モリ上の全語単位の境界上であるとき、全語境界開始と
判定し、オペランドアドレス開始位置がメモリ上の全語
単位の境界以外の半語もしくは1/4語単位の境界上で
あるとき、全語境界開始なしと判定する入出力開始境界
判定手段5と、全語境界開始と判定されたロード・スト
ア命令を実行するロード・ストア命令実行手段10とを
備えたロード・ストア命令処理装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、計算機におけるロード
・ストア命令を処理するロード・ストア命令処理装置及
び方法に関する。
【0002】
【従来の技術】計算機は、各種演算等を行うために各種
の命令を実行している。これらの命令の中でも、データ
をメモリからレジスタに移す等,メモリに対する入出力
処理を実行するロード・ストア命令は、計算機処理にお
ける基本的な命令の一つとして高頻度で使用されてい
る。
【0003】通常、計算機における記憶や演算の単位と
して、各計算機によりその長さが決まっている「語」が
用いられており、メモリ,レジスタ間の書き込み、読み
出しは、全語(1ワード)単位で行われている。
【0004】しかしながら、ロード・ストア命令の持つ
オペランドによるメモリ上でのデータ入出力位置の指定
は8ビット(1バイト)単位で行われているので、例え
ば全語の長さが32ビットの計算機においては、ロード
・ストア命令によるアドレス位置の指定は、1/4語単
位行われる必要がある。このようなアドレス位置の指定
の仕方をバイト境界のアドレス指定というが、従来の計
算機は、バイト境界のアドレス指定を行うように構成さ
れていた。
【0005】
【発明が解決しようとする課題】従来の計算機は、バイ
ト境界のアドレス指定可能に構成されているので、全語
の長さが32ビットであっても、ロード・ストア命令の
持つオペランドアドレスによるデータ入出力開始位置は
1/4語単位で指定でき、データの入出力が可能であ
る。
【0006】しかしながら、本来32ビット単位で処理
を行うよう構成されている計算機において8ビット単位
でアドレス指定を可能にしているために、ハードウエア
の構成が複雑なものとなっている。
【0007】このような複雑なハードウエア構成のた
め、従来の計算機は、実行速度の低下を招いていた。本
発明は、このような実情を考慮してなされたもので、ハ
ードウエアの構成を簡素化して実行速度を速くするロー
ド・ストア命令処理装置及び方法を提供することを目的
とし、また、ハードウエアの構成を簡素化して実行速度
を速くした場合であっても、支障を生じることなくロー
ド・ストア命令を実行できるロード・ストア命令処理装
置及び方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、請求項1に対応する発明は、計算機において用いら
れる各種命令を解読する命令デコーダと、各種命令のオ
ペランドからオペランドアドレスを生成するオペランド
アドレス生成回路と、計算機で決められている全語単位
で構成されたメモリに対して、オペランドアドレスの指
定するメモリアドレス上でのオペランドアドレス開始位
置が、全語単位内のどの位置に相当するかを判定する境
界判定手段と、命令デコーダで解読された命令がロード
・ストア命令であり、かつ境界判定手段で判定されたオ
ペランドアドレス開始位置がメモリ上の全語単位の境界
上であるとき、メモリへのアクセスに対して全語境界開
始と判定し、命令デコーダで解読された命令がロード・
ストア命令であり、かつオペランドアドレス開始位置が
メモリ上の全語単位の境界以外の半語もしくは1/4語
単位の境界上であるとき、メモリへのアクセスに対して
全語境界開始なしと判定する入出力開始境界判定手段
と、この入出力開始境界判定手段にて全語境界開始と判
定されたロード・ストア命令を実行するロード・ストア
命令実行手段とを備えたロード・ストア命令処理装置で
ある。
【0009】また、請求項2に対応する発明は、請求項
1に対応する発明において、入出力開始境界判定手段に
て全語境界開始なしと判定されたロード・ストア命令を
実行するエミュレーション手段を備えたロード・ストア
命令処理装置である。
【0010】さらに、請求項3に対応する発明は、請求
項2に対応する発明において、入出力開始境界判定手段
にて全語境界開始なしと判定されたロード・ストア命令
の実行を停止する処理停止手段と、入出力開始境界判定
手段にて全語境界開始なしと判定されたとき、エミュレ
ーション手段と処理停止手段の何れを起動するか選択す
る境界チェック指定手段とを備えたロード・ストア命令
処理装置である。
【0011】さらにまた、請求項4に対応する発明は、
計算機において用いられる各種命令を解読する命令デコ
ーダと、各種命令のオペランドからオペランドアドレス
を生成するオペランドアドレス生成回路と、計算機で決
められている全語単位で構成されたメモリに対して、オ
ペランドアドレスの指定するメモリアドレス上でのオペ
ランドアドレス開始位置が、全語単位内のどの位置に相
当するかを判定する境界判定手段と、命令デコーダで解
読された命令がロード・ストア命令であり、かつ境界判
定手段で判定されたオペランドアドレス開始位置がメモ
リ上の全語単位もしくは半語単位の境界上であるとき、
メモリへのアクセスに対して全半語境界開始と判定し、
命令デコーダで解読された命令がロード・ストア命令で
あり、かつオペランドアドレス開始位置がメモリ上の全
語及び半語単位の境界以外の1/4語単位の境界上であ
るとき、メモリへのアクセスに対して全半語境界開始な
しと判定する入出力開始境界判定手段と、入出力開始境
界判定手段にて全半語境界開始と判定されたロード・ス
トア命令を実行するロード・ストア命令実行手段とを備
えたロード・ストア命令処理装置である。
【0012】一方、請求項5に対応する発明は、命令デ
コーダを設けて計算機における各種命令を解読し、各種
命令のオペランドからオペランドアドレスを生成し、計
算機で決められている全語単位で構成されたメモリに対
して、オペランドアドレスの指定するメモリアドレス上
でのオペランド開始位置が、全語単位内のどの位置に相
当するかを判定し、解読された前記各種命令がロード・
ストア命令であり、かつ判定されたオペランド開始位置
がメモリ上の全語単位の境界上であるとき、前記メモリ
へのアクセスに対して全語境界開始と判定し、メモリへ
のアクセスに対して全語境界開始のとき、ロード・スト
ア命令を実行するロード・ストア命令処理方法である。
【0013】
【作用】したがって、まず、請求項1又は請求項5に対
応する発明のロード・ストア命令処理装置又は方法にお
いては、命令デコーダによって、各種命令が解読され、
オペランドアドレス生成回路によって、オペランドアド
レスが生成される。
【0014】次に、境界判定手段によって、当該計算機
で決められている全語単位で構成されたメモリに対し
て、オペランドアドレスの指定するメモリアドレス上で
のオペランド開始位置がこの全語単位内のどの位置に相
当しているかが判定される。
【0015】このとき、プログラム中のロード・ストア
命令には、オペランド開始位置は、メモリ上の全語単位
の境界上からのみでなく、半語又は1/4語単位の境界
上から開始されるものもある。
【0016】そこで、このような命令を検出するため、
入出力開始境界判定手段によって、解読された命令がロ
ード・ストア命令であり、かつオペランド開始位置がメ
モリ上の全語単位の境界上であるとき、メモリに対する
アクセスが全語境界開始と判定される。一方、命令がロ
ード・ストア命令であり、かつオペランド開始位置がメ
モリ上の全語単位の境界以外の半語もしくは1/4語単
位の境界上であるとき、メモリに対するアクセスが全語
境界開始なしと判定される。
【0017】さらに、ロード・ストア命令実行手段によ
って、オペランド開始位置が全語境界開始と判定された
ときのみ、計算機のロード・ストア命令が実行可能とな
っている。このように命令実行手段が全語単位の境界の
みに対応しているので、構成を簡素化でき、実行速度を
速くすることができる。
【0018】また、請求項2に対応する発明のロード・
ストア命令処理装置においては、請求項1に対応する発
明と同様に作用する他、メモリに対するアクセスが全語
境界開始なしのとき、エミュレーション手段によって、
計算機のロード・ストア命令が実行となっている。
【0019】したがって、プログラム中のロード・スト
ア命令のオペランド開始位置が、メモリ上の全語単位の
境界上からのみでなく、半語又は1/4語単位の境界上
から開始されるものを含んでいるときでも、当該プログ
ラムの実行が可能となる。
【0020】さらに、請求項3に対応する発明のロード
・ストア命令処理装置においては、請求項2に対応する
発明と同様に作用する他、メモリに対するアクセスが全
語境界開始なしのとき、処理停止手段によって、ロード
・ストア命令が停止される。
【0021】全語境界開始なしのとき、エミュレーショ
ン手段によるロード・ストア命令実行と、処理停止手段
によるロード・ストア命令停止との何れかが境界チェッ
ク指定手段によって選択される。
【0022】したがって、計算機使用者は、必要に応じ
て2つのモードを使い分けることができる。例えば、従
来のプログラムを確実に動作させたいときには、エミュ
レーション手段を用い、高速に実行し、また、従来プロ
グラムのロード・ストア命令をすべて全語境界開始に修
正するためにデバックしたいときには、処理停止手段を
用いればよい。
【0023】さらにまた、請求項4に対応する発明のロ
ード・ストア命令処理装置においては、請求項1に対応
する発明のロード・ストア命令処理装置に対し、入出力
開始境界判定手段における判定条件及びロード・ストア
命令実行可能条件が変更されている。
【0024】つまり、本請求項における入出力開始境界
判定手段では、命令デコーダで解読された命令がロード
・ストア命令であり、かつ境界判定手段で判定されたオ
ペランドアドレス開始位置がメモリ上の全語単位もしく
は半語単位の境界上であるとき、メモリへのアクセスに
対して全半語境界開始と判定し、オペランドアドレス開
始位置がメモリ上の全語及び半語単位の境界以外の1/
4語単位の境界上であるとき、メモリへのアクセスに対
して全半語境界開始なしと判定する。一方、ロード・ス
トア命令実行手段では、入出力開始境界判定手段にて全
半語境界開始と判定されたロード・ストア命令を実行す
る。
【0025】
【実施例】以下、本発明の実施例について説明する。図
1は本発明に係るロード・ストア命令処理装置の一実施
例を示す構成図である。
【0026】本実施例で用いられる計算機は、全語の長
さを32ビットとし、ロード・ストア命令実行時のアド
レス指定において全語境界のアドレス指定のみできるよ
うにハードウエアが構成されている。
【0027】図1に示すロード・ストア命令処理装置に
おいて、命令供給装置1から命令レジスタ2に命令が格
納され、この命令レジスタ2内の命令が命令デコーダ3
及びオペランドアドレス生成回路4に入力される。
【0028】命令デコーダ3は、入力された命令コード
を解読し、解読結果を入出力開始境界判定部5に入力す
る。一方、オペランドアドレス生成回路4は、入力され
た命令のオペランドからメモリ内におけるオペランドア
ドレスを生成し、オペランドアドレスを境界判定部6に
入力する。
【0029】境界判定部6は、オペランドアドレスから
当該オペランドアドレスの境界条件が全語境界である
か,半語境界であるか,1/4境界であるかを判定し、
判定結果を入出力開始境界判定部5に入力する。
【0030】図2(a)〜(d)にメモリ上のオペラン
ドアドレスの境界条件について例示している。メモリ7
は、32ビットを全語とする全語(1ワード)を基本的
な単位として構成されている。オペランドは、全語もし
くは半語の長さでメモリ7内に格納されている。また、
本実施例の計算機は、全語境界のアドレス指定のみがで
きるようなハードウエア構成となっているが、メモリ7
は、1/4語単位でアドレスを指定されることができ
る。
【0031】図2(a)は、オペランド長が全語で、メ
モリ7上での境界条件が全語境界、すなわちオペランド
開始位置が全語単位の境界上である場合を示している。
図2(b)は、オペランド長が全語で、メモリ7上での
境界条件が半語境界、すなわちオペランド開始位置が半
語単位の境界上である場合を示している。
【0032】図2(c)は、オペランド長が全語で、メ
モリ7上での境界条件が1/4語境界、すなわちオペラ
ンド開始位置が1/4語単位の境界上である場合を示し
ている。
【0033】図2(d)は、オペランド長が半語で、メ
モリ7上での境界条件が1/4語境界、すなわちオペラ
ンド開始位置が1/4語単位の境界上である場合を示し
ている。
【0034】また、境界チェック指定部8は、境界チェ
ックビットが設定でき、この境界チェックビットの
「真」「偽」内容を入出力開始境界判定部5に入力す
る。入出力開始境界判定部5には、命令デコーダ3で解
読された命令コードと、境界判定部6でのオペランドア
ドレス境界条件判定結果と共に、境界チェック指定部8
からの指定された境界チェックビットが入力される。
【0035】入出力開始境界判定部5は、これらの3種
のデータより命令実行に関して以下の判定を行う。ま
ず、命令の種類がロード・ストア命令であり、かつオペ
ランドアドレス境界条件が全語境界、つまり全語境界開
始であった場合、本実施例のハードウエア構成で当該命
令をそのまま実行できるので、命令実行部9の全語ロー
ド・ストア命令回路10に命令実行を指示する。
【0036】命令実行部9内に、命令デコーダ3で解読
され、オペランドアドレス生成回路4でオペランドアド
レスを生成されたロード・ストア命令が図示しない信号
線から入力され、実行されている。なお、入出力開始境
界判定部5は、命令実行部9の全語ロード・ストア命令
回路10に命令実行を指示するとしたが、逆に、命令実
行部9に指示がない場合には全語ロード・ストア命令回
路10がロードストア命令を実行しているとしてもよ
い。
【0037】ここで、全語ロード・ストア命令回路10
は、全語境界のオペランドアドレスのときのみロード・
ストア命令が実行可能なハードウエア構成となってい
る。したがって、半語もしくは1/4語境界のオペラン
ドアドレスのときも動作可能なものに比べると簡素なハ
ードウエア構成となっており、高速に命令を実行でき
る。
【0038】次に、命令の種類がロード・ストア命令で
あり、かつオペランドアドレス境界条件が半語もしくは
1/4語境界、つまり全語境界開始なしの条件である場
合、本実施例のハードウエア構成ではメモリ7に対して
アクセスすることができない。
【0039】この場合において、境界チェックビットが
「偽」のとき、半語もしくは1/4語境界のメモリアド
レスに対してアクセスを可能とするエミュレーションル
ーチンが起動され、全語ロード・ストア命令回路10を
用いることなく、エミュレーション処理部11により命
令が実行される。
【0040】このエミュレーション処理部11は、ファ
ームウエアもしくはソフトウエアで構成されている。ま
た、エミュレーション処理部11として全語ロード・ス
トア命令回路10とは別のハードウエアを設けるように
してもよい。
【0041】一方、命令の種類がロード・ストア命令で
あり、かつオペランドアドレス境界条件が半語もしくは
1/4語境界すなわち全語境界開始なしである場合で、
境界チェックビットが「真」のとき、入出力開始境界判
定部5は、エラー発生であると判定し、処理停止部12
に対して割込信号を出力する。
【0042】また、入出力開始境界判定部5は、全語境
界開始なしであると判定したとき、その内容を出力可能
に構成されている。処理停止部12は、割込信号を受信
すると、エラー処理を行って、命令実行部10における
命令実行を停止する。
【0043】次に、以上のように構成された本実施例の
ロード・ストア命令処理装置の動作について説明する。
まず、境界チェック指定部8における境界チェックビッ
トが立っていないとき、すなわち「偽」であるときの動
作を、図3に示す流れ図を用いて説明する。
【0044】命令デコーダ3で解読され、オペランドア
ドレス生成回路4でオペランドアドレスを生成されたロ
ード・ストア命令は、半語もしくは1/4語境界の全語
境界開始なしの場合、全語ロード・ストア命令実行回路
10によって実行されている(ST11〜ST13)。
【0045】このとき、全語ロード・ストア命令実行回
路10は、全語境界のオペランドアドレスのみに対応す
る単純なハード構成であるので、命令実行は高速に行わ
れている。
【0046】ここで、ステップST13の次のステップ
におけるロード・ストア命令4について、オペランドア
ドレスが半語もしくは1/4語境界の場合(ST1
4)、入出力開始境界判定部5は、命令実行部9に対し
てエミュレーション処理を行うように指示する。したが
って、全語ロード・ストア命令実行回路10が実行され
る代わりにエミュレーション処理部11によりエミュレ
ーション処理が行われる(ST15)。
【0047】このように、全語境界のオペランドアドレ
スのみに対応するハード構成とエミュレーション処理と
をを併用することにより、オペランドアドレスが半語も
しくは1/4語境界等を含むプログラムであっても、全
語,半語もしくは1/4語境界のオペランドアドレスに
対応可能なハード構成の場合と同様にロード・ストア命
令実行可能である。
【0048】エミュレーション処理(ST15)が行わ
れた後、次の命令が実行され(ST16)、処理が継続
される。次に、境界チェック指定部8における境界チェ
ックビットが立っているとき、すなわち「真」であると
きの動作を、図4に示す流れ図を用いて説明する。
【0049】ロード・ストア命令は、半語もしくは1/
4語境界の場合、境界チェックビットが「偽」の場合と
同様に、全語ロード・ストア命令実行回路10によって
実行されている(ST21〜ST23)。
【0050】ここで、ステップST23の次のステップ
におけるロード・ストア命令4について、オペランドア
ドレスが半語もしくは1/4語境界の場合(ST2
4)、入出力開始境界判定部5は、全語ロード・ストア
命令実行回路10が全語境界にしか対応していないこと
により実行不可能であると判定する。すなわち、この場
合においてはエミュレーション処理は行われず、入出力
開始境界判定部5は、割り込み信号を出力する。
【0051】次に、処理停止部12は、割り込み信号を
受けると、エラー発生であるとして命令実行停止処理を
行って計算機の動作を停止すると共に、オペランドアド
レスの半語もしくは1/4語境界の情報を出力する(S
T25)。
【0052】プログラマ等は、全語境界開始なしの条件
により、計算機が停止すると、オペランドアドレスの半
語もしくは1/4語境界の情報を元にロード・ストア命
令のオペランドアドレスが全語境界になるようにプログ
ラムを修正する(ST26)。
【0053】したがって、当該プログラムは、少なくと
も修正された部分については、全語ロード・ストア命令
実行回路10のみによる高速動作が可能となる。上述し
たように、本実施例によるロード・ストア命令処理装置
又は方法は、命令デコーダ3とオペランドアドレス生成
回路4と境界判定部6と入出力開始境界判定部5と全語
ロード・ストア命令実行回路10とを設けて、オペラン
ド開始位置が前記メモリ7上の全語単位の境界のときに
ロード・ストア命令実行を行うようにしたので、全語単
位の境界のときのみロード・ストア命令を実行すること
ができる。
【0054】このときの全語ロード・ストア命令実行回
路10は、全語単位の境界のみに対応し、簡素な構成に
できるので、従来のロード・ストア命令実行回路よりも
高速に命令を実行することができる。
【0055】また、本実施例によるロード・ストア命令
処理装置は、エミュレーション処理部11を設け、全語
境界開始なしの条件の場合はエミュレーションルーチン
を起動できるので、従来のプログラムで半語,1/4語
境界を有する場合でも、従来通り動作させることができ
る。
【0056】さらに、本実施例によるロード・ストア命
令処理装置は、境界チェック指定部8を設け、境界チェ
ックビットの設定によって、エミュレーション処理を行
うか、割り込み処理による命令停止を選択し、半語,1
/4語境界を有する場合の従来動作と実行停止,情報通
知によるプログラムデバックへの寄与とが選択でき、よ
り柔軟な運用が可能となる。
【0057】例えば、プログラムに、半語,1/4語境
界のロード・ストア命令が含まれるとき、この命令のオ
ペランドを全語境界に書き換えることによって高速動作
の可能なプログラムに修正することができる。
【0058】なお、本実施例の全語ロード・ストア命令
回路10においては、全語境界のアドレス指定のみでき
るハードウエア構成としたが、これを全語及び半語境界
のアドレス指定のみができるハードウエア構成としても
よい。このとき入出力開始境界判定部5においては、1
/4境界のときを全半語境界開始なしの条件としてエミ
ュレーション処理もしくは割り込み処理を行うようにす
る。
【0059】このように全半語境界開始なしの条件を用
いる場合、全語境界のアドレス指定のみできるハードウ
エア構成の場合に比べ、実行速度は遅くなるが、従来の
構成よりは高速にロード・ストア命令を実行でき、かつ
本実施例の場合よりも全語境界開始なしとなる頻度を少
なくすることができる。
【0060】なお、本実施例においては、全語の長さを
32ビットとしたが、本発明は、全語の長さをこれに限
るものでなく、例えば全語長16ビット,64ビットで
もよい。また、本発明は、その要旨を逸脱しない範囲で
種々変形が可能である。
【0061】
【発明の効果】以上詳記したように本発明によれば、オ
ペランド開始位置が全語境界のときのみにロード・スト
ア命令実行を行うハードウエア構成にしたので、ハード
ウエアの構成を簡素化して実行速度を速くするロード・
ストア命令処理装置及び方法を提供することをができ、
また、境界条件を判定し、全語境界開始なしの時には、
エミュレーション処理を行うようにしたので、ハードウ
エアの構成を簡素化して実行速度を速くした場合であっ
ても、支障を生じることなくロード・ストア命令を実行
できるロード・ストア命令処理装置及び方法を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明に係るロード・ストア命令処理装置の一
実施例を示す構成図。
【図2】オペランド開始位置の境界条件についての説明
図。
【図3】同実施例のロード・ストア命令処理装置の動作
を説明する流れ図。
【図4】同実施例のロード・ストア命令処理装置の動作
を説明する流れ図。
【符号の説明】
3…命令デコーダ、4…オペランドアドレス生成回路、
5…入出力開始境界判定部、6…境界判定部、8…境界
チェック指定部、10…全語ロード・ストア命令実行回
路、11…エミュレーション処理部。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 計算機において用いられる各種命令を解
    読する命令デコーダと、 前記各種命令のオペランドからオペランドアドレスを生
    成するオペランドアドレス生成回路と、 前記計算機で決められている全語単位で構成されたメモ
    リに対して、前記オペランドアドレスの指定するメモリ
    アドレス上でのオペランドアドレス開始位置が、前記全
    語単位内のどの位置に相当するかを判定する境界判定手
    段と、 前記命令デコーダで解読された命令がロード・ストア命
    令であり、かつ前記境界判定手段で判定された前記オペ
    ランドアドレス開始位置が前記メモリ上の全語単位の境
    界上であるとき、前記メモリへのアクセスに対して全語
    境界開始と判定し、前記命令デコーダで解読された命令
    がロード・ストア命令であり、かつ前記オペランドアド
    レス開始位置が前記メモリ上の全語単位の境界以外の半
    語もしくは1/4語単位の境界上であるとき、前記メモ
    リへのアクセスに対して全語境界開始なしと判定する入
    出力開始境界判定手段と、 この入出力開始境界判定手段にて全語境界開始と判定さ
    れたロード・ストア命令を実行するロード・ストア命令
    実行手段とを備えたことを特徴とするロード・ストア命
    令処理装置。
  2. 【請求項2】 請求項1記載のロード・ストア命令処理
    装置において、 前記入出力開始境界判定手段にて全語境界開始なしと判
    定されたロード・ストア命令を実行するエミュレーショ
    ン手段を備えたことを特徴とするロード・ストア命令処
    理装置。
  3. 【請求項3】 請求項2記載のロード・ストア命令処理
    装置において、 前記入出力開始境界判定手段にて全語境界開始なしと判
    定されたロード・ストア命令の実行を停止する処理停止
    手段と、 前記入出力開始境界判定手段にて全語境界開始なしと判
    定されたとき、前記エミュレーション手段と処理停止手
    段の何れを起動するか選択する境界チェック指定手段と
    を備えたこと特徴とするロード・ストア命令処理装置。
  4. 【請求項4】 計算機において用いられる各種命令を解
    読する命令デコーダと、 前記各種命令のオペランドからオペランドアドレスを生
    成するオペランドアドレス生成回路と、 前記計算機で決められている全語単位で構成されたメモ
    リに対して、前記オペランドアドレスの指定するメモリ
    アドレス上でのオペランドアドレス開始位置が、前記全
    語単位内のどの位置に相当するかを判定する境界判定手
    段と、 前記命令デコーダで解読された命令がロード・ストア命
    令であり、かつ前記境界判定手段で判定された前記オペ
    ランドアドレス開始位置が前記メモリ上の全語単位もし
    くは半語単位の境界上であるとき、前記メモリへのアク
    セスに対して全半語境界開始と判定し、前記命令デコー
    ダで解読された命令がロード・ストア命令であり、かつ
    前記オペランドアドレス開始位置が前記メモリ上の全語
    及び半語単位の境界以外の1/4語単位の境界上である
    とき、前記メモリへのアクセスに対して全半語境界開始
    なしと判定する入出力開始境界判定手段と、 前記入出力開始境界判定手段にて全半語境界開始と判定
    されたロード・ストア命令を実行するロード・ストア命
    令実行手段とを備えたことを特徴とするロード・ストア
    命令処理装置。
  5. 【請求項5】 命令デコーダを設けて計算機における各
    種命令を解読し、 前記各種命令のオペランドからオペランドアドレスを生
    成し、 前記計算機で決められている全語単位で構成されたメモ
    リに対して、前記オペランドアドレスの指定するメモリ
    アドレス上でのオペランド開始位置が、前記全語単位内
    のどの位置に相当するかを判定し、 解読された前記各種命令がロード・ストア命令であり、
    かつ判定された前記オペランド開始位置が前記メモリ上
    の全語単位の境界上であるとき、前記メモリへのアクセ
    スに対して全語境界開始と判定し、 前記メモリへのアクセスに対して全語境界開始のとき、
    前記ロード・ストア命令を実行することを特徴とするロ
    ード・ストア命令処理方法。
JP13934595A 1995-06-06 1995-06-06 ロード・ストア命令処理装置 Expired - Fee Related JP3507193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13934595A JP3507193B2 (ja) 1995-06-06 1995-06-06 ロード・ストア命令処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13934595A JP3507193B2 (ja) 1995-06-06 1995-06-06 ロード・ストア命令処理装置

Publications (2)

Publication Number Publication Date
JPH08328851A true JPH08328851A (ja) 1996-12-13
JP3507193B2 JP3507193B2 (ja) 2004-03-15

Family

ID=15243173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13934595A Expired - Fee Related JP3507193B2 (ja) 1995-06-06 1995-06-06 ロード・ストア命令処理装置

Country Status (1)

Country Link
JP (1) JP3507193B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530714A (ja) * 2005-02-17 2008-08-07 クゥアルコム・インコーポレイテッド 非整列メモリアクセス予測
KR20130062150A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 프로세서, 명령어 생성 장치 및 방법
JP2013536504A (ja) * 2010-08-12 2013-09-19 アーム・リミテッド アラインメント制御

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530714A (ja) * 2005-02-17 2008-08-07 クゥアルコム・インコーポレイテッド 非整列メモリアクセス予測
JP2011150712A (ja) * 2005-02-17 2011-08-04 Qualcomm Inc 非アラインドメモリアクセス予測
JP4856100B2 (ja) * 2005-02-17 2012-01-18 クゥアルコム・インコーポレイテッド 非アラインドメモリアクセス予測
JP2013536504A (ja) * 2010-08-12 2013-09-19 アーム・リミテッド アラインメント制御
US9760374B2 (en) 2010-08-12 2017-09-12 Arm Limited Stack pointer and memory access alignment control
KR20130062150A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 프로세서, 명령어 생성 장치 및 방법

Also Published As

Publication number Publication date
JP3507193B2 (ja) 2004-03-15

Similar Documents

Publication Publication Date Title
JP2678183B2 (ja) デジタルプロセッサ制御装置および実行時記憶割当ての方法
US6611909B1 (en) Method and apparatus for dynamically translating program instructions to microcode instructions
JPS593642A (ja) 制御レジスタ処理方式
US5274776A (en) Information processing system having mode signal holding means and selecting operand access mode based on mode signal indicating type of currently executed instruction
KR900015003A (ko) 데이타 프로세서
JPH08339298A (ja) マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ
JP3507193B2 (ja) ロード・ストア命令処理装置
JP2915680B2 (ja) Riscプロセッサ
JPH0830971B2 (ja) プログラマブルコントローラ
JP2619425B2 (ja) シーケンスコントローラ
JP3123758B2 (ja) ソフトウェア網羅率測定装置
JP2731618B2 (ja) エミュレータ
JP2689894B2 (ja) マイクロプログラム制御型情報処理装置
JP2924575B2 (ja) マイクロプロセッサ
JP3098501B2 (ja) ソースステップ実行方法およびその装置
JP2856703B2 (ja) プロセッサ
JPH07191879A (ja) デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法
JPH06250937A (ja) メモリ制御方法、ecc機能付きメモリ制御回路、及び、情報処理装置
JPH0795288B2 (ja) マイクロコンピュータ
JPH11119997A (ja) Liw命令実行方法、スカラプロセッサ及びliwプロセッサ
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPS6278630A (ja) 情報処理装置
JPH0520052A (ja) マイクロプログラム制御装置
JPH0660205A (ja) データ駆動型情報処理装置
JPH1185565A (ja) Cpuのデバッグ方法およびそのシステム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

LAPS Cancellation because of no payment of annual fees