JPS63147231A - 命令の先取りを行なうデ−タ処理装置 - Google Patents
命令の先取りを行なうデ−タ処理装置Info
- Publication number
- JPS63147231A JPS63147231A JP29531686A JP29531686A JPS63147231A JP S63147231 A JPS63147231 A JP S63147231A JP 29531686 A JP29531686 A JP 29531686A JP 29531686 A JP29531686 A JP 29531686A JP S63147231 A JPS63147231 A JP S63147231A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- branch
- destination address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分岐命令のアドレスと該分岐命令を対にして
記憶する分岐ヒストリテーブルを有し、命令の先取りを
行なうデータ処理装置に関する。
記憶する分岐ヒストリテーブルを有し、命令の先取りを
行なうデータ処理装置に関する。
従来、この種のデータ処理装置では、分岐ヒストリテー
ブルへの分岐命令のアドレスと分岐先アドレスの登録は
一般に、分岐が成功した時に行なわれ、分岐ヒストリテ
ーブルを用いた命令先取りの回数は一定であった。
ブルへの分岐命令のアドレスと分岐先アドレスの登録は
一般に、分岐が成功した時に行なわれ、分岐ヒストリテ
ーブルを用いた命令先取りの回数は一定であった。
上述した従来のデータ処理装置は、分岐先のアドレスに
変更があった場合に、先取った命令全部が無効になって
しまうため、命令先取りに対するその影習が大きいとい
う欠点がある。
変更があった場合に、先取った命令全部が無効になって
しまうため、命令先取りに対するその影習が大きいとい
う欠点がある。
本発明の命令の先取りを行なうデータ処理装置は、命令
先取リアドレスにより前記分岐ヒストリテーブルを索引
し、予測されうる分岐先アドレスを取出す手段と、前記
予測されうる分岐先アドレスと分岐命令実行時の分岐先
アドレスを比較する手段と、前記比較する手段によリア
ドレスの不一致が検出された時、不一致を示す情報を分
岐ヒストリテーブルに分岐先アドレスに対応させて格納
する手段と、命令先取リアドレスにより分岐ヒストリテ
ーブルを索引するとき得られる前記不一致を示す情報に
より予測分岐先の命令先取り回数を制御する手段とを有
している。
先取リアドレスにより前記分岐ヒストリテーブルを索引
し、予測されうる分岐先アドレスを取出す手段と、前記
予測されうる分岐先アドレスと分岐命令実行時の分岐先
アドレスを比較する手段と、前記比較する手段によリア
ドレスの不一致が検出された時、不一致を示す情報を分
岐ヒストリテーブルに分岐先アドレスに対応させて格納
する手段と、命令先取リアドレスにより分岐ヒストリテ
ーブルを索引するとき得られる前記不一致を示す情報に
より予測分岐先の命令先取り回数を制御する手段とを有
している。
（作 用）
このように、過去の分岐先アドレスの変更経歴を分岐ヒ
ストリテーブルに記録させておき、それをもとに予測分
岐先の命令先取り回数を制御することにより、分岐先ア
ドレスが変更された時の影響少なくし、無駄な命令先取
りを抑えることができる。
ストリテーブルに記録させておき、それをもとに予測分
岐先の命令先取り回数を制御することにより、分岐先ア
ドレスが変更された時の影響少なくし、無駄な命令先取
りを抑えることができる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の命令の先取りを行なうデータ処理装置
の一実施例のブロック図である。
の一実施例のブロック図である。
分岐ヒストリテーブル３は分岐命令のアドレス情報と分
岐先アドレスおよび過去に分岐先アドレスに変更があっ
たかどうかを示すビットを対にして記憶しており、命令
アドレスレジスタ２から信号線１０２を介して命令先取
リアドレスの一部をアドレスとし、信号線１０３に分岐
命令のアドレス情報を、信号線１０４に分岐アドレスを
、そして過去に分岐先アドレスに変更があったかどうか
を示す情報を信号線１０５に送出する。比較器４は信号
線１０２を介して命令アドレスレジスタ２から送出され
る命令先取りのアドレス情報と信号線１０３を介して分
岐ヒストリテーブル３から送出される分岐命令のアドレ
ス情報を比較し、一致すると信号線１０６に一致したこ
とを出力する。分岐先アドレスレジスタ５は予測分岐先
アドレスを受けるレジスタであり、比較器４より信号線
１０６を介し命令先取りのアドレス情報と分岐命令のア
ドレス情報が一致したことが伝えられると、信号線１０
４を介し分岐ヒストリテーブル３より送出される予測分
岐先アドレスを受け、信号線１０７にその予測分岐先ア
ドレスを出力する。アドレス変更レジスタ６は分岐先ア
ドレスレジスタ５に対応して、その予測分岐先アドレス
が過去に変更されたかどうかを示すレジスタであり、比
較器４より信号線１０８を介し命令先取りのアドレス情
報と分岐命令のアドレス情報が一致したことが伝えられ
ると信号線１０５を介し分岐ヒストリテーブル３より予
測分岐先アドレスが過去に変更されたかどうかの情報を
受け、それを信号線＋０８に送出する。また、予測分岐
先アドレスと実際の分岐先アドレスを比較し、その結果
を分岐ヒストリテーブル３に書込む手段がある（図示せ
ず）。命令先取り制御装置１は、命令先取り動作を制御
する装置で、信号線＋０１を介して命令先取リアドレス
を命令アドレスレジスタ２に送出し、また分岐予測の先
取りの場合は、比較器４より信号線１０６を介して送出
された一致情報により、分岐先アドレスレジスタ５より
信号ｆｉ ＋０７を介して送出された分岐先アドレスの
供給を受け、アドレス変更レジスタ６より信号線１０８
を介して送出された過去の分岐先アドレスの変更の情報
を受ける。命令アドレスレジスタ２は命令先取りのアド
レスを受けるレジスタであり、信号線＋０１を介して命
令先取り制御装置１より送出される命令先取リアドレス
を受け、信号線１０２を介してその命令先取リアドレス
を分岐ヒストリテーブル３、比較器４および記憶装置（
図示せず）に送出する。
岐先アドレスおよび過去に分岐先アドレスに変更があっ
たかどうかを示すビットを対にして記憶しており、命令
アドレスレジスタ２から信号線１０２を介して命令先取
リアドレスの一部をアドレスとし、信号線１０３に分岐
命令のアドレス情報を、信号線１０４に分岐アドレスを
、そして過去に分岐先アドレスに変更があったかどうか
を示す情報を信号線１０５に送出する。比較器４は信号
線１０２を介して命令アドレスレジスタ２から送出され
る命令先取りのアドレス情報と信号線１０３を介して分
岐ヒストリテーブル３から送出される分岐命令のアドレ
ス情報を比較し、一致すると信号線１０６に一致したこ
とを出力する。分岐先アドレスレジスタ５は予測分岐先
アドレスを受けるレジスタであり、比較器４より信号線
１０６を介し命令先取りのアドレス情報と分岐命令のア
ドレス情報が一致したことが伝えられると、信号線１０
４を介し分岐ヒストリテーブル３より送出される予測分
岐先アドレスを受け、信号線１０７にその予測分岐先ア
ドレスを出力する。アドレス変更レジスタ６は分岐先ア
ドレスレジスタ５に対応して、その予測分岐先アドレス
が過去に変更されたかどうかを示すレジスタであり、比
較器４より信号線１０８を介し命令先取りのアドレス情
報と分岐命令のアドレス情報が一致したことが伝えられ
ると信号線１０５を介し分岐ヒストリテーブル３より予
測分岐先アドレスが過去に変更されたかどうかの情報を
受け、それを信号線＋０８に送出する。また、予測分岐
先アドレスと実際の分岐先アドレスを比較し、その結果
を分岐ヒストリテーブル３に書込む手段がある（図示せ
ず）。命令先取り制御装置１は、命令先取り動作を制御
する装置で、信号線＋０１を介して命令先取リアドレス
を命令アドレスレジスタ２に送出し、また分岐予測の先
取りの場合は、比較器４より信号線１０６を介して送出
された一致情報により、分岐先アドレスレジスタ５より
信号ｆｉ ＋０７を介して送出された分岐先アドレスの
供給を受け、アドレス変更レジスタ６より信号線１０８
を介して送出された過去の分岐先アドレスの変更の情報
を受ける。命令アドレスレジスタ２は命令先取りのアド
レスを受けるレジスタであり、信号線＋０１を介して命
令先取り制御装置１より送出される命令先取リアドレス
を受け、信号線１０２を介してその命令先取リアドレス
を分岐ヒストリテーブル３、比較器４および記憶装置（
図示せず）に送出する。
次に、本実施例の動作を説明する。
まず命令の先取りを行なう時は、先取る命令のアドレス
が信号線１０１を介して命令アドレスレジスタ２に送出
される。分岐ヒストリテーブル３は命令アドレスレジス
タ２にある命令アドレスにより各情報を送出する。一致
するものがあった場合には、比較器４より信号線１０６
を介して命令先取り制御装置１にそのことが伝えられ、
分岐先アドレスレジスタ５は予測される分岐先アドレス
を受け、アドレス変更レジスタ６は分岐先アドレスが過
去に変更されたかどうかの情報を受ける。命令先取り制
御装置１は比較器４より一致したことが伝えられると、
分岐先アドレスレジスタ５より信号線１０７を介して送
出される予測分岐先アドレスにより予測分岐先の命令先
取りを開始する。ここで、アドレス変更レジスタ６によ
り信号線１０８を介し過去に分岐先アドレスの変更があ
フたことが伝えられると、命令先取り制御装置１は、通
常の回数より少ない回数（例えば通常３回まで行なうも
のを２回）で予測分岐先の命令先取りを終了する。
が信号線１０１を介して命令アドレスレジスタ２に送出
される。分岐ヒストリテーブル３は命令アドレスレジス
タ２にある命令アドレスにより各情報を送出する。一致
するものがあった場合には、比較器４より信号線１０６
を介して命令先取り制御装置１にそのことが伝えられ、
分岐先アドレスレジスタ５は予測される分岐先アドレス
を受け、アドレス変更レジスタ６は分岐先アドレスが過
去に変更されたかどうかの情報を受ける。命令先取り制
御装置１は比較器４より一致したことが伝えられると、
分岐先アドレスレジスタ５より信号線１０７を介して送
出される予測分岐先アドレスにより予測分岐先の命令先
取りを開始する。ここで、アドレス変更レジスタ６によ
り信号線１０８を介し過去に分岐先アドレスの変更があ
フたことが伝えられると、命令先取り制御装置１は、通
常の回数より少ない回数（例えば通常３回まで行なうも
のを２回）で予測分岐先の命令先取りを終了する。
以上説明したように本発明は、過去の分岐先アドレスの
変更経歴を分岐ヒストリテーブルに記録させておき、そ
れをもとに予測分岐先の命令先取り回数を制御すること
により、分岐先アドレスが変更された時の影響少なくし
、無駄な命令先取りを抑えるという効果がある。
変更経歴を分岐ヒストリテーブルに記録させておき、そ
れをもとに予測分岐先の命令先取り回数を制御すること
により、分岐先アドレスが変更された時の影響少なくし
、無駄な命令先取りを抑えるという効果がある。
第１図は本発明の命令の先取りを行なうデータ処理装置
の一実施例のブロック図である。 １・・・・・・・・・命令先取り制御装置、２・・・・
・・・・・命令アドレスレジスタ、３・・・・・・・・
・分岐ヒストリテーブル、４・・・・・・・・・比較器
、 ５ ・−−−−・・・・分岐先アドレスレジスタ、６−
−−−−・・・・アドレス変更レジスタ。
の一実施例のブロック図である。 １・・・・・・・・・命令先取り制御装置、２・・・・
・・・・・命令アドレスレジスタ、３・・・・・・・・
・分岐ヒストリテーブル、４・・・・・・・・・比較器
、 ５ ・−−−−・・・・分岐先アドレスレジスタ、６−
−−−−・・・・アドレス変更レジスタ。
Claims (1)
- 【特許請求の範囲】 分岐命令のアドレスと該分岐命令の分岐先アドレスを対
にして記憶する分岐ヒストリテーブルを有し、命令の先
取りを行なうデータ処理装置において、 命令先取りアドレスにより前記分岐ヒストリテーブルを
索引し、予測されうる分岐先アドレスを取出す手段と、 前記予測されうる分岐先アドレスと分岐命令実行時の分
岐先アドレスを比較する手段と、 前記比較する手段によリアドレスの不一致が検出された
時、不一致を示す情報を分岐ヒストリテーブルに分岐先
アドレスに対応させて格納する手段と、 命令先取りアドレスにより分岐ヒストリテーブルを索引
するとき得られる前記不一致を示す情報により予測分岐
先の命令先取り回数を制御する手段を有することを特徴
とする命令の先取りを行なうデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29531686A JPS63147231A (ja) | 1986-12-10 | 1986-12-10 | 命令の先取りを行なうデ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29531686A JPS63147231A (ja) | 1986-12-10 | 1986-12-10 | 命令の先取りを行なうデ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63147231A true JPS63147231A (ja) | 1988-06-20 |
Family
ID=17819029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29531686A Pending JPS63147231A (ja) | 1986-12-10 | 1986-12-10 | 命令の先取りを行なうデ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63147231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157371A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | プロセッサおよび命令コード生成装置 |
-
1986
- 1986-12-10 JP JP29531686A patent/JPS63147231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157371A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | プロセッサおよび命令コード生成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS63147231A (ja) | 命令の先取りを行なうデ−タ処理装置 | |
| JPH02189658A (ja) | キャッシュメモリ | |
| JPS61217834A (ja) | デ−タ処理装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH0683858A (ja) | ベクトル命令処理装置 | |
| JPS6125168B2 (ja) | ||
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPH0667982A (ja) | アドレス変換方式 | |
| JPH02242444A (ja) | 情報処理装置のデバッグ機構 | |
| JPH05100903A (ja) | アドレストレーサ | |
| JPH0460729A (ja) | 情報処理装置 | |
| JPS63187339A (ja) | 情報処理装置 | |
| JPH04243435A (ja) | トレース回路 | |
| JPH05242135A (ja) | データロード方式 | |
| JPH03142545A (ja) | データバッファ掃出し制御装置 | |
| JPH05108482A (ja) | キヤツシユ無効化方式 | |
| JPH0578052B2 (ja) | ||
| JPH01205340A (ja) | データ処理装置 | |
| JPS6373347A (ja) | 緩衝記憶制御装置 | |
| JPS6292038A (ja) | ヒストリメモリ記録制御方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH06103065A (ja) | 命令プリフェッチ装置 |