JPH0683858A - ベクトル命令処理装置 - Google Patents
ベクトル命令処理装置Info
- Publication number
- JPH0683858A JPH0683858A JP14117992A JP14117992A JPH0683858A JP H0683858 A JPH0683858 A JP H0683858A JP 14117992 A JP14117992 A JP 14117992A JP 14117992 A JP14117992 A JP 14117992A JP H0683858 A JPH0683858 A JP H0683858A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- bit
- memory
- request
- vector instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】ベクトル命令を処理する場合に、マスクベクト
ルによりマスク制御があるときの処理速度の向上を目的
とする。 【構成】メモリ４から読み出したマスク情報を３２ビッ
ト分セットし、１要素処理ごとにＰＣＳ２の制御で上位
ビット方向に１ビットずつシフトする機能を持った第２
のマスクレジスタ１０と、その最上位ビットの値のＰＣ
ＳコマンドによりＰＣＳ２の次アドレスを分岐させるＰ
ＣＳアドレス分岐回路１１を設ける。これにより、マス
クビットが“０”のときにはメモリリクエストが出なく
なり、リクエストリプライ待がなくなるため処理速度が
向上する。
ルによりマスク制御があるときの処理速度の向上を目的
とする。 【構成】メモリ４から読み出したマスク情報を３２ビッ
ト分セットし、１要素処理ごとにＰＣＳ２の制御で上位
ビット方向に１ビットずつシフトする機能を持った第２
のマスクレジスタ１０と、その最上位ビットの値のＰＣ
ＳコマンドによりＰＣＳ２の次アドレスを分岐させるＰ
ＣＳアドレス分岐回路１１を設ける。これにより、マス
クビットが“０”のときにはメモリリクエストが出なく
なり、リクエストリプライ待がなくなるため処理速度が
向上する。
Description
【０００１】
【産業上の利用分野】本発明はベクトル命令処理装置に
関する。
関する。
【０００２】
【従来の技術】従来のベクトル命令処理装置は、図３に
示すように、ＣＰＵのメイン処理をするマイクロプログ
ラムを格納する制御記憶（ＭＣＳ）１と、オペランドの
メモリリクエストを先行制御する制御記憶（ＰＣＳ）２
と、メモリ４と、メモリ４からオペランドを読み出すメ
モリアクセス装置３と、メモリ４から読み出したマスク
情報を３２ビット分セットし、１要素処理ごとにＭＣＳ
１の制御で上位ビット方向に１ビットずつシフトする機
能を持ったマスクレジスタ５と、ベクトル命令ごとに要
素演算処理のＭＣＳを先頭アドレスを保持するＭＣＳ先
頭アドレスレジスタ６と、マスクレジスタ５を最上位ビ
ットの値によりＭＣＳ先頭アドレスを修飾するＭＣＳ先
頭アドレス修飾回路７と、ＭＣＳ先頭アドレスを保持す
るＭＣＳ先頭アドレスレジスタ８と、ＭＣＳの制御で要
素演算を実行する演算処理装置９とを有している。
示すように、ＣＰＵのメイン処理をするマイクロプログ
ラムを格納する制御記憶（ＭＣＳ）１と、オペランドの
メモリリクエストを先行制御する制御記憶（ＰＣＳ）２
と、メモリ４と、メモリ４からオペランドを読み出すメ
モリアクセス装置３と、メモリ４から読み出したマスク
情報を３２ビット分セットし、１要素処理ごとにＭＣＳ
１の制御で上位ビット方向に１ビットずつシフトする機
能を持ったマスクレジスタ５と、ベクトル命令ごとに要
素演算処理のＭＣＳを先頭アドレスを保持するＭＣＳ先
頭アドレスレジスタ６と、マスクレジスタ５を最上位ビ
ットの値によりＭＣＳ先頭アドレスを修飾するＭＣＳ先
頭アドレス修飾回路７と、ＭＣＳ先頭アドレスを保持す
るＭＣＳ先頭アドレスレジスタ８と、ＭＣＳの制御で要
素演算を実行する演算処理装置９とを有している。
【０００３】ベクトル命令には、マスクベクトルが存在
し、ベクトル命令の１要素にマスクベクトルの１ビット
が対応して、マスクビットが“０”である要素について
は演算は実行せず、その要素処理によって例外要因が検
出されても例外は発生せず無視する使用となっている。
し、ベクトル命令の１要素にマスクベクトルの１ビット
が対応して、マスクビットが“０”である要素について
は演算は実行せず、その要素処理によって例外要因が検
出されても例外は発生せず無視する使用となっている。
【０００４】次に動作について説明する。ベクトル命令
が開始されると、メモリ４からマスクベクトルの最初の
３２要素分である３２ビットを読み出してマスクレジス
タ５にセットする。そして、ＰＣＳ２から３２要素分の
オペランドのロードと要素演算結果のストアリクエスト
が連続して出される。マスクレジスタ５にセットされた
マスクデータは、最上位ビットが当該要素のマスクビッ
トでＭＣＳ先頭アドレス修飾回路７に入力されている。
が開始されると、メモリ４からマスクベクトルの最初の
３２要素分である３２ビットを読み出してマスクレジス
タ５にセットする。そして、ＰＣＳ２から３２要素分の
オペランドのロードと要素演算結果のストアリクエスト
が連続して出される。マスクレジスタ５にセットされた
マスクデータは、最上位ビットが当該要素のマスクビッ
トでＭＣＳ先頭アドレス修飾回路７に入力されている。
【０００５】今、マスクレジスタ５の最上位ビットが
“１”であったとすると、ＭＣＳ先頭アドレスの最下位
ビットが“１”に修飾されＭＣＳ先頭アドレスレジスタ
８にセッとされる。そしてＭＣＳ１が起動され、オペラ
ンドリクエストの刈取り，データの読み出し，演算の実
行，結果の書き込みをして、１要素分の処理を終了す
る。
“１”であったとすると、ＭＣＳ先頭アドレスの最下位
ビットが“１”に修飾されＭＣＳ先頭アドレスレジスタ
８にセッとされる。そしてＭＣＳ１が起動され、オペラ
ンドリクエストの刈取り，データの読み出し，演算の実
行，結果の書き込みをして、１要素分の処理を終了す
る。
【０００６】この終了により、マスクレジスタ５は左に
１ビットシフトされ、２番目の要素のマスクビットが最
上位になる。今、仮に２番目の要素のマスクビットが
“０”に修飾されて、マスク制御有のＭＣＳ１が起動さ
れ、オペランドリクエストの刈り取りのみ行い、例外が
検出されたらもみ消して要素処理を終了する。
１ビットシフトされ、２番目の要素のマスクビットが最
上位になる。今、仮に２番目の要素のマスクビットが
“０”に修飾されて、マスク制御有のＭＣＳ１が起動さ
れ、オペランドリクエストの刈り取りのみ行い、例外が
検出されたらもみ消して要素処理を終了する。
【０００７】
【発明が解決しようとする課題】この従来のベクトル命
令処理装置では、マスクレジスタが“０”である要素に
対しては、演算も実行しないし例外も検出しないから、
オペランドロード，ストアのリクエストは出す必要がな
いにもかかわらず出しているため、リクエストのリプラ
イ待ちデータ待ちでＭＣＳの実行が停止してしまい、処
理速度が低下するという問題点があった。
令処理装置では、マスクレジスタが“０”である要素に
対しては、演算も実行しないし例外も検出しないから、
オペランドロード，ストアのリクエストは出す必要がな
いにもかかわらず出しているため、リクエストのリプラ
イ待ちデータ待ちでＭＣＳの実行が停止してしまい、処
理速度が低下するという問題点があった。
【０００８】
【課題を解決するための手段】本発明のベクトル命令処
理装置は、ＰＣＳの１要素処理分のリクエスト発行完了
により１ビットシフトする第２のマスクレジスタと、こ
の第２のマスクレジスタの最上位ビットの値を判定し分
岐するＰＣＳコマンド、あるいはこの第２のマスクレジ
スタの最上位ビットの値によってメモリリクエスト信号
を無効とする機能を備えている。
理装置は、ＰＣＳの１要素処理分のリクエスト発行完了
により１ビットシフトする第２のマスクレジスタと、こ
の第２のマスクレジスタの最上位ビットの値を判定し分
岐するＰＣＳコマンド、あるいはこの第２のマスクレジ
スタの最上位ビットの値によってメモリリクエスト信号
を無効とする機能を備えている。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】本発明の第１の実施例のブロック図を示す
図１において、図３に示した例と共通な構成要素には共
通な参照数字を付してある。
図１において、図３に示した例と共通な構成要素には共
通な参照数字を付してある。
【００１１】本実施例においては、図３の例に対して、
メモリ４から読み出したマスク情報を３２ビット分セッ
トし、１要素処理ごとにＰＣＳ２の制御で上位ビット方
向に１ビットずつシフトする機能を持った第２のマスク
レジスタ１０と、マスクレジスタ１０の最上位ビットの
値とＰＣＳコマンドにより、ＰＣＳ２の次アドレスを分
岐させるＰＣＳアドレス分岐回路１１とが設けられてい
る。
メモリ４から読み出したマスク情報を３２ビット分セッ
トし、１要素処理ごとにＰＣＳ２の制御で上位ビット方
向に１ビットずつシフトする機能を持った第２のマスク
レジスタ１０と、マスクレジスタ１０の最上位ビットの
値とＰＣＳコマンドにより、ＰＣＳ２の次アドレスを分
岐させるＰＣＳアドレス分岐回路１１とが設けられてい
る。
【００１２】ベクトル命令が開始されると、メモリ４か
らマスクベクトルの最初の３２要素分である３２ビット
を読み出してマスクレジスタ５及びマスクレジスタ１０
にセットする。マスクレジスタ１０にセットされたマス
クデータは、最上位ビットが当該要素のマスクビットで
ＰＣＳアドレス分岐回路１１に入力されている。
らマスクベクトルの最初の３２要素分である３２ビット
を読み出してマスクレジスタ５及びマスクレジスタ１０
にセットする。マスクレジスタ１０にセットされたマス
クデータは、最上位ビットが当該要素のマスクビットで
ＰＣＳアドレス分岐回路１１に入力されている。
【００１３】今、マスクレジスタ１０の最上位ビットが
“１”であったとすると、ＰＣＳアドレス分岐回路１１
により、ＰＣＳはマスクされない側の処理に進み、オペ
ランドロードと、結果のストアのメモリリクエストの発
行と、次の要素のためのオペランドアドレスの更新とを
して１要素分の処理を終了する。この終了によりマスク
レジスタ１０は左に１ビットシフトされ、２番目の要素
のマスクビットが最上位になる。
“１”であったとすると、ＰＣＳアドレス分岐回路１１
により、ＰＣＳはマスクされない側の処理に進み、オペ
ランドロードと、結果のストアのメモリリクエストの発
行と、次の要素のためのオペランドアドレスの更新とを
して１要素分の処理を終了する。この終了によりマスク
レジスタ１０は左に１ビットシフトされ、２番目の要素
のマスクビットが最上位になる。
【００１４】今、２番目の要素のマスクビットが“０”
であったとすると、ＰＣＳ２はマスクされた側の処理に
進み、オペランドのメモリリクエストは出さないでアド
レスの更新だけして２番目の要素のＰＣＳ処理は終了す
る。
であったとすると、ＰＣＳ２はマスクされた側の処理に
進み、オペランドのメモリリクエストは出さないでアド
レスの更新だけして２番目の要素のＰＣＳ処理は終了す
る。
【００１５】このようにしてＰＣＳ２は、各要素におい
て対応するマスクビットが“１”であればオペランドの
ロード，ストアのリクエストを出し、マスクビットが
“０”であればリクエストは出さずに、３２要素を１区
切りにしてＭＣＳ１より先行して処理をする。
て対応するマスクビットが“１”であればオペランドの
ロード，ストアのリクエストを出し、マスクビットが
“０”であればリクエストは出さずに、３２要素を１区
切りにしてＭＣＳ１より先行して処理をする。
【００１６】マスクレジスタ５にセットされたマスクデ
ータは、最上位ビットが当該要素のマスクビットでＭＣ
Ｓ先頭アドレス修飾回路７に入力されている。今、マス
クレジスタ５の最上位ビットは“１”であるから、ＭＣ
Ｓ先頭アドレスの最下位ビットが“１”に修飾され、Ｍ
ＣＳ先頭アドレスレジスタ８にセットされる。そしてＭ
ＣＳ１が起動され、オペランドリクエストの刈り取りデ
ータの読み出し、演算の実行、結果の書き込みが行われ
て１要素分の処理を終了する。
ータは、最上位ビットが当該要素のマスクビットでＭＣ
Ｓ先頭アドレス修飾回路７に入力されている。今、マス
クレジスタ５の最上位ビットは“１”であるから、ＭＣ
Ｓ先頭アドレスの最下位ビットが“１”に修飾され、Ｍ
ＣＳ先頭アドレスレジスタ８にセットされる。そしてＭ
ＣＳ１が起動され、オペランドリクエストの刈り取りデ
ータの読み出し、演算の実行、結果の書き込みが行われ
て１要素分の処理を終了する。
【００１７】この終了により、マスクレジスタ５は左に
１ビットシフトされ、２番目の要素のマスクビットが最
上位になる。２番目の要素のマスクビットは“０”であ
るから、ＭＣＳ先頭アドレスの最下位ビットが“０”に
修飾されて、マスク制御有のＭＣＳ１が起動されて、オ
ペランドリクエストの刈り取りも演算の実行も行わな
い。ただ、要素番号のカウントアップのみをして要素処
理を終了する。
１ビットシフトされ、２番目の要素のマスクビットが最
上位になる。２番目の要素のマスクビットは“０”であ
るから、ＭＣＳ先頭アドレスの最下位ビットが“０”に
修飾されて、マスク制御有のＭＣＳ１が起動されて、オ
ペランドリクエストの刈り取りも演算の実行も行わな
い。ただ、要素番号のカウントアップのみをして要素処
理を終了する。
【００１８】このように、ＭＣＳ１は各要素において対
応するマスクビットが“１”であれば、オペランドリク
エストの刈り取り，データの読み出し，演算の実行，例
外の検出，結果のストア，要素番号のカウントアップを
行ない、マスクビットが“０”であれば要素番号のカウ
ントアップだけを行う。
応するマスクビットが“１”であれば、オペランドリク
エストの刈り取り，データの読み出し，演算の実行，例
外の検出，結果のストア，要素番号のカウントアップを
行ない、マスクビットが“０”であれば要素番号のカウ
ントアップだけを行う。
【００１９】本発明の第２の実施例のブロック図を示す
図２において、図１に示した例と共通な構成要素には共
通な参照数字を付してある。
図２において、図１に示した例と共通な構成要素には共
通な参照数字を付してある。
【００２０】本実施例においては、図１に示した実施例
におけるＰＣＭアドレス分岐回路１１の代りに、マスク
レジスタ１０の最上位ビットの値が“０”であるときに
は、ＰＣＳ２が発行したメモリリクエストを無効にする
リクエスト抑止回路１２が設けられている。
におけるＰＣＭアドレス分岐回路１１の代りに、マスク
レジスタ１０の最上位ビットの値が“０”であるときに
は、ＰＣＳ２が発行したメモリリクエストを無効にする
リクエスト抑止回路１２が設けられている。
【００２１】ベクトル命令が開始されると、メモリ４か
らマスクベクトルの最初の３２要素分である３２ビット
を読み出して、マスクレジスタ５及びマスクレジスタ１
０にセットする。マスクレジスタ１０にセットされたマ
スクデータは、最上位ビットが当該要素のマスクビット
でリクエスト抑止回路１２に入力されている。
らマスクベクトルの最初の３２要素分である３２ビット
を読み出して、マスクレジスタ５及びマスクレジスタ１
０にセットする。マスクレジスタ１０にセットされたマ
スクデータは、最上位ビットが当該要素のマスクビット
でリクエスト抑止回路１２に入力されている。
【００２２】今、マスクレジスタ１０の最上位ビットが
“１”であったとすると、ＰＣＳ２はオペランドロード
と結果のストアのメモリリクエストの発行と、次の要素
のためのオペランドアドレスの更新をして１要素分の処
理を終了する。このリクエストはマスクビットが“１”
であるため、リクエスト抑止回路１２をそのまま通過し
メモリアクセス装置３に伝えられる。
“１”であったとすると、ＰＣＳ２はオペランドロード
と結果のストアのメモリリクエストの発行と、次の要素
のためのオペランドアドレスの更新をして１要素分の処
理を終了する。このリクエストはマスクビットが“１”
であるため、リクエスト抑止回路１２をそのまま通過し
メモリアクセス装置３に伝えられる。
【００２３】１要素分の終了によりマスクレジスタ１０
は左に１ビットシフトされ、２番目の要素のマスクビッ
トが最上位になる。
は左に１ビットシフトされ、２番目の要素のマスクビッ
トが最上位になる。
【００２４】今、２番目の要素のマスクビット“０”で
あったとすると、ＰＣＳ２はそれに関係なく、オペラン
ドロードと結果のストアのメモリリクエストの発行と、
次の要素のためのオペランドアドレスの更新をして２要
素目の処理を終了する。しかし、ここで発行されたメモ
リリクエストは、リクエスト抑止回路１２において、マ
スクビットが“０”であるために無効にされ、メモリア
クセス装置には伝わらず、メモリアクセスはされない。
あったとすると、ＰＣＳ２はそれに関係なく、オペラン
ドロードと結果のストアのメモリリクエストの発行と、
次の要素のためのオペランドアドレスの更新をして２要
素目の処理を終了する。しかし、ここで発行されたメモ
リリクエストは、リクエスト抑止回路１２において、マ
スクビットが“０”であるために無効にされ、メモリア
クセス装置には伝わらず、メモリアクセスはされない。
【００２５】このようなＰＣＳ２は各要素においていつ
も同じ処理をするが、対応するマスクビットが“１”で
あればメモリリクエストはそのままメモリまで伝わる
が、マスクビットが“０”であればリクエスト抑止回路
１２で無効化され、リクエストは出なかったこととな
る。そして、ＰＣＳ２は３２要素を１区切りにしてＭＣ
Ｓ１より先行して処理をする。
も同じ処理をするが、対応するマスクビットが“１”で
あればメモリリクエストはそのままメモリまで伝わる
が、マスクビットが“０”であればリクエスト抑止回路
１２で無効化され、リクエストは出なかったこととな
る。そして、ＰＣＳ２は３２要素を１区切りにしてＭＣ
Ｓ１より先行して処理をする。
【００２６】マスクレジスタ５にセットされたマスクデ
ータは、最上位ビットが当該要素のマスクビットでＭＣ
Ｓ先頭アドレス修飾回路７に入力されている。今、マス
クレジスタ５の最上位ビットは“１”であるから、ＭＣ
Ｓ先頭アドレスの最下位ビットが“１”に修飾され、Ｍ
ＣＳ先頭アドレスレジスタ８にセットされる。そしてＭ
ＣＳ１が起動され、オペランドリクエストの刈り取り，
データの読み出し，演算の実行，結果の書き込みが行な
われて１要素分の処理を終了する。
ータは、最上位ビットが当該要素のマスクビットでＭＣ
Ｓ先頭アドレス修飾回路７に入力されている。今、マス
クレジスタ５の最上位ビットは“１”であるから、ＭＣ
Ｓ先頭アドレスの最下位ビットが“１”に修飾され、Ｍ
ＣＳ先頭アドレスレジスタ８にセットされる。そしてＭ
ＣＳ１が起動され、オペランドリクエストの刈り取り，
データの読み出し，演算の実行，結果の書き込みが行な
われて１要素分の処理を終了する。
【００２７】この終了により、マスクレジスタ５は左に
１ビットシフトされ、２番目の要素のマスクビットが最
上位になる。２番目の要素なマスクビットは“０”であ
るから、ＭＣＳ先頭アドレスの最下位ビットが“０”に
修飾されて、マスク制御有のＭＣＳ１が起動されて、オ
ペランドリクエストの刈り取りも演算の実行も行わな
い。ただ、要素番号のカウントアップのみをして要素処
理を終了する。
１ビットシフトされ、２番目の要素のマスクビットが最
上位になる。２番目の要素なマスクビットは“０”であ
るから、ＭＣＳ先頭アドレスの最下位ビットが“０”に
修飾されて、マスク制御有のＭＣＳ１が起動されて、オ
ペランドリクエストの刈り取りも演算の実行も行わな
い。ただ、要素番号のカウントアップのみをして要素処
理を終了する。
【００２８】このようにＭＣＳ１は各要素において、対
応するマスクビットが“１”であれば、オペランドリク
エストの刈り取り，データの読み出し，演算の実行，例
外の検出，結果のストア，要素番号のカウントアップを
行い、マスクビットが“０”であれば要素番号のカウン
トアップを行う。
応するマスクビットが“１”であれば、オペランドリク
エストの刈り取り，データの読み出し，演算の実行，例
外の検出，結果のストア，要素番号のカウントアップを
行い、マスクビットが“０”であれば要素番号のカウン
トアップを行う。
【００２９】
【発明の効果】以上説明したように本発明は、オペラン
ドリクエスト発行部において、マスク情報の当該マスク
ビットの値に応じてメモリリクエストを変更し、マスク
ビットが“０”で演算処理をする必要がない場合には、
当該要素のリクエストを出さないようにしたので、ＭＣ
Ｓにおけるリクエストリプライ待がなくなり、ベクトル
命令の処理速度が向上するという効果がある。
ドリクエスト発行部において、マスク情報の当該マスク
ビットの値に応じてメモリリクエストを変更し、マスク
ビットが“０”で演算処理をする必要がない場合には、
当該要素のリクエストを出さないようにしたので、ＭＣ
Ｓにおけるリクエストリプライ待がなくなり、ベクトル
命令の処理速度が向上するという効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来の一例を示すブロック図である。
１，２ 制御記憶 ３ メモリアクセス装置 ４ メモリ ５，１０ マスクレジスタ ６，８ ＭＣＳ先頭アドレスレジスタ ７ ＭＣＳ先頭アドレス修飾回路 ９ 演算処理回路 １１ ＰＣＳアドレス分岐回路 １２ リクエスト抑止回路
Claims (3)
- 【請求項１】 中央処理装置のメイン処理をするマイク
ロプログラムを格納する第１の制御記憶と、 オペランドリクエスト用の第２の制御記憶と、 メモリから読み出されたベクトル命令のマスク情報を保
持し、ベクトル命令の１要素処理ごとに第１の制御記憶
の制御で上位ビット方向に１ビットずつシフトする機能
を持つ第１のマスクレジスタと、 マスク情報を保持し、ベクトル命令の１要素処理ごとに
前記第２の制御記憶の制御で上位のビット方向に１ビッ
トずつシフトする機能を持つ第１のマスクレジスタと、 前記第１のメモリオーバレイの最上位ビットの値に応じ
て前記第１の制御記憶のプログラムシーケンスを分岐す
るＭＣＳ先頭アドレス修飾回路とを設け、前記第２のマ
スクレジスタの最上位ビットの地に応じてメモリリクエ
ストを変更することを特徴とするベクトル命令処理装
置。 - 【請求項２】 前記メモリリクエストの変更を、前記第
２のマスクレジスタの最上位ビットとＰＣＳコマンドと
により行うようにしたことを特徴とする請求項１記載の
ベクトル命令処理装置。 - 【請求項３】 前記メモリリクエストの変更を、前記第
２のマスクレジスタの最上位ビットの値に応じて、前記
第２の制御記憶からのメモリリクエスト信号を無効とす
ることにより行うことを特徴とする請求項１記載のベク
トル命令処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14117992A JPH0683858A (ja) | 1992-06-02 | 1992-06-02 | ベクトル命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14117992A JPH0683858A (ja) | 1992-06-02 | 1992-06-02 | ベクトル命令処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683858A true JPH0683858A (ja) | 1994-03-25 |
Family
ID=15285987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14117992A Withdrawn JPH0683858A (ja) | 1992-06-02 | 1992-06-02 | ベクトル命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012134561A1 (en) * | 2011-04-01 | 2012-10-04 | Intel Corporation | Systems, apparatuses, and methods for jumps using a mask register |
-
1992
- 1992-06-02 JP JP14117992A patent/JPH0683858A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012134561A1 (en) * | 2011-04-01 | 2012-10-04 | Intel Corporation | Systems, apparatuses, and methods for jumps using a mask register |
| GB2502754A (en) * | 2011-04-01 | 2013-12-04 | Intel Corp | Systems, apparatuses, and methods for jumps using a mask register |
| GB2502754B (en) * | 2011-04-01 | 2020-09-02 | Intel Corp | Systems, apparatuses, and methods for jumps using a mask register |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949379A (en) | Pipeline data processing apparatus with high speed slave store | |
| EP0087785A2 (en) | Microprogram controlled data processing apparatus | |
| JP3505728B2 (ja) | 記憶制御装置 | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPH0683858A (ja) | ベクトル命令処理装置 | |
| US4547848A (en) | Access control processing system in computer system | |
| JPS6232508B2 (ja) | ||
| JPH0377137A (ja) | 情報処理装置 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS6149695B2 (ja) | ||
| JPS6125168B2 (ja) | ||
| JP2535593B2 (ja) | 情報処理装置 | |
| JPS63147231A (ja) | 命令の先取りを行なうデ−タ処理装置 | |
| JP3047992B2 (ja) | 主記憶キー制御方法 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPH0258648B2 (ja) | ||
| JPH09146769A (ja) | パイプライン処理装置 | |
| JPS6235694B2 (ja) | ||
| JPH07319693A (ja) | パイプライン処理方式 | |
| JPH01205340A (ja) | データ処理装置 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPH05189233A (ja) | 分岐命令制御回路 | |
| JPH03142528A (ja) | 情報処理装置 | |
| JPS6138497B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |