JP3505728B2 - 記憶制御装置 - Google Patents
記憶制御装置Info
- Publication number
- JP3505728B2 JP3505728B2 JP00388293A JP388293A JP3505728B2 JP 3505728 B2 JP3505728 B2 JP 3505728B2 JP 00388293 A JP00388293 A JP 00388293A JP 388293 A JP388293 A JP 388293A JP 3505728 B2 JP3505728 B2 JP 3505728B2
- Authority
- JP
- Japan
- Prior art keywords
- memory reference
- reference request
- instruction
- request
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
を保持するバッファを内部に保持し、単数または複数の
命令処理装置から送られるメモリ参照要求を処理する記
憶制御装置に係り、特に、記憶制御装置の高速化技術に
関する。
理システムの構成と記憶制御装置の動作について図3を
用いて説明する。データ処理システムは、命令処理装置
1〜2,記憶制御装置5,主記憶装置7で構成される。
記憶制御装置は、主記憶のデータの写しをブロックと呼
ばれる単位で保持する共有バッファ8、共有バッファに
保持されるデータのアドレスなどの情報を保持するアド
レスアレイ42などを内部に有する。各命令処理装置か
ら記憶制御装置に対し、命令の読みだし要求(IF),メモ
リオペランドの読みだし要求(OF),メモリオペラン
ドの書き込み要求(ST)の3種類のメモリ参照要求が
発行される。記憶制御装置は各メモリ参照要求に応じ
て、それに対応する処理を複数のステージ(P,J0,
J1,NC)に分けて実行する。
けるキュー20〜21を各命令処理装置に対応して備
え、キューは命令処理装置から送られるメモリ参照要求
を到着順に保持する。各キューの先頭に保持されるメモ
リ参照要求の中から1マシンサイクル毎に一つを選択
し、セレクタ40を通してレジスタ23に送る。以下、
この処理をPステージと呼ぶ。
要求はセレクタ41を通ってアドレスアレイ42に送ら
れる。通常セレクタ41はレジスタ23のメモリ参照要
求を選択するように制御される。アドレスアレイには共
有バッファ8に保持されるデータブロックのアドレスが
保持され、メモリ参照要求に含まれる参照アドレスと比
較することにより、データの有無を判定する。この処理
を、以下、J0ステージと呼ぶ。
(この場合をヒットと呼ぶ)、メモリ参照要求はレジス
タ26に送られる。そこで共有バッファ8を参照する。
読みだし要求であれば、読みだしたデータをレジスタ2
8に格納し、メモリ参照要求を発行した命令処理装置に
転送する。書き込み要求であればメモリ参照要求に含ま
れる書き込みデータを共有バッファに書き込む。この処
理を、以下、J1ステージと呼ぶ。
合(この場合をミスと呼ぶ)、レジスタ23のメモリ参
照要求は、主記憶参照待ち部25に送られ、主記憶装置
7にデータ転送要求を発行する。メモリ参照要求は主記
憶から必要なデータが共有バッファに転送されるまで主
記憶参照待ち部に保持される。この処理を、以下、NC
ステージと呼ぶ。なお主記憶装置から送られる応答85
に応じて、セレクタ41は主記憶参照待ち部側を選択
し、主記憶参照待ち部25のメモリ参照要求はレジスタ
26に送られ、J1ステージの処理が行なわれる。
リ参照要求遷移制御部30によってなされる。
おいて、一般に主記憶参照に要するマシンサイクル数は
数十マシンサイクルかかるため、この待ち時間は大き
い。あるメモリ参照要求が主記憶装置から必要なデータ
を転送されるまで待っている間に、後続メモリ参照要求
を待たせることなく処理すること(追い越し処理)によ
り、記憶制御装置の性能を向上させることができる。
リ参照要求には、処理する順序をある定められた範囲内
で守ることが要求されることが多い。例えばIBM社、
‘370/エックス エー プリンシプル オブ オペ
レーション’(‘370/XAPrinciple of Operation’)に
は、「メモリへの書き込みが命令の実行順序に従ってい
ないことが、主記憶に接続されている他の命令処理装置
から観測されないことを保証する」と記されている。こ
の例では命令の実行順序に対し図5に示すようにメモリ
参照順序を守る必要がある。通常、これは命令処理装置
側で守られるので、記憶制御装置はメモリ参照要求を受
付順に処理すればよい。しかし、高速化のために記憶制
御装置の内部で追い越し処理を実現しようとすると、そ
の中でメモリ参照順序を保証しなくてはならない。この
ため、例えば図6に示すような表を用いて、共有バッフ
ァのミスなどにより処理が待たされた先行メモリ参照要
求の種類と、同じ命令処理装置から送られる後続メモリ
参照要求の種類との組み合わせに応じて、追い越しの可
否を判定する必要がある。なお、図6において、無効欄
は対応するメモリ参照要求がない場合を示し、ハッチン
グがかかっている欄はメモリ参照要求の発行順序と命令
の実行順序が一致するように命令処理装置側で保証する
組み合わせを示す。
なる場合に、メモリ参照要求の追い越しを実現する例と
して特開昭61−20153 号公報がある。ここではメモリ参
照要求遷移制御部30の内部に追い越し判定部34を設
け、メモリ参照要求に含まれる要求元番号(命令処理装
置の識別子)を用いて要求元番号が異なる場合に追い越
し可能指示信号37を生成することにより、ミスを生じ
たメモリ参照要求を別の命令処理装置から送られるメモ
リ参照要求が追い越して処理する例が示されている。こ
の例では、ある命令処理装置から送られたメモリ参照要
求がミスすると、主記憶装置から必要なデータが共有バ
ッファに転送されて処理が再開されるまで各命令処理装
置に対応させて設けたキューを単位にメモリ参照要求の
選択を抑止することにより、同じ命令処理装置から送ら
れるメモリ参照要求を到着順に処理する。またこの例で
は、共有バッファのヒットミス判定に時間がかかるた
め、ヒットすることを仮定してメモリ参照要求を選択
し、ミスした場合はキューに戻している。
す。命令処理装置0から送られたメモリ参照要求1がク
ロックサイクルT2でミスと判定され、T3でNCステ
ージに遷移する。このため続けて選択されたメモリ参照
要求2は、仮にメモリ参照要求1を追い越しても所定の
メモリ参照順序が保証される場合であってもPステージ
に戻され、メモリ参照要求1がNCステージにいる間
(T8まで)Pステージで待たされる。一方、命令処理
装置1から送られたメモリ参照要求3はメモリ参照順序
を保証する必要がないため、メモリ参照要求1,2を追
い越すことができる。
のメモリ参照順序が保証されるならば、記憶制御装置の
内部において同じ命令処理装置から送られるメモリ参照
要求の間で追い越すことができる。追い越すことができ
れば、メモリ参照要求の記憶制御装置内部での待ち時間
を減らすことができる。しかし従来例では、追い越した
場合にメモリ参照順序を保証できないため、追い越すこ
とのできる範囲を悪目に制限している。
られるメモリ参照要求に対し、所定のメモリ参照順序を
保証しながら追い越しを可能にすることにより、メモリ
参照要求を高速に処理できる記憶制御装置を提供するこ
とにある。
め、本発明に示される記憶制御装置は、ある命令処理装
置から送られる第1のメモリ参照要求の処理が待ちを生
じた場合に、第1のメモリ参照要求に後続して同じ命令
処理装置から送られる第2のメモリ参照要求の処理を先
に行なうことの許可,不許可を判定する順序保証判定部
を備え、許可された場合に第2のメモリ参照要求を先に
処理する。
判定部は命令処理装置から送られるメモリ参照要求に含
まれるメモリ参照アドレス,命令処理装置の識別子,メ
モリ参照要求の種類,命令順序判定番号の全て、もしく
はその一部を用いて許可,不許可を判定する。
処理装置から送られるメモリ参照要求に対し、所定のメ
モリ参照順序を保証しながら追い越しが可能になる。
要求に含まれるメモリ参照アドレス,命令処理装置の識
別子,メモリ参照要求の種類,命令順序判定番号の全
て、もしくはその一部を用いることにより、追い越しの
許可,不許可を詳細に判定できるので、従来例に比べて
追い越しのできる場合を増やすことができる。
図1を用いて説明する。本発明に示される記憶制御装置
の構成は図3で説明した従来例と類似しているので、相
異点を中心に説明する。
求は、先に述べたように、共有バッファがヒットした場
合、P,J0,J1ステージという順に処理され、ミス
した場合はP,J0,NC,J1ステージという順に処
理される。なお以下の説明において、Pステージは各命
令処理装置毎に定められるため、命令処理装置の番号を
Pの後に付けて区別する場合がある。ミスしたメモリ参
照要求を保持する主記憶参照待ち部25(NCステージ
に相当)には複数のメモリ参照要求を保持することがで
きる。待ち部25に保持されるメモリ参照要求は、到着
順に主記憶に対してデータ転送要求を送り、必要なデー
タが共有バッファに転送されるまでそこに保持される。
メモリ参照要求が待ち部25に保持されるメモリ参照要
求よりも先に保持部26に遷移することにより実現され
る。このため、追い越しの可否はレジスタ23に保持さ
れるメモリ参照要求と待ち部25に保持される全てのメ
モリ参照要求とを比較し、可と判定された場合にレジス
タ23に保持されるメモリ参照要求を保持部26に遷移
させる。このようなメモリ参照要求の遷移はメモリ参照
要求遷移制御部30で制御され、追い越しの可否の判定
は追い越し判定部33で判定される。
求元番号(命令処理装置の識別子)と、命令の読みだし
要求(IF),メモリオペランドの読みだし要求(O
F),メモリオペランドの書き込み要求(ST)のいず
れかを示すメモリ参照要求の種類と、命令順序判定番号
と、メモリオペランドの書き込み要求(ST)の場合は
書き込みデータとが付加されて、各ステージを遷移す
る。命令順序判定番号は、そのメモリ参照要求を発行し
た命令の実行順序を示し、追い越しの可否を判定するた
めに使われる。命令順序判定番号は、例えば、命令の実
行順に従って番号を付けることにより生成できる。
成が異なる。図7は実施例1の追い越し判定部33の構
成を、図8は従来例の追い越し判定部34の構成を示
す。従来例では要求元番号のみを用いて追い越しの可否
を判定していたのに対し、実施例1では要求元番号に加
えて、参照アドレス,メモリ参照要求の種類,命令順序
判定番号を用いて追い越しの可否を判定する。
3に保持されるメモリ参照要求保持情報35と待ち部2
5に保持されるメモリ参照要求保持情報36からそれぞ
れ要求元番号を引き出して比較し、待ち部25に保持さ
れる有効なメモリ参照要求を発行した命令処理装置とレ
ジスタ23に保持されるメモリ参照要求を発行した命令
処理装置とが異なる場合に、追い越し可能指示信号37
を1(有効)にする。
25に保持される有効なメモリ参照要求を発行した命令
処理装置とレジスタ23に保持されるメモリ参照要求を
発行した命令処理装置とが異なる場合に加えて、それ以
外の場合、すなわち、待ち部25に保持されるメモリ参
照要求を発行した命令処理装置とレジスタ23に保持さ
れるメモリ参照要求を発行した命令処理装置が同じ場合
についても、所定の条件を満たす場合に追い越し可能指
示信号37を1にする。これは順序保証判定部39で制
御される。
るので、ここでは一例として、図6に示される条件を満
たす追い越し判定部の構成を示す。図6に示される記号
は図7(a)に示されるPCで符号化される。
る後続メモリ参照要求は追い越しできないと判定される
ので、順序保証判定部39は0(無効)を出力する。P
Cが1になる場合は、図5に示されるように、メモリ参
照要求の発行順序と命令の実行順序を一致させる必要が
あり、また図6に示されるように命令処理装置側でメモ
リ参照要求の発行順序と命令の実行順序を一致させてメ
モリ参照要求が発行されるため、記憶制御装置内で追い
越しすることはできない。
(参照するデータ領域が重ならない)場合に追い越しが
許可されるので、アドレス不一致指示信号103を出力
する。アドレス不一致指示信号はアドレス競合がない場
合に1を出力する。アドレス競合の検出は、例えば、レ
ジスタ23に保持されるメモリ参照要求が参照する共有
バッファのデータブロックのアドレスと待ち部25に保
持されるメモリ参照要求が参照する共有バッファのデー
タブロックのアドレスとを比較することにより判定でき
る。PCが2になる場合は、図6に示されるように命令
処理装置側でメモリ参照要求の発行順序と命令の実行順
序を一致させてメモリ参照要求が発行されるが、図5に
示されるように、アドレスの競合がない場合に追い越し
が認められているため、アドレスの競合がない場合に限
って追い越しを許可する。
序と命令の実行順序が正しい場合と逆転している場合で
動作が異なる。正しい場合は図5に示されるように追い
越しが禁止されているため0を出力する。逆転している
場合は、追い越しによりメモリ参照要求の発行順序と命
令の実行順序が正しくなるので1を出力する。PCが3
になる場合は、命令処理装置の内部でアドレス競合がな
いため追い越し可能と判定され、後続命令のOFメモリ
参照要求が先行命令のSTメモリ参照要求を追い越した
場合に生じる。この例では、命令順序判定番号を比較す
ることにより順序関係を判定し、メモリ参照要求の発行
順序と命令の実行順序が逆転している場合に1を出力す
る命令順序逆転指示信号104を用いている。
るため1を出力する。PCが4になる場合は、先行メモ
リ参照要求がない場合とメモリ参照要求の種類がIFの
場合である。先行メモリ参照要求がない場合は追い越し
されるメモリ参照要求が存在しないが、レジスタ23に
保持されるメモリ参照要求を保持部26に遷移させるた
め1を出力する。またメモリ参照要求の種類がIFの場
合は、図5に示されるように追い越し可能であるので1
を出力する。
部はメモリ参照要求の発行順序と命令の実行順序に関し
て所定の条件を満たしながら、追い越しの可否を判定し
ている。実施例1では追い越し条件を詳細に判定するた
めに、メモリ参照アドレス,メモリ参照要求の種類,命
令順序判定番号を用いていたが、その一部を用いること
もできる。ただしこの場合は追い越しのできる範囲が多
少制限されてしまうが、従来例よりは追い越しのできる
範囲は広い。例えば、メモリ参照要求の種類のみを用い
た場合は、メモリ参照要求の種類がIFの場合のみ、す
なわち、PCが4の場合のみ追い越しするようにでき
る。またメモリ参照要求の種類と参照アドレスを用いた
場合は、PCが2の場合と4の場合に追い越しするよう
にできる。さらにまたメモリ参照要求の種類と命令順序
判定番号を用いた場合は、PCが3の場合と4の場合に
追い越しするようにできる。メモリ参照要求の発行順序
と命令の実行順序に関する所定の条件は命令処理装置の
仕様に依存するので、命令処理装置の仕様に合わせて図
6に示されるような追い越し判定表を定義することによ
り、他の仕様であっても追い越し処理を実現できる。
に、同一要求元からの後続のメモリ参照要求が図6に示
される所定の条件を満たさず、追い越しを行なわない場
合の動作を図4を用いて説明する。
グでキュー20に保持されたメモリ参照要求1は、セレ
クタ40に選択されて、T2のタイミングでレジスタ2
3に遷移する。T2において主記憶からの応答はないの
でJ1選択回路はJ0側を選ぶように指示する。これを
受けてメモリ参照要求1はセレクタ41を通ってアドレ
スアレイ42に伝えられる。アドレスアレイを検索した
結果、メモリ参照要求1はミスと判定されミス指示信号
52(MISS)は1となる。この時、NCにはメモリ
参照要求が存在しないので待ち部25キュー全使用中指
示信号51(NCFULL)は0,J0側を選択してい
ることを示すレジスタ23選択指示信号75(J0SE
L)は1であるので、図9に示す遷移先決定部の論理回
路により、待ち部25入力ポインタ更新指示信号81
(NCS)が1となる。これを受けて、T3ではメモリ
参照要求1は待ち部キュー25へ遷移する。メモリ参照
要求1が待ち部25に遷移すると、主記憶7に必要なデ
ータの転送要求を発行する。T8でNC処理終了信号8
5が送られると、J1選択回路は待ち部25を選択し、
待ち部25選択指示信号76(NCSEL)を1にす
る。それを受けて、図9の論理回路により保持部26セ
ット信号82(J1S)が1となるので、メモリ参照要
求1がT9で保持部26に遷移して共有バッファを参照
する。
ミングでキュー20に保持されたメモリ参照要求2は、
T3のタイミングでレジスタ23に遷移する。ここでキ
ュー25に保持されるメモリ参照要求の要求元とレジス
タ23に保持されるメモリ参照要求の要求元が等しいた
め、要求元非同一指示信号101は0となる。更にメモ
リ参照要求の種類の組み合わせを図6に示される表を用
いて調べた結果、追い越し可能指示信号37は0となり
追い越しが不可と判定される。この場合として種々の場
合が考えられるが、先に追い越しが不可になる場合を説
明したので省略する。ここで、アドレスアレイ42の検
索結果はヒット、すなわち、ミス指示信号52は0であ
り、J0側を選択していることを示すレジスタ23選択
指示信号75(J0SEL)は1であり、レジスタ23
に保持されるメモリ参照要求2は命令処理装置0から送
られたことがレジスタ23に保持されるメモリ参照要求
保持情報35を調べることにより分かるので、図9に示
す遷移先決定部の論理回路により、P0ステージ出力ポ
インタ戻し指示信号77(P0R)が1となる。これを
受けて、P0ステージの出力ポインタが戻され、T4で
はメモリ参照要求2はP0ステージに差し戻されること
になる。差し戻されたメモリ参照要求2は、T8のタイ
ミングで主記憶からメモリ参照要求1に対するNC処理
終了信号85が返るので、J0選択回路46の制御に従
いT9で再度レジスタ23に遷移する。T9ではNCに
保持されるメモリ参照要求はないため追い越し可能信号
37は1となり、アドレスアレイの検索結果はヒット、
すなわち、ミス指示信号52は0であり、J0側を選択
していることを示すレジスタ23選択指示信号75(J
0SEL)は1であるので、図9に示す遷移先決定部の
論理回路により、保持部26セット信号82(J1S)
が1となる。これを受けてメモリ参照要求2はT10で
保持部26に遷移して共有バッファを参照する。
グでキュー21に保持されたメモリ参照要求3は、T4
のタイミングでレジスタ23に遷移する。このときレジ
スタ23に保持されるメモリ参照要求の要求元と待ち部
25に保持されるメモリ参照要求の要求元とが異なるた
めに、要求元非同一指示信号101が1となり追い越し
可能指示信号37は1となる。これを受けてメモリ参照
要求3はT4のタイミングで保持部26に遷移して共有
バッファを参照する。
リ参照要求が追い越しできない場合の動作を説明した。
この動作は従来例と同じである。
6に示される所定の条件を満たすため、追い越しする場
合の動作を図11を用いて説明する。ここでは図4に示
されるようにメモリ参照要求が到着した場合に、メモリ
参照要求2が追い越し可能と判定された場合の動作につ
いて、特にT3におけるメモリ参照要求2の動作につい
て詳細に説明する。
ュー20からレジスタ23に遷移する。ここでキュー2
5に保持されるメモリ参照要求の要求元とレジスタ23
に保持されるメモリ参照要求の要求元が等しいため、要
求元非同一指示信号101は0となる。しかしメモリ参
照要求の種類の組み合わせを図6に示される表を用いて
調べた結果、先に仮定したように、追い越し可能指示信
号37は1となり追い越し可能と判定される。例えば、
追い越し可能範囲指示信号102の値が4の場合に追い
越し可能と判定される。ここで、アドレスアレイ42の
検索結果はヒット、すなわち、ミス指示信号52は0で
あり、J0側を選択していることを示す選択指示信号7
5(J0SEL)は1であるので、セット信号82(J
1S)が1となる。これを受けてメモリ参照要求2はT
4で保持部26に遷移して共有バッファを参照すること
ができる。
ステージのキューのポインタを制御するポインタ制御部
について図15を用いて説明する。ポインタ制御部は、
入力ポインタ指示レジスタ133,出力ポインタ指示レ
ジスタ134を内部に持つ。これらがキューのどのエン
トリに入力されるデータを保持すべきか、またキューの
どのエントリからデータを出力すべきかを指定する。入
力ポインタ指示レジスタ133,出力ポインタ指示レジ
スタ134の値により、キューが全て使用中であること
を判定するキュー全使用中(FULL)判定部136、
およびキュー内に保持しているメモリ参照要求の数を判
定する保持要求数判定部135が設けられる。入力ポイ
ンタ更新指示信号120が1となったとき、入力ポイン
タ指示レジスタ133の値が1加算回路130により更
新される。出力ポインタ更新指示信号121が1となる
と、出力ポインタ指示レジスタ134の値が1加算回路
131により更新される。また、出力ポインタ後退指示
信号122が1となると、出力ポインタ指示レジスタ1
34の値が1減算回路132により戻されることにな
る。出力ポインタ更新指示信号121と出力ポインタ後
退指示信号122が同時に発行された場合には、後退指
示信号を優先する。
用いて説明する。
る。実施例1ではレジスタ23に保持されるメモリ参照
要求と待ち部25に保持されるメモリ参照要求を比較
し、追い越し不可と判定された場合にキュー20または
21に戻される。また特に説明しなかったがメモリ参照
要求がミスしたが待ち部25が一杯のため待ち部25に
遷移できない場合にキュー20または21に戻される。
このため一度キュー20または21に戻されると、主記
憶から応答が返り再度選択されるまで、戻されたメモリ
参照要求と、それに後続するメモリ参照要求が待たされ
ることになる。そこで実施例2では先行要求処理待ち部
24を設け、実施例1において戻されていたメモリ参照
要求をそこに保持する。これによりそれに後続するリク
エストがレジスタ23に遷移できるので、追い越し処理
ができる場合を増やすことができる。
RWステージ)を設けたため、実施例1の動作に加え
て、レジスタ23から待ち部24に遷移する場合と、待
ち部24からレジスタ23に遷移する場合がある。これ
らは遷移先決定部32、およびJ0選択回路44で制御
される。遷移先決定部32の回路構成を図10に示す。
また追い越し可否は待ち部25に保持されるメモリ参照
要求に加えて、待ち部24に保持されるメモリ参照要求
に対して判定する必要がある。このため追い越し判定部
には待ち部24および待ち部25に保持されるメモリ参
照要求保持情報36を入力している。
から送られるメモリ参照要求が追い越しできず、待ち部
24に遷移する場合の動作を説明する。ここでは図4に
示されるようにメモリ参照要求が到着した場合に、メモ
リ参照要求2が追い越し不可と判定された場合の動作に
ついて、特にT3におけるメモリ参照要求2の動作につ
いて説明する。
ュー20からレジスタ23に遷移する。先に仮定したよ
うに、追い越し可能指示信号37は0となり追い越し不
可と判定される。ここで、アドレスアレイ42の検索結
果はヒット、すなわちミス指示信号52は0であり、待
ち部24に保持されるメモリ参照要求はないので待ち部
24キュー全使用中指示信号50も0であるので、図1
0に示す遷移先決定部の論理回路により、待ち部24入
力ポインタ更新指示信号(PRS)が1となる。これを
受けてメモリ参照要求2はT4で待ち部24に遷移す
る。なお待ち部24が一杯の場合はキュー20出力ポイ
ンタ戻し指示信号77(P0R)が1になるのでキュー
20に戻される。T8のタイミングで主記憶からメモリ
参照要求1に対するNC処理終了信号85が返るので、
J0選択回路44は待ち部24にメモリ参照要求がある
ことを認識して、T9でメモリ参照要求2を再度レジス
タ23に遷移させる。J0選択回路44は、通常はキュ
ー20または21に保持されるメモリ参照要求をある優
先順位に基づいて選択するが、NC処理終了信号85を
受けると、その時に待ち部24に保持されているメモリ
参照要求を優先的に処理する。後の動作は図4に示され
る動作と同じである。
ようにメモリ参照要求が到着し、さらにT4のタイミン
グにおいて、命令処理装置0から送られるメモリ参照要
求4を受け付けた場合の動作を示す。この例ではメモリ
参照要求4がメモリ参照要求1ないしメモリ参照要求4
を追い越し可能であったとしても、メモリ参照要求2に
ブロックされてしまう。これに対し、実施例2では図1
4に示すように、図13と同じ様にメモリ参照要求が到
着しても、メモリ参照要求2は追い越し不可と判定され
ると待ち部24に遷移するため、メモリ参照要求4はT
5で追い越しの可否を判定し、追い越し可能な場合に保
持部26に遷移することができる。このように実施例2
では実施例1に比べ、追い越しできる場合を増やすこと
ができる。
られるメモリ参照要求に対し、所定のメモリ参照順序を
保証しながら追い越し処理が可能になるので、メモリ参
照要求が高速に処理される。よって記憶制御装置とそれ
に接続された命令処理装置からなるデータ処理システム
の性能が向上する。
要求に含まれる命令処理装置の識別子,メモリ参照要求
の種類,命令順序判定番号の全て、もしくはその一部を
用いて追い越しの許可,不許可を詳細に判定することに
より、追い越しのできる場合を増やすことができるの
で、さらに性能が向上する。
説明図。
路の説明図。
図。
合の動作例の説明図。
動作例の説明図。
ファ、20,21…メモリ参照要求キュー、23…レジ
スタ、25…主記憶参照待ち部、26…メモリ参照要求
保持部、28…読みだしデータレジスタ、30…メモリ
参照要求遷移制御部、31…遷移先決定部、33,34
…追い越し判定部、35,36…メモリ参照要求保持情
報、37…追い越し可能指示信号、38…要求元不一致
判定部、39…順序保証判定部、40,41…セレク
タ、42…共有バッファ用アドレスアレイ、43…ヒッ
ト/ミス判定回路、45,46…選択回路、51…キュ
ー全使用中指示信号、52…ミス指示信号、68,69
…入力ポインタ制御信号、70,71…選択元指示信
号、72,75,76…選択指示信号、77,78…出
力ポインタ戻し指示信号、79,82…セット信号、8
1…入力ポインタ更新指示信号、85…NC処理終了信
号、86…共有バッファ書き込み中指示信号。
Claims (3)
- 【請求項1】単一もしくは複数の命令処理装置から送ら
れるメモリ参照要求に応じて共有バッファに対してデー
タの読み書きを行なう記憶制御装置において、命令処理
装置から送られる第1のメモリ参照要求の処理が待ちを
生じた場合に、前記第1のメモリ参照要求に後続して前
記命令処理装置から送られる第2のメモリ参照要求の処
理を先に行なうことの許可,不許可を前記第1及び第2
のメモリ参照要求の種類により判定する順序保証判定部
を備え、許可された場合に前記第2のメモリ参照要求を
先に処理することを特徴とする記憶制御装置。 - 【請求項2】前記順序保証判定部は、前記命令処理装置
から送られる前記メモリ参照要求に含まれるメモリ参照
アドレス,命令処理装置の識別子,命令順序判定番号の
全て、もしくはその一部を用いて許可,不許可を判定す
る請求項1記載の記憶制御装置。 - 【請求項3】命令処理部と、主記憶のデータの写しを保
持するバッファと、前記命令処理部から送られるメモリ
参照要求に応じて前記バッファに対してデータの読み書
きを行なう記憶制御部と、前記命令処理部から送られる
第1のメモリ参照要求の処理が待ちを生じた場合に前記
第1のメモリ参照要求に後続して前記命令処理部から送
られる第2のメモリ参照要求の処理を先に行なうことの
許可/不許可を前記第1及び第2のメモリ参照要求の種
類により判定する順序保証判定部とを備えた情報処置装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00388293A JP3505728B2 (ja) | 1993-01-13 | 1993-01-13 | 記憶制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00388293A JP3505728B2 (ja) | 1993-01-13 | 1993-01-13 | 記憶制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003177453A Division JP2004005710A (ja) | 2003-06-23 | 2003-06-23 | 情報処置装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06214875A JPH06214875A (ja) | 1994-08-05 |
JP3505728B2 true JP3505728B2 (ja) | 2004-03-15 |
Family
ID=11569558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00388293A Expired - Lifetime JP3505728B2 (ja) | 1993-01-13 | 1993-01-13 | 記憶制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3505728B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3011044B2 (ja) * | 1995-03-13 | 2000-02-21 | 日本電気株式会社 | 入出力制御装置 |
WO2001053951A1 (fr) | 2000-01-19 | 2001-07-26 | Fujitsu Limited | Dispositif et procede de commande de memoire |
US8117392B2 (en) | 2003-10-22 | 2012-02-14 | Intel Corporation | Method and apparatus for efficient ordered stores over an interconnection network |
WO2005041047A2 (en) * | 2003-10-22 | 2005-05-06 | Intel Corporation | Method and apparatus for efficient ordered stores over an interconnection network |
US20060112240A1 (en) * | 2004-11-24 | 2006-05-25 | Walker Robert M | Priority scheme for executing commands in memories |
US8199759B2 (en) * | 2009-05-29 | 2012-06-12 | Intel Corporation | Method and apparatus for enabling ID based streams over PCI express |
JP2014006807A (ja) | 2012-06-26 | 2014-01-16 | Fujitsu Ltd | 演算処理装置、キャッシュメモリ制御装置及びキャッシュメモリの制御方法 |
JP6384380B2 (ja) * | 2015-03-27 | 2018-09-05 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
-
1993
- 1993-01-13 JP JP00388293A patent/JP3505728B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06214875A (ja) | 1994-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5043868A (en) | System for by-pass control in pipeline operation of computer | |
US5293500A (en) | Parallel processing method and apparatus | |
US4149244A (en) | Data processing system including a program-executing secondary system controlling a program-executing primary system | |
US4244019A (en) | Data processing system including a program-executing secondary system controlling a program-executing primary system | |
EP0431326A2 (en) | Inter-processor interrupts in an n-element multi-processor | |
JP2581323B2 (ja) | 参照ビット,変更ビットの更新方法 | |
WO1996027833A1 (fr) | Unite de traitement informatique | |
JP3505728B2 (ja) | 記憶制御装置 | |
EP0223150B1 (en) | Information processing apparatus | |
US6738837B1 (en) | Digital system with split transaction memory access | |
US6883077B2 (en) | Cache control device and method with TLB search before key receipt | |
US6571301B1 (en) | Multi processor system and FIFO circuit | |
JP2004005710A (ja) | 情報処置装置 | |
KR100241970B1 (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
JP3481425B2 (ja) | キャッシュ装置 | |
US5276853A (en) | Cache system | |
US4737908A (en) | Buffer memory control system | |
EP0700005B1 (en) | Vector data bypass mechanism for vector computer | |
US5896505A (en) | Data transfer system and method for dividing an original data read instruction into individual read demands for each data element | |
JPH0962633A (ja) | ネットワーク制御装置 | |
US20010005870A1 (en) | External bus control system | |
JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
JPH02301830A (ja) | 情報処理方式 | |
KR870000117B1 (ko) | 액세스 제어 처리방식 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |