JPH03142528A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03142528A JPH03142528A JP1281421A JP28142189A JPH03142528A JP H03142528 A JPH03142528 A JP H03142528A JP 1281421 A JP1281421 A JP 1281421A JP 28142189 A JP28142189 A JP 28142189A JP H03142528 A JPH03142528 A JP H03142528A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dividend
- result
- arithmetic
- length integer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000010365 information processing Effects 0.000 claims description 12
- 238000013500 data storage Methods 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、情報処理における2のべき乗値定数の除数に
よって被除数を除算する情報処理装置に関・する。
よって被除数を除算する情報処理装置に関・する。
(従来の技術)
従来より、情報処理における演算の一つに2のべき乗の
値を持つ定数によっての除算がある。
値を持つ定数によっての除算がある。
ところで、計算機による除算は比較的時間を要する演算
であるため、その演算速度を向上させるためには、従来
の言語処理系(コンパイラ)においてコンパイル時に除
算をシフト演算に置換える処理を行っている。
であるため、その演算速度を向上させるためには、従来
の言語処理系(コンパイラ)においてコンパイル時に除
算をシフト演算に置換える処理を行っている。
しかし、例えばLi5p (LISt Process
or)等の関数型言語では、演算のデータが実行時に動
的に決定されてしまい、2のべき乗による除算を単純に
シフト演算に置換えることができないため、成算処理速
度の向上の妨げとなっている。
or)等の関数型言語では、演算のデータが実行時に動
的に決定されてしまい、2のべき乗による除算を単純に
シフト演算に置換えることができないため、成算処理速
度の向上の妨げとなっている。
(発明が解決しようとする課題)
このように、上述した従来の関数型言語を用いた計算機
では、2のべき乗による除算を単純にシフト演算に置換
えることができないため、演算処理速度の向上の妨げと
なっている。
では、2のべき乗による除算を単純にシフト演算に置換
えることができないため、演算処理速度の向上の妨げと
なっている。
本発明は、このような串情に対処して威されたもので、
演算処理速度の向上を図ることができる情報処理装置を
提供することを目的とする。
演算処理速度の向上を図ることができる情報処理装置を
提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明の情報処理装置は、上記の目的を達成するために
、データ値を格納するデータ値格納手段と、2のべき乗
を持つ除数データが入力されたとき、この除数データと
データ値格納手段からの被除数データとの演算を行う演
算処理手段と、マイクロコードから得られるタグ値とデ
ータ値格納手段から得られる被除数データのタグ値とを
比較することによって被除数データが固定長整数である
か否かを判定するデータ型判定手段と、このデータ型判
定手段による判定結果、被除数データが固定長整数であ
る場合に演算処理手段による演算結果をデータ値格納手
段に格納させる格納制御手段と、データ型判定手段によ
る判定結果、被除数データが固定長整数でない場合にe
L算処理手段による演算結果を被除数データのデータ型
に応じた所定の処理へ振分ける演算結果振分は手段とを
具備したものである。
、データ値を格納するデータ値格納手段と、2のべき乗
を持つ除数データが入力されたとき、この除数データと
データ値格納手段からの被除数データとの演算を行う演
算処理手段と、マイクロコードから得られるタグ値とデ
ータ値格納手段から得られる被除数データのタグ値とを
比較することによって被除数データが固定長整数である
か否かを判定するデータ型判定手段と、このデータ型判
定手段による判定結果、被除数データが固定長整数であ
る場合に演算処理手段による演算結果をデータ値格納手
段に格納させる格納制御手段と、データ型判定手段によ
る判定結果、被除数データが固定長整数でない場合にe
L算処理手段による演算結果を被除数データのデータ型
に応じた所定の処理へ振分ける演算結果振分は手段とを
具備したものである。
(作 用)
本発明の情報処理装置では、2のべき乗を持つ除数デー
タが入力されたとき、演算処理手段がその除数データと
データ値格納手段からの被除数データとの演算を行う。
タが入力されたとき、演算処理手段がその除数データと
データ値格納手段からの被除数データとの演算を行う。
このとき、データ型判定手段がマイクロコードから得ら
れるタグ値とデータ値格納手段から得られる被除数デー
タのタグ値とを比較することによって被除数データが固
定長整数であるか否かを判定する。
れるタグ値とデータ値格納手段から得られる被除数デー
タのタグ値とを比較することによって被除数データが固
定長整数であるか否かを判定する。
そして、データ型判定手段による判定結果、被除数デー
タが固定長整数である場合には格納制御手段は演算処理
手段による演算結果をデータ値格納手段に格納させ、ま
た被除数データが固定長整数でない場合には所定処理制
御手段は演算処理手段による演算結果を被除数データの
データ型に応じた所定の処理へ振分ける。
タが固定長整数である場合には格納制御手段は演算処理
手段による演算結果をデータ値格納手段に格納させ、ま
た被除数データが固定長整数でない場合には所定処理制
御手段は演算処理手段による演算結果を被除数データの
データ型に応じた所定の処理へ振分ける。
(実施例)
以下、本発明の実施例の詳細を図面に基づいて説明する
。
。
第1図は、本発明の情報処理装置の一実施例を示すもの
である。
である。
同図に示すように、情報処理装置は、レジスタ書込制御
回路l、レジスタファイル2、データ型判定回路3、マ
イクロプログラム制御回路4、演算処理装置5を備えて
構成されている。
回路l、レジスタファイル2、データ型判定回路3、マ
イクロプログラム制御回路4、演算処理装置5を備えて
構成されている。
レジスタ書込制御回路1は、レジスタファイル2の書込
み動作を制御する。
み動作を制御する。
レジスタファイル2は、被除数や後述するデータ型判定
回路3による判定の結果、被除数データ9が固定長整数
である場合に演算処理装置5による演算結果のデータ値
等を保持するレジスタ群である。
回路3による判定の結果、被除数データ9が固定長整数
である場合に演算処理装置5による演算結果のデータ値
等を保持するレジスタ群である。
データ型判定回路3は、レジスタファイル2へ書込むべ
き演算結果を有効とするか無効とするかをレジスタファ
イル2から得られる被除数データのタグ値6とマイクロ
コードから得られるタグj直7とを比較することによっ
て判定する。
き演算結果を有効とするか無効とするかをレジスタファ
イル2から得られる被除数データのタグ値6とマイクロ
コードから得られるタグj直7とを比較することによっ
て判定する。
つまり、被除数データ9が同定長整数であると判定され
た場合は演算結果が有効とされ、固定長整数でないと判
定された場合は演算結果が無効とされる。
た場合は演算結果が有効とされ、固定長整数でないと判
定された場合は演算結果が無効とされる。
ここで、マイクロコードとは、乗算、除算等のマクロ命
令の処理方法を規定する小さなサイズのプログラムリス
トをいう。
令の処理方法を規定する小さなサイズのプログラムリス
トをいう。
マイクロプログラム制御回路4は、データ型判定回路3
による判定の結果、被除数データのタグ値6が固定長整
数以外であるとき、シフト演算以外の処理制御を実行す
る。
による判定の結果、被除数データのタグ値6が固定長整
数以外であるとき、シフト演算以外の処理制御を実行す
る。
演算処理装置5は、通常の演算やシフト処理等を行う。
このような構成の情報処理装置は、次のような動作を行
う。
う。
まず、演算処理装置5に2のべき乗を持つ定数値たる除
数データ8が入力されると、レジスタファイル2に保持
されている被除数データ9が演算処理装置5に送り込ま
れる。
数データ8が入力されると、レジスタファイル2に保持
されている被除数データ9が演算処理装置5に送り込ま
れる。
そして、演算処理装置5は、2のべき乗を持つ定数値を
除数として演算を行う。
除数として演算を行う。
このとき、データ型判定回路3がレジスタファイル2か
ら得られる被除数データのタグ値6とマイクロコードか
ら得られるタグ値7とを比較することによって被除数デ
ータ9が固定長整数であるか否かを判定する。
ら得られる被除数データのタグ値6とマイクロコードか
ら得られるタグ値7とを比較することによって被除数デ
ータ9が固定長整数であるか否かを判定する。
この判定の結果、被除数データ9が固定長整数であれば
データ型判定回路3からレジスタ書込制御回路1へ演算
処理装置5による演算結果の書込みを許可する信号が送
られ、これによりレジスタファイル2にその演算結果が
書込まれる。
データ型判定回路3からレジスタ書込制御回路1へ演算
処理装置5による演算結果の書込みを許可する信号が送
られ、これによりレジスタファイル2にその演算結果が
書込まれる。
一方、データ型判定回路3によるf’11定の結果、被
除数データ9が固定長整数以外であればデータ型判定回
路3からレジスタ書込制御回路1へ演算処理装置5によ
る演算結果の書込みを許可しない信号が送られ、これに
よりレジスタファイル2にその演算結果が書込まれるこ
とが阻止される。
除数データ9が固定長整数以外であればデータ型判定回
路3からレジスタ書込制御回路1へ演算処理装置5によ
る演算結果の書込みを許可しない信号が送られ、これに
よりレジスタファイル2にその演算結果が書込まれるこ
とが阻止される。
この後、処理がマイクロプログラム制御回路4に移され
、このマイクロプログラム制御回路4は、演算処理装置
5による演算結果を被除数データ9のデータ型に応じた
適切な処理に振分ける。
、このマイクロプログラム制御回路4は、演算処理装置
5による演算結果を被除数データ9のデータ型に応じた
適切な処理に振分ける。
このように、本実施例では、データ型判定回路3による
判定の結果、被除数データ9が固定長整数であれば演算
結果をレジスタファイル2に書込み、被除数データ9が
固定長整数以外であればマイクロプログラム制御回路4
により演算結果を被除数データ9のデータ型に応じた適
切な処理に振分けるようにしたので、演算処理速度が向
上する。
判定の結果、被除数データ9が固定長整数であれば演算
結果をレジスタファイル2に書込み、被除数データ9が
固定長整数以外であればマイクロプログラム制御回路4
により演算結果を被除数データ9のデータ型に応じた適
切な処理に振分けるようにしたので、演算処理速度が向
上する。
[発明の効果〕
以上説明したように、本発明の情報処理装置によれば、
データ型判定手段による判定の結果、被除数データが固
定長整数であれば演算結果をデータ値格納手段に書込み
、被除数データが固定長整数以外であれば演算結果振分
は手段により演算結果を被除数データのデータ型に応じ
た適切な処理に振分けるようにしたので、演算処理速度
の向上を図ることかできる。
データ型判定手段による判定の結果、被除数データが固
定長整数であれば演算結果をデータ値格納手段に書込み
、被除数データが固定長整数以外であれば演算結果振分
は手段により演算結果を被除数データのデータ型に応じ
た適切な処理に振分けるようにしたので、演算処理速度
の向上を図ることかできる。
第1図は本発明の情報処理装置の一実施例を示すブロッ
ク図である。 1・・・レジスタ書込制御回路、2・・・レジスタファ
イル、3・・・データ型判定回路、4・・・マイクロプ
ログラム制御回路、5・・・演算処理装置、6,7・・
タグ値、8・・・除数゛データ、9・・・被除数データ
。
ク図である。 1・・・レジスタ書込制御回路、2・・・レジスタファ
イル、3・・・データ型判定回路、4・・・マイクロプ
ログラム制御回路、5・・・演算処理装置、6,7・・
タグ値、8・・・除数゛データ、9・・・被除数データ
。
Claims (1)
- (1)データ値を格納するデータ値格納手段と、2のべ
き乗を持つ除数データが入力されたとき、この除数デー
タと前記データ値格納手段からの被除数データとの演算
を行う演算処理手段と、マイクロコードから得られるタ
グ値と前記データ値格納手段から得られる被除数データ
のタグ値とを比較することによって前記被除数データが
固定長整数であるか否かを判定するデータ型判定手段と
、 このデータ型判定手段による判定結果、前記被除数デー
タが固定長整数である場合に前記演算処理手段による演
算結果を前記データ値格納手段に格納させる格納制御手
段と、 前記データ型判定手段による判定結果、前記被除数デー
タが固定長整数でない場合に前記演算処理手段による演
算結果を前記被除数データのデータ型に応じた所定の処
理へ振分ける演算結果振分け手段と を具備したことを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1281421A JPH03142528A (ja) | 1989-10-27 | 1989-10-27 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1281421A JPH03142528A (ja) | 1989-10-27 | 1989-10-27 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03142528A true JPH03142528A (ja) | 1991-06-18 |
Family
ID=17638927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1281421A Pending JPH03142528A (ja) | 1989-10-27 | 1989-10-27 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03142528A (ja) |
-
1989
- 1989-10-27 JP JP1281421A patent/JPH03142528A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2539199B2 (ja) | デジタルプロセッサ制御装置 | |
US5727227A (en) | Interrupt coprocessor configured to process interrupts in a computer system | |
JPS6014341A (ja) | 基本命令セツト計算機システムにおけるトラツプ割込み方式 | |
JP2000020320A (ja) | コンパイル方法、例外処理方法、及びコンピュータ | |
JPWO2003025743A1 (ja) | Javaアクセラレータを備えたプロセッサシステム | |
JPH0769818B2 (ja) | デ−タ処理装置 | |
KR930018378A (ko) | 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 | |
JPH0743646B2 (ja) | 条件コ−ド発生装置 | |
JPH0242569A (ja) | ベクター処理システムに用いる文脈スイッチング方法及び装置 | |
JPS6217252B2 (ja) | ||
US4807113A (en) | Microprogrammed control data processing apparatus in which operand source and/or operand destination is determined independent of microprogram control | |
US4460970A (en) | Digital data processing system using unique techniques for handling the leading digits and the signs of operands in arithmetic operations | |
JPH0683582A (ja) | データ演算装置 | |
JPH0743648B2 (ja) | 情報処理装置 | |
JPH03142528A (ja) | 情報処理装置 | |
EP0101718B1 (en) | Computer with automatic mapping of memory contents into machine registers | |
JPH0377137A (ja) | 情報処理装置 | |
JPS6032220B2 (ja) | 情報処理装置 | |
KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
JP2814683B2 (ja) | 命令処理装置 | |
JPH03226830A (ja) | 情報処理装置 | |
JPS5955546A (ja) | フア−ムウエア処理装置 | |
JP2856784B2 (ja) | 電子計算機 | |
US6289439B1 (en) | Method, device and microprocessor for performing an XOR clear without executing an XOR instruction | |
JPH0535499A (ja) | データ処理装置及びデータ処理方法 |