JPS63187339A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63187339A JPS63187339A JP62018696A JP1869687A JPS63187339A JP S63187339 A JPS63187339 A JP S63187339A JP 62018696 A JP62018696 A JP 62018696A JP 1869687 A JP1869687 A JP 1869687A JP S63187339 A JPS63187339 A JP S63187339A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- instruction
- interruption
- instruction processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 230000006870 function Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
〈産業上の利用分野〉
本発明は例えば高速アドレス変換バッファ（ＴＬＢ）の
ミスヒツトやマシンチェックなどの割込み処理を実行す
るのに適した情報処理装置に関する。
ミスヒツトやマシンチェックなどの割込み処理を実行す
るのに適した情報処理装置に関する。
（従来の技術）
従来の情報処理装置においては、同一のブ［１セツサに
よりシステムプログラムに従って命令・実行を行なうと
同時にＴＬＢミスヒツト、マシンチェックなどの割込み
処理も行なっていた。
よりシステムプログラムに従って命令・実行を行なうと
同時にＴＬＢミスヒツト、マシンチェックなどの割込み
処理も行なっていた。
そのため、例えばエラーの発生したオペランドアドレス
等のエラー情報を所定のメモリ空間に保持しておき、そ
の保持された内容を割込み処理の中で読み出していた。
等のエラー情報を所定のメモリ空間に保持しておき、そ
の保持された内容を割込み処理の中で読み出していた。
従って、従来の情報処理装置にあっては、論理が複雑に
なったり、割込み処理が遅くなるなどの不具合があった
。
なったり、割込み処理が遅くなるなどの不具合があった
。
（発明が解決しようとする問題点）
このように、従来の情報処理装置の場合には、同一プロ
セッサにより命令・実行と全ての割込み処理とを行なっ
ていたため、論理が複雑になったり割込み処理が遅くな
るなどの不具合があった。
セッサにより命令・実行と全ての割込み処理とを行なっ
ていたため、論理が複雑になったり割込み処理が遅くな
るなどの不具合があった。
その結果、命令処理プロセッサとしての機能構成が複雑
になったり、受は持った割込みの処理を高速に行なうこ
とが困難になるなどの問題が生じた。
になったり、受は持った割込みの処理を高速に行なうこ
とが困難になるなどの問題が生じた。
本発明は、上記事情に鑑みてなされたものであり、王の
目的は、命令処理プロセッサの機能構成の簡素化と、割
込み処理の高速化とを図ることにある。
目的は、命令処理プロセッサの機能構成の簡素化と、割
込み処理の高速化とを図ることにある。
［発明の構１
（問題点を解決するための手段）
本発明の情報処理装置は上記の目的を達成するため、主
メモリのプログラムエリアから命令を読出し、この命令
を実行する命令処理プロセッサと、この命令処理プロセ
ッサが命令処理中に出力した所定の割込みを受付けた際
、その割込み処理を実行する割込み処理専用プロセッサ
とを具備することを特徴とする。
メモリのプログラムエリアから命令を読出し、この命令
を実行する命令処理プロセッサと、この命令処理プロセ
ッサが命令処理中に出力した所定の割込みを受付けた際
、その割込み処理を実行する割込み処理専用プロセッサ
とを具備することを特徴とする。
（作用）
このような構成によれば、命令処理プロセッサにおいて
命令処理中にＴＬＢミスヒツトやマシンチェックなどの
割込みを受付けた際、命令処理プロセッサはその割込み
処理の制御を割込み処理専用プロセッサに渡して直ちに
命令処理を続行することができる。
命令処理中にＴＬＢミスヒツトやマシンチェックなどの
割込みを受付けた際、命令処理プロセッサはその割込み
処理の制御を割込み処理専用プロセッサに渡して直ちに
命令処理を続行することができる。
従って、命令処理プロセッサと割込み処理専用プロセッ
サとが並行して処理を行なうので、システムの割込み処
理の速度が向上される。また、命令処理プロセッサの構
成を簡単なものにすることができる。
サとが並行して処理を行なうので、システムの割込み処
理の速度が向上される。また、命令処理プロセッサの構
成を簡単なものにすることができる。
（実施例）
第１図は本発明が適用された情報処理装置の要部概略を
示すブロック図である。
示すブロック図である。
図中、１は主メモリ、２は命令を実行するプロセッサ、
３は割込み処理の一部を受は持つプロセッサ、４は主メ
モリ１とプロセッサ２との間のデータアドレス、制御信
号用のライン、５は主メモリ１とプロセッサ３との間の
データアドレス、制御信号用のライン、６はプロセッサ
２からプロセッサ３へ割込み処理を依−する信号線、７
はプロセッサ３が割込み処理に必要なデータをプロセッ
サ２から読出すための信号線、８および９はプロセッサ
３からプロセッサ２に送出される信号の信号線である。
３は割込み処理の一部を受は持つプロセッサ、４は主メ
モリ１とプロセッサ２との間のデータアドレス、制御信
号用のライン、５は主メモリ１とプロセッサ３との間の
データアドレス、制御信号用のライン、６はプロセッサ
２からプロセッサ３へ割込み処理を依−する信号線、７
はプロセッサ３が割込み処理に必要なデータをプロセッ
サ２から読出すための信号線、８および９はプロセッサ
３からプロセッサ２に送出される信号の信号線である。
次に動作を説明すると、プロセッサ２は、通常主メモリ
１から読出した命令を実行する。たまたま、命令の処理
中にエラーあるいはＴＬＢミスヒットなどが検出された
場合、プロセッサ２は処理を止めると同時に、信号線６
によりプロセッサ３へ割込み処理の依頼をする。
１から読出した命令を実行する。たまたま、命令の処理
中にエラーあるいはＴＬＢミスヒットなどが検出された
場合、プロセッサ２は処理を止めると同時に、信号線６
によりプロセッサ３へ割込み処理の依頼をする。
この割込み処理の依頼を受けたプロセッサ３は、割込み
処理に必要な情報を信号線７を通してプロセッサ２から
読出し、この割込み処理を実行する。
処理に必要な情報を信号線７を通してプロセッサ２から
読出し、この割込み処理を実行する。
しかし、プロセッサ３の処理の結果によっては、プロセ
ッサ２を再スタートさせ、命令の処理を続行することが
できる場合がある。この場合には、信号線８によって命
令処理を続行してよい旨プロセッサ３からプロセッサ２
に知らせることになる。
ッサ２を再スタートさせ、命令の処理を続行することが
できる場合がある。この場合には、信号線８によって命
令処理を続行してよい旨プロセッサ３からプロセッサ２
に知らせることになる。
逆に、プロセッサ２において命令の処理を続行すること
ができない場合がある。この場合には、信号線９によっ
て命令処理を直ちに中断する旨プロセッサ３からプロセ
ッサ２に知られることになる。
ができない場合がある。この場合には、信号線９によっ
て命令処理を直ちに中断する旨プロセッサ３からプロセ
ッサ２に知られることになる。
なお、前者のようにプロセッサ２において命令処理を続
行することができる場合としては、ＴＬＢミスヒツトな
どがあり、この場合はＴ Ｌ Ｂの内容を主メモリを用
いてリプレースすれば命令処理を続行することができる
。
行することができる場合としては、ＴＬＢミスヒツトな
どがあり、この場合はＴ Ｌ Ｂの内容を主メモリを用
いてリプレースすれば命令処理を続行することができる
。
これに対し、後者のようにプロセッサ２において命令の
処理を続行することができない場合としでは、ページフ
ォールなどが発生したときであり、このときはオペレー
テングシステム（Ｏ８）の助けが必要となる。
処理を続行することができない場合としでは、ページフ
ォールなどが発生したときであり、このときはオペレー
テングシステム（Ｏ８）の助けが必要となる。
また、データの読出しエラー（パリティエラー）が発生
した際、プロセッサ３でリトライすることができるケー
スもあるし、これが不可のケースもある。この際には、
上記の何れかに割当てることができる。
した際、プロセッサ３でリトライすることができるケー
スもあるし、これが不可のケースもある。この際には、
上記の何れかに割当てることができる。
また、セグメントテーブルを参照する時は、ライン５を
用いて、割込み処理プロセッサ３が主メ七孕搭アクセス
することが可能である。
用いて、割込み処理プロセッサ３が主メ七孕搭アクセス
することが可能である。
［発明の効果］
以−Ｌ説明したように本発明が適用された情報処理装置
であれば、 （１）命令処理プロセッサの構成が簡単になる。
であれば、 （１）命令処理プロセッサの構成が簡単になる。
（２）命令処理プロセッサにおいて命令処理中に発生ず
るイベントの処理を割込み専用プロセッサで実行するこ
とができるため、この情報処理装置のシステム全体の処
理を高速化することができる。
るイベントの処理を割込み専用プロセッサで実行するこ
とができるため、この情報処理装置のシステム全体の処
理を高速化することができる。
（３）割込専用プロセッサに診ｌ！Ｆｉｌ！！Ｊ能を持
たせることによって信頼性を向上させることかできる。
たせることによって信頼性を向上させることかできる。
等の利点がある。
第１図は本発明が適用された情報処理装置の要部概略を
示すブロック図である。 １・・・主メモリ ２・・・命令処理を行なうプロセッサ ３・・・割込み処理専用プロセッサ 使人ｆｒ江士三好保男 窮１図
示すブロック図である。 １・・・主メモリ ２・・・命令処理を行なうプロセッサ ３・・・割込み処理専用プロセッサ 使人ｆｒ江士三好保男 窮１図
Claims (1)
- （１）主メモリのプログラムエリアから命令を読出し、
この命令を実行する命令処理プロセッサと、この命令処
理プロセッサが命令処理中に出力した所定の割込みを受
付けた際、その割込み処理を実行する割込み処理専用プ
ロセッサとを具備することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018696A JPS63187339A (ja) | 1987-01-30 | 1987-01-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018696A JPS63187339A (ja) | 1987-01-30 | 1987-01-30 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63187339A true JPS63187339A (ja) | 1988-08-02 |
Family
ID=11978790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62018696A Pending JPS63187339A (ja) | 1987-01-30 | 1987-01-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63187339A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04182834A (ja) * | 1990-11-19 | 1992-06-30 | Toshiba Corp | 情報処理装置 |
| JP2009187223A (ja) * | 2008-02-05 | 2009-08-20 | Nec Corp | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム |
-
1987
- 1987-01-30 JP JP62018696A patent/JPS63187339A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04182834A (ja) * | 1990-11-19 | 1992-06-30 | Toshiba Corp | 情報処理装置 |
| JP2009187223A (ja) * | 2008-02-05 | 2009-08-20 | Nec Corp | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JPS63187339A (ja) | 情報処理装置 | |
| JPS62239235A (ja) | オペレ−シヨンコ−ドの高速比較動作を備えたデ−タプロセツサ | |
| JPS6312030A (ja) | 情報処理装置のエラ−処理機構 | |
| JP2883335B2 (ja) | 情報処理装置 | |
| JPH03154139A (ja) | キャッシュメモリ | |
| JPH041373B2 (ja) | ||
| JPS6152747A (ja) | マイクロプロセツサ | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6382525A (ja) | トレ−ス機能付マイクロプロセツサ | |
| JPS58115680A (ja) | 情報処理装置 | |
| JPS62126441A (ja) | マイクロプログラム制御方式 | |
| JPH04158443A (ja) | マイクロコンピュータ | |
| JPH0455940A (ja) | マイクロプログラム制御方式 | |
| JPS63147231A (ja) | 命令の先取りを行なうデ−タ処理装置 | |
| JPH0380355A (ja) | Ｄｍａ転送機構を有する計算機 | |
| GB2300496A (en) | Data processing system | |
| JPS63214862A (ja) | マイクロ・プロセツサ | |
| JPS6116103B2 (ja) | ||
| JPH02132548A (ja) | 並列プロセツサのデバツグ支援方式 | |
| JPH07122857B2 (ja) | 情報処理装置 | |
| JPH04350735A (ja) | マイクロプロセッサ | |
| JPH1083316A (ja) | マルチｃｐｕシステム | |
| JPH0157374B2 (ja) |