JPH0455940A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPH0455940A JPH0455940A JP2167004A JP16700490A JPH0455940A JP H0455940 A JPH0455940 A JP H0455940A JP 2167004 A JP2167004 A JP 2167004A JP 16700490 A JP16700490 A JP 16700490A JP H0455940 A JPH0455940 A JP H0455940A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- rom
- read
- ram
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims description 2
- 102100031082 Choline/ethanolamine kinase Human genes 0.000 abstract description 5
- 101000777313 Homo sapiens Choline/ethanolamine kinase Proteins 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 abstract 1
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 abstract 1
- 101150065817 ROM2 gene Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- MCNQUWLLXZZZAC-UHFFFAOYSA-N 4-cyano-1-(2,4-dichlorophenyl)-5-(4-methoxyphenyl)-n-piperidin-1-ylpyrazole-3-carboxamide Chemical compound C1=CC(OC)=CC=C1C1=C(C#N)C(C(=O)NN2CCCCC2)=NN1C1=CC=C(Cl)C=C1Cl MCNQUWLLXZZZAC-UHFFFAOYSA-N 0.000 description 1
- 101000699777 Homo sapiens Retrotransposon Gag-like protein 5 Proteins 0.000 description 1
- 102100029146 Retrotransposon Gag-like protein 5 Human genes 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラム制御方式に関する。
従来、この種のマイクロプログラム制御方式においては
、マイクロプログラムメモリの階層化は一般的に命令実
行速度を向上させるための手段とされていた。従いＲＡ
Ｍから読出した命令が異常時には、マイクロプログラム
制御動作を即停止して障害処理とされるのが一般的であ
った。
、マイクロプログラムメモリの階層化は一般的に命令実
行速度を向上させるための手段とされていた。従いＲＡ
Ｍから読出した命令が異常時には、マイクロプログラム
制御動作を即停止して障害処理とされるのが一般的であ
った。
上述した従来のマイクロプログラム制御方式では、ＲＯ
ＭとＲＡＭでマイクロプログラムメモリが二重化されて
いるにもかかわらず、ＲＡＭから読出した命令が異常の
時はマイクロプログラム制御動作を即停止してしまうた
め、二重化マイクロプログラムメモリが有効に活用され
ていない欠点があった。
ＭとＲＡＭでマイクロプログラムメモリが二重化されて
いるにもかかわらず、ＲＡＭから読出した命令が異常の
時はマイクロプログラム制御動作を即停止してしまうた
め、二重化マイクロプログラムメモリが有効に活用され
ていない欠点があった。
本発明のマイクロプログラム制御方式は、低速のＲＯＭ
と高速のＲＡＭとを有し、電源投入等で前記ＲＯＭの内
容を前記ＲＡＭに移送し、通常はこのＲＡＭ上のマイク
ロプログラム命令を実行するマイクロプログラム制御方
式において、前記ＲＡＭからの読出し命令をチェックす
る命令チェック手段と、読出し命令が異常時にはこの読
出し命令を無効にする命令無効手段と、前記異常となっ
た命令が格納されているＲＡＭアドレスをＲＯＭアドレ
スに変換するアドレス変換手段と、前記異常となった命
令を前記ＲＯＭから読出して前記ＲＡＭの内容をリカバ
ーする回復手段と、前記ＲＯＭから読出しな命令でマイ
クロプログラムの命令を実行する命令実行手段とを備え
ることを特徴とする。
と高速のＲＡＭとを有し、電源投入等で前記ＲＯＭの内
容を前記ＲＡＭに移送し、通常はこのＲＡＭ上のマイク
ロプログラム命令を実行するマイクロプログラム制御方
式において、前記ＲＡＭからの読出し命令をチェックす
る命令チェック手段と、読出し命令が異常時にはこの読
出し命令を無効にする命令無効手段と、前記異常となっ
た命令が格納されているＲＡＭアドレスをＲＯＭアドレ
スに変換するアドレス変換手段と、前記異常となった命
令を前記ＲＯＭから読出して前記ＲＡＭの内容をリカバ
ーする回復手段と、前記ＲＯＭから読出しな命令でマイ
クロプログラムの命令を実行する命令実行手段とを備え
ることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明のマイクロプログラム制御方式の一実施
例を示すマイクロプログラム実行制御部のブロック図で
ある。
例を示すマイクロプログラム実行制御部のブロック図で
ある。
第１図において、１はＲＯＭアドレスレジスタ（以下Ｒ
ＯＭＡＲ） 、２はマイクロプログラム命令が格納され
ているリードオンリーメモリ（以下ＲＯＭ＞ 、３はＲ
ＯＭ２からの読出し情報をチェックするチェック回路（
以下ＣＨＫＡ）、４はＲＯＭ２の読出し情報をラッチす
るバッファレジスタ（以下ＢＲ）１，５はＲＡＭアドレ
スレジスタ（以下ＲＡＭＡＲ）、６はＲＯＭ２と同じマ
イクロプログラムが格納されるランダムアクセスメモリ
（以下ＲＡＭ）、７はＲＯＭ２からの読出し情報とＲＡ
Ｍ６からの読出し情報の１つを選択するセレクタ（以下
５ＥＬＡ）、８はＲＯＭ２又はＲＡＭ６からの読出し情
報をチェックするチェック回路（以下ＣＨＫＢ）、９は
ＲＯＭ２又はＲＡＭ６から読出したマイクロプログラム
命令の実行を制御する命令実行制御部（以下ＥＸＣＣＴ
Ｌ）、１０はＲＯＭ２およびＲＡＭ６からマイクロプロ
グラム命令の読出し制御を行なうシーケンス制御部（以
下５ＱＣＴＬ） 、１１はＲＡＭアドレスをＲＯＭアド
レスに変換するアドレス変換部（以下ＡＣＮＶ） 、１
２はＡＣＮＶＩＩからのアドレス情報と５ＱＣＴＬ１０
から与えられるＲＯＭアドレスの１つを選択するセレク
タ（以下５ＥＬＢ）である。
ＯＭＡＲ） 、２はマイクロプログラム命令が格納され
ているリードオンリーメモリ（以下ＲＯＭ＞ 、３はＲ
ＯＭ２からの読出し情報をチェックするチェック回路（
以下ＣＨＫＡ）、４はＲＯＭ２の読出し情報をラッチす
るバッファレジスタ（以下ＢＲ）１，５はＲＡＭアドレ
スレジスタ（以下ＲＡＭＡＲ）、６はＲＯＭ２と同じマ
イクロプログラムが格納されるランダムアクセスメモリ
（以下ＲＡＭ）、７はＲＯＭ２からの読出し情報とＲＡ
Ｍ６からの読出し情報の１つを選択するセレクタ（以下
５ＥＬＡ）、８はＲＯＭ２又はＲＡＭ６からの読出し情
報をチェックするチェック回路（以下ＣＨＫＢ）、９は
ＲＯＭ２又はＲＡＭ６から読出したマイクロプログラム
命令の実行を制御する命令実行制御部（以下ＥＸＣＣＴ
Ｌ）、１０はＲＯＭ２およびＲＡＭ６からマイクロプロ
グラム命令の読出し制御を行なうシーケンス制御部（以
下５ＱＣＴＬ） 、１１はＲＡＭアドレスをＲＯＭアド
レスに変換するアドレス変換部（以下ＡＣＮＶ） 、１
２はＡＣＮＶＩＩからのアドレス情報と５ＱＣＴＬ１０
から与えられるＲＯＭアドレスの１つを選択するセレク
タ（以下５ＥＬＢ）である。
次に本実施例の動作について説明する。
電源が投入されるとＰＯＷ ＯＮ信号により５ＱＣＴ
ＬＩＯが起動され、５ＱＣＴＬＩＯはＲＯＭ２から情報
を読み出すために５ＥＬＢ１２にＲＯＭアドレス情報お
よびアドレス選択信号を、又ＲＯＭ２に対しリード命令
を与える。ＲＯＭ２からのリード完了信号を５ＱＣＴＬ
１０で受けると、ＢＨ３にバッファされているＲＯＭ
２からの読出し情報をＲＡＭ６に書込むため５ＱＣＴＬ
１０はＲＡＭＡＲ５にＲＡＭアドレス情報を与え、ＲＡ
Ｍ６にライト命令を与える。ＲＡＭから６のライト完了
信号を５ＱＣＴＬ １０で受信すると上記手順で再びＲ
ＯＭ２へのアクセスを行ない、ＲＯＭ２の内容をすべて
ＲＡＭ６に移送し終るまで上記動作をくりかえす、ＲＡ
Ｍ６への移送が終了すると、５ＱＣＴＬ１０！、ｔＲＡ
ＭＡＲ５に開始番地を、又５ＥＬＡ７にＲＡＭ選択信号
を、更にＥＸＣＣＴＬ９に命令実行開始信号を、又、Ｒ
ＡＭ６にリード命令を与え、ＲＡＭ６から命令を読出し
てマイクロプログラムの実行を開始する。
ＬＩＯが起動され、５ＱＣＴＬＩＯはＲＯＭ２から情報
を読み出すために５ＥＬＢ１２にＲＯＭアドレス情報お
よびアドレス選択信号を、又ＲＯＭ２に対しリード命令
を与える。ＲＯＭ２からのリード完了信号を５ＱＣＴＬ
１０で受けると、ＢＨ３にバッファされているＲＯＭ
２からの読出し情報をＲＡＭ６に書込むため５ＱＣＴＬ
１０はＲＡＭＡＲ５にＲＡＭアドレス情報を与え、ＲＡ
Ｍ６にライト命令を与える。ＲＡＭから６のライト完了
信号を５ＱＣＴＬ １０で受信すると上記手順で再びＲ
ＯＭ２へのアクセスを行ない、ＲＯＭ２の内容をすべて
ＲＡＭ６に移送し終るまで上記動作をくりかえす、ＲＡ
Ｍ６への移送が終了すると、５ＱＣＴＬ１０！、ｔＲＡ
ＭＡＲ５に開始番地を、又５ＥＬＡ７にＲＡＭ選択信号
を、更にＥＸＣＣＴＬ９に命令実行開始信号を、又、Ｒ
ＡＭ６にリード命令を与え、ＲＡＭ６から命令を読出し
てマイクロプログラムの実行を開始する。
今、例えばＡ番地から読出した命令がＣＨＫＢ８で異常
と検出されたものとすると、ＣＨＫＢ８からの異常信号
がＥＸＣＣＴＬ９に知らされ、読出し命令が無効とされ
る。又ＣＨＫＢ８からの信号は５ＱＣＴＬ１０にも与え
られ、５ＱＣＴＬ１０はＲＡＭアクセスをＲＯＭアクセ
スに切替えるために５ＥＬＢ１２にＡＣＮＶＩＩ情報選
択信号を、ＲＯＭ２にリード命令を与え、ＲＡＭ６から
読み出した命令と同じ命令をＲＯＭ２から読み出す、読
出しが完了すると、ＲＡＭＡＲ５で示されてＲＡＭ６の
番地に、ＢＨ３にバッファされているＲＯＭ２からの読
出し情報を書込むなめに、５ＱＣＴＬ１０はＲＡＭ６の
周辺部に制御信号を与える。
と検出されたものとすると、ＣＨＫＢ８からの異常信号
がＥＸＣＣＴＬ９に知らされ、読出し命令が無効とされ
る。又ＣＨＫＢ８からの信号は５ＱＣＴＬ１０にも与え
られ、５ＱＣＴＬ１０はＲＡＭアクセスをＲＯＭアクセ
スに切替えるために５ＥＬＢ１２にＡＣＮＶＩＩ情報選
択信号を、ＲＯＭ２にリード命令を与え、ＲＡＭ６から
読み出した命令と同じ命令をＲＯＭ２から読み出す、読
出しが完了すると、ＲＡＭＡＲ５で示されてＲＡＭ６の
番地に、ＢＨ３にバッファされているＲＯＭ２からの読
出し情報を書込むなめに、５ＱＣＴＬ１０はＲＡＭ６の
周辺部に制御信号を与える。
ＲＡＭ６をＲＯＭ２から読出しな情報でリカバーし終る
と、５ＱＣＴＬ／１０はＲＯＭ２から読出した命令を実
行させるため、５ＥＬＡ７にＢＲ選択信号を、ＥＸＣＣ
ＴＬ９に命令実行開始信号を与える。ＲＯＭ２からの読
出し命令実行完了信号をＥＸＣＣＴＬ９から５ＱＣＴＬ
Ｉ Ｏが受けると、ＲＡＭ６上のマイクロプログラム命
令を実行させるために５ＱＣＴＬ１０は５ＥＬＡ７にＲ
ＡＭ６選択信号を与えると共にＲＡＭ６の周辺部に制御
情報および制御信号を与える。
と、５ＱＣＴＬ／１０はＲＯＭ２から読出した命令を実
行させるため、５ＥＬＡ７にＢＲ選択信号を、ＥＸＣＣ
ＴＬ９に命令実行開始信号を与える。ＲＯＭ２からの読
出し命令実行完了信号をＥＸＣＣＴＬ９から５ＱＣＴＬ
Ｉ Ｏが受けると、ＲＡＭ６上のマイクロプログラム命
令を実行させるために５ＱＣＴＬ１０は５ＥＬＡ７にＲ
ＡＭ６選択信号を与えると共にＲＡＭ６の周辺部に制御
情報および制御信号を与える。
以上説明したように本発明は、ＲＡＭから読出したマイ
クロプログラム命令が異常時の時にはＲＡＭの代わりに
ＲＯＭ上のマイクロプログラムを実行するようにしたの
で、二重化マイクロプログラムメモリを有効に活用し、
装置又はシステムのサービス性および障害時処理能力を
向上させる効果がある。
クロプログラム命令が異常時の時にはＲＡＭの代わりに
ＲＯＭ上のマイクロプログラムを実行するようにしたの
で、二重化マイクロプログラムメモリを有効に活用し、
装置又はシステムのサービス性および障害時処理能力を
向上させる効果がある。
第１図は本発明のマイクロプログラム制御方式の一実施
例を示すマイクロプログラム実行制御部のブロック図で
ある。
例を示すマイクロプログラム実行制御部のブロック図で
ある。
１・・・ＲＯＭアドレスレジスタ（ＲＯＭＡＲ）、２・
・・ＲＯＭ、３．８・・・チェック回路Ａ、 Ｂ （Ｃ
ＨＫＡ、ＣＨＫＢ） 、４−１．バッファレジスタ（Ｂ
Ｒ）、５・・・ＲＡＭアドレスレジスタ（ＲＡＭＡＲ）
、６・・・ＲＡＭ、７，１２・・・セレクタＡ、 Ｂ（
ＳＥＬＡ、５ＥＬＢ）、９・・・命令実行制御部（ＥＸ
ＣＣＴＬ） 、１０・・・シーケンス制御部（ＳＱＣＴ
Ｌ） 、１１・・・アドレス変換部（ＡＣＮＶ）。
・・ＲＯＭ、３．８・・・チェック回路Ａ、 Ｂ （Ｃ
ＨＫＡ、ＣＨＫＢ） 、４−１．バッファレジスタ（Ｂ
Ｒ）、５・・・ＲＡＭアドレスレジスタ（ＲＡＭＡＲ）
、６・・・ＲＡＭ、７，１２・・・セレクタＡ、 Ｂ（
ＳＥＬＡ、５ＥＬＢ）、９・・・命令実行制御部（ＥＸ
ＣＣＴＬ） 、１０・・・シーケンス制御部（ＳＱＣＴ
Ｌ） 、１１・・・アドレス変換部（ＡＣＮＶ）。
Claims (1)
- 低速のＲＯＭと高速のＲＡＭとを有し、電源投入等で
前記ＲＯＭの内容を前記ＲＡＭに移送し、通常はこのＲ
ＡＭ上のマイクロプログラム命令を実行するマイクロプ
ログラム制御方式において、前記ＲＡＭからの読出し命
令をチェックする命令チェック手段と、読出し命令が異
常時にはこの読出し命令を無効にする命令無効手段と、
前記異常となった命令が格納されているＲＡＭアドレス
をＲＯＭアドレスに変換するアドレス変換手段と、前記
異常となった命令を前記ＲＯＭから読出して前記ＲＡＭ
の内容をリカバーする回復手段と、前記ＲＯＭから読出
した命令でマイクロプログラムの命令を実行する命令実
行手段とを備えることを特徴とするマイクロプログラム
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167004A JPH0455940A (ja) | 1990-06-26 | 1990-06-26 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167004A JPH0455940A (ja) | 1990-06-26 | 1990-06-26 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455940A true JPH0455940A (ja) | 1992-02-24 |
Family
ID=15841598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167004A Pending JPH0455940A (ja) | 1990-06-26 | 1990-06-26 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102413889A (zh) * | 2009-04-30 | 2012-04-11 | 旭化成化学株式会社 | 脱水剂、预洗剂、脱水方法和脱水装置 |
-
1990
- 1990-06-26 JP JP2167004A patent/JPH0455940A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102413889A (zh) * | 2009-04-30 | 2012-04-11 | 旭化成化学株式会社 | 脱水剂、预洗剂、脱水方法和脱水装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JP2695017B2 (ja) | データ転送方式 | |
| JPS6097458A (ja) | デ−タ転送装置 | |
| JPH0455940A (ja) | マイクロプログラム制御方式 | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JPS59172044A (ja) | 命令制御方式 | |
| JP3076155B2 (ja) | マルチプロセッサシステムの初期設定方式 | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS63187339A (ja) | 情報処理装置 | |
| JP2505044B2 (ja) | 割込制御方式 | |
| JP4209108B2 (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JPH03154139A (ja) | キャッシュメモリ | |
| JPH05165730A (ja) | データ処理装置 | |
| JPS6116103B2 (ja) | ||
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0496832A (ja) | 障害情報収集装置 | |
| JPH0421058A (ja) | サブプロセッサプログラムローディング方式 | |
| JPH04107649A (ja) | ダンプ処理方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH02112034A (ja) | コールド待機によるｃｐｕ二重化方式 | |
| JPH0353361A (ja) | Ｉｏ制御方式 | |
| JPH02254546A (ja) | マイクロ・シーケンス回路 | |
| JPH02293947A (ja) | 仮想記憶二重化方式 | |
| JPS62219146A (ja) | バスサイクル中断機能を備える処理装置 |