JPH05242135A - データロード方式 - Google Patents

Abstract

(57)【要約】 【目的】間接アドレス参照時のデータロードにおいて、
重複するデータロードを回避することにより、アプリケ
ーションの高速化を実現するデータロード方式を提供す
ること。 【構成】ベクトル演算器４とベクトル演算器で計算され
たアドレスを格納するベクトルレジスタ３と、ベクトル
レジスタに格納されたアドレスを読出して主記憶装置の
該当アドレスに存在するデータを読出して格納するアド
レス制御装置２から成るシステムにおいて、読出された
アドレスとデータの履歴をアドレス制御装置内のアドレ
ス履歴テーブル５に保存する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、間接アドレス参照によ
るデータロード方式に関する。

【０００２】

【従来の技術】従来のデータロード方式では、間接アド
レス参照によりアクセスされるベクトルデータをロード
する際に、図３に示すシステムにおいて以下に示す手順
にてデータがロードされる。（以下に示す手順におい
て、間接アドレス参照の例として、ＦＯＲＴＲＡＮで記
述されるＩ（Ｊ（Ｋ））（Ｋ＝１〜ｎ）なるベクトルデ
ータがロードされる例を用いている。） （Ｓｔｅｐ１）ベクトル演算器３４にてＪ（Ｋ）（Ｋ＝
１〜ｎ）に対応するアドレスを計算する。

【０００３】（Ｓｔｅｐ２）Ｓｔｅｐ１にて計算された
アドレスをベクトルレジスタ３３に格納する。

【０００４】（Ｓｔｅｐ３）Ｊ（１）に対応するアドレ
スをベクトルレジスタ３３からアドレス制御装置３２に
移送する。

【０００５】（Ｓｔｅｐ４）主記憶装置３１のＪ（１）
に対応するアドレスからデータＩ（Ｊ（１））を読出し
アドレス制御装置３２に格納する。

【０００６】（Ｓｔｅｐ５）Ｓｔｅｐ４にて格納された
データをベクトルレジスタ３３に格納する。以下Ｊ
（２）〜Ｊ（ｎ）までＳｔｅｐ３〜Ｓｔｅｐ５の手順を
繰り返すことによりデータロードを行う。

【０００７】

【発明が解決しようとする課題】この従来のデータロー
ド方式では、間接アドレス参照の際に同一アドレスの同
一データがロードされる（前出の例を用いると、Ｉ（Ｊ
（Ｋ））（Ｋ＝１〜ｎ）においてＪ（Ｋ）＝１（Ｋ＝１
〜ｎ）の場合、Ｉ（Ｊ（Ｋ））なるベクトルデータがロ
ードされる）場合、ｎ回同じアドレスにアクセスし、同
じデータをロードすることになり効率が悪い。元来、ア
プリケーションの高速処理が第一義であるベクトル演算
器において、間接アドレス参照時のデータロード時間が
高速処理のネックになっていた。

【０００８】本発明の目的は、アプリケーションの高速
処理のネックである間接アドレス参照時のデータロード
において、重複するデータロードを回避することにより
アプリケーションの高速化を実現するデータロード方式
を提供することにある。

【０００９】

【課題を解決するための手段】本発明は、間接アドレス
から直接アドレスを計算する演算器と、この演算器で計
算された直接アドレスを格納するレジスタと、このレジ
スタから直接アドレスを読出し主記憶装置の直接アドレ
スに存在するデータを読出して前記レジスタに格納する
アドレス制御装置を有するデータロード方式において、
直接アドレスおよび対応するデータの履歴を保存するア
ドレス履歴テーブルを設け、前記レジスタから読み出さ
れた直接アドレスが前記アドレス履歴テーブルに保存さ
れた直接アドレスと一致する時は対応するデータを前記
アドレス履歴テーブルから読み出して前記レジスタに格
納することを特徴とする。

【００１０】

【実施例】次に、本発明にていて図面を参照して説明す
る。

【００１１】図１は本発明の一実施例を示すブロック図
であり、図２は主記憶装置からベクトルレジスタにロー
ドされたアドレスとデータの履歴を保存することができ
る図１中のアクセス履歴テーブル５の構成を示してい
る。

【００１２】本実施例の動作をＦＯＲＴＯＡＮで記述さ
れるＩ（Ｊ（Ｋ））（Ｋ＝１〜ｎ）なる、間接アドレス
参照によりアクセスされるベクトルデータをロードする
場合を例にとり説明する。ここでＪ（Ｋ）＝ａ（Ｋ＝１
〜ｎ）とする。

【００１３】（Ｓｔｅｐ１）ベクトル演算器４にてＪ
（Ｋ）（Ｋ１〜ｎ）に対応するアドレスを計算する。

【００１４】（Ｓｔｅｐ２）Ｓｔｅｐ１にて計算された
アドレスをベクトルレジスタ３に格納する。

【００１５】（Ｓｔｅｐ３）Ｊ（１）に対応するアドレ
スａをベクトルレジスタ３からアドレス制御装置２に移
送する。

【００１６】（Ｓｔｅｐ４）Ｊ（１）に対応するアドレ
スａをアドレス履歴テーブル５のアドレス欄２１に格納
する。

【００１７】（Ｓｔｅｐ５）主記憶装置１のアドレスａ
からデータＩ（Ｊ（１））を読出し、アドレス制御装置
２に格納する。

【００１８】（Ｓｔｅｐ６）Ｓｔｅｐ５にて読出された
データをアドレス履歴テーブル５のデータ欄２２に格納
する。

【００１９】（Ｓｔｅｐ７）Ｓｔｅｐ５にて格納された
データをベストルレジスタ３に格納する。

【００２０】（Ｓｔｅｐ８）Ｊ（２）に対応するアドレ
スｂをベクトルレジスタ３からアドレス制御装置２に移
送する。

【００２１】（Ｓｔｅｐ９）アドレス履歴テーブル５の
アドレス欄２１に格納されたアドレス（この場合はａ）
とアドレスｂを比較して、一致していればデータ欄２２
に格納されているデータをべクトルレジスタ３に格納
し、一致していなければ、Ｓｔｅｐ４〜Ｓｔｅｐ７の手
順を繰り返すことでデータロードを行う。

【００２２】以下Ｊ（３）〜Ｊ（ｎ）までＳｔｅｐ８〜
Ｓｔｅｐ９の手順を繰り返すことでデータロードを行
う。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
主記憶装置からレジスタにロードされた直接アドレスと
データの履歴をアドレス履歴テーブルに保存することに
より、間接アドレス参照によるデータのロード時に、重
複するデータロードを回避することができ、アプリケー
ションの処理時間の高速化を実現するという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１中のアドレス履歴テーブルの構成を示す図
である。

【図３】従来のデータロード方式を示す図である。

【符号の説明】

１ 主記憶装置 ２ アドレス制御装置 ３ ベクトルレジスタ ４ ベクトル演算器 ５ アドレス ２１ アドレス欄 ２２ データ欄

Claims (1)

【特許請求の範囲】
1. 【請求項１】 間接アドレスから直接アドレスを計算す
   る演算器と、この演算器で計算された直接アドレスを格
   納するレジスタと、このレジスタから直接アドレスを読
   出し主記憶装置の直接アドレスに存在するデータを読出
   して前記レジスタに格納するアドレス制御装置を有する
   データロード方式において、直接アドレスおよび対応す
   るデータの履歴を保存するアドレス履歴テーブルを設
   け、前記レジスタから読み出された直接アドレスが前記
   アドレス履歴テーブルに保存された直接アドレスと一致
   する時は対応するデータを前記アドレス履歴テーブルか
   ら読み出して前記レジスタに格納することを特徴とする
   データロード方式。