JP2570407B2 - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JP2570407B2 JP2570407B2 JP29552088A JP29552088A JP2570407B2 JP 2570407 B2 JP2570407 B2 JP 2570407B2 JP 29552088 A JP29552088 A JP 29552088A JP 29552088 A JP29552088 A JP 29552088A JP 2570407 B2 JP2570407 B2 JP 2570407B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- instruction word
- instruction
- address
- user program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 《発明の分野》 この発明は、ユーザプログラムメモリのアクセス時間
を短縮したプログラマブル・コントローラ（以下PCと言
う）に関する。
を短縮したプログラマブル・コントローラ（以下PCと言
う）に関する。
《発明の概要》 この発明は、PCのユーザプログラム作成に用いる命令
語自体に命令語長を表示するビットを付加したことによ
り、ユーザプログラムメモリを検索する際、命令語の先
頭部だけが効率良くアクセス可能にし、検索処理の高速
化をはかったものである。
語自体に命令語長を表示するビットを付加したことによ
り、ユーザプログラムメモリを検索する際、命令語の先
頭部だけが効率良くアクセス可能にし、検索処理の高速
化をはかったものである。
《従来技術とその問題点》 従来、メモリの有効利用のため可変語長方式を採用し
たPCにおいては、ユーザメモリ内に一定長のオペコード
と、命令語によって長さの異なるオペランドを組合わせ
た命令語が連続したアドレスに書き込まれる。
たPCにおいては、ユーザメモリ内に一定長のオペコード
と、命令語によって長さの異なるオペランドを組合わせ
た命令語が連続したアドレスに書き込まれる。
このようにして書き込まれたユーザプログラムを、順
に命令語単位で読出し検索しようとする場合は、プログ
ラムカウンタに各命令語の先頭アドレスを順次セットし
なければならない。
に命令語単位で読出し検索しようとする場合は、プログ
ラムカウンタに各命令語の先頭アドレスを順次セットし
なければならない。
そのため、命令語の先頭アドレスを識別する方法とし
て、従来は、第５〜10図に示す方法が用いられていた。
て、従来は、第５〜10図に示す方法が用いられていた。
第５図は、命令語がワード単位で連続したアドレスに
書き込まれる場合に、命令語の先頭ワードと先頭でない
ワードとを区別するための識別ビットを各ワードの先頭
部に設けたことを示している。
書き込まれる場合に、命令語の先頭ワードと先頭でない
ワードとを区別するための識別ビットを各ワードの先頭
部に設けたことを示している。
第６図は、第５図と同様に、アドレスごとに書き込ま
れたワードが、命令語の先頭か否かを区別するための識
別ビットをユーザプログラムメモリ上の別エリアにアド
レスに対応して設けたものである。
れたワードが、命令語の先頭か否かを区別するための識
別ビットをユーザプログラムメモリ上の別エリアにアド
レスに対応して設けたものである。
このように、命令語の先頭をビットの記入値により区
別する場合のユーザプログラムのアクセス手順は、第７
図に示すようになる。すなわち、メモリ上のアドレスを
指定するプログラムカウンタを＋１インクリメントした
後、該当するアドレスに書込まれているデータを読出
し、解読する。ここで先頭ワードであるか否かを区別す
る識別ビットをチェックし、先頭ワードでない場合は、
さらにプログラムカウンタを＋１インクリメントし、次
のアドレスのワードを読み取られる読み込む。識別ビッ
トが先頭ワードを示している場合は、以後、次の先頭ワ
ードがアドレスまでに書き込まれているデータが１命令
語をあらわす内容となり、その命令語が解読処理され
る。
別する場合のユーザプログラムのアクセス手順は、第７
図に示すようになる。すなわち、メモリ上のアドレスを
指定するプログラムカウンタを＋１インクリメントした
後、該当するアドレスに書込まれているデータを読出
し、解読する。ここで先頭ワードであるか否かを区別す
る識別ビットをチェックし、先頭ワードでない場合は、
さらにプログラムカウンタを＋１インクリメントし、次
のアドレスのワードを読み取られる読み込む。識別ビッ
トが先頭ワードを示している場合は、以後、次の先頭ワ
ードがアドレスまでに書き込まれているデータが１命令
語をあらわす内容となり、その命令語が解読処理され
る。
また、他の方法として、第８図、第９図に示すよう
に、ユーザプログラム作成に用いられる命令語ごとの語
長を書き込んだテーブルを、別途用意しておくことがあ
る。
に、ユーザプログラム作成に用いられる命令語ごとの語
長を書き込んだテーブルを、別途用意しておくことがあ
る。
この場合は、第10図に示すように、プログラムメモリ
からユーザプログラムを読出し、その解読した命令語に
ついての語長をテーブルから得た後、その語長値をプロ
グラムカウンタに加算して、次にアクセスする先頭アド
レスが決定される。
からユーザプログラムを読出し、その解読した命令語に
ついての語長をテーブルから得た後、その語長値をプロ
グラムカウンタに加算して、次にアクセスする先頭アド
レスが決定される。
しかしながら前者の方法は、次の先頭ワードが現れる
まで順次アドレスごとに識別ビットをチェックする処理
を必要とし、処理時間が長くなる問題があった。
まで順次アドレスごとに識別ビットをチェックする処理
を必要とし、処理時間が長くなる問題があった。
後者の場合は、別領域のテーブルをアクセスする余分
な処理を要し、やはりアクセス時間が長くなる問題があ
った。
な処理を要し、やはりアクセス時間が長くなる問題があ
った。
《発明の目的》 この発明は上記の問題を解消するためになされたもの
で、その目的とするところは、ユーザプログラムのアク
セス時間を短縮し、処理速度を向上させたPCを提供する
ことにある。
で、その目的とするところは、ユーザプログラムのアク
セス時間を短縮し、処理速度を向上させたPCを提供する
ことにある。
《発明の構成と効果》 この発明は、上記目的を達成するために、語長が異な
る各種命令語を用いてユーザプログラムを作成するプロ
グラマブル・コントローラにおいて、 命令語の先頭部特定ビットに、命令語の長さを書き込
む手段と、 プログラムメモリ上のユーザプログラムを順次検索する
際に、命令語の先頭部から読み込まれた命令語の長さに
相当する値をアドレスカウンタに加算し、次にアクセス
する命令語の先頭アドレスを設定する手段と、 を備えたことを特徴とする。
る各種命令語を用いてユーザプログラムを作成するプロ
グラマブル・コントローラにおいて、 命令語の先頭部特定ビットに、命令語の長さを書き込
む手段と、 プログラムメモリ上のユーザプログラムを順次検索する
際に、命令語の先頭部から読み込まれた命令語の長さに
相当する値をアドレスカウンタに加算し、次にアクセス
する命令語の先頭アドレスを設定する手段と、 を備えたことを特徴とする。
この発明は上記のように構成したので、命令語の先頭
部を読出すごとに、その命令語の語長を示す値が得ら
れ、その語長値がアドレスカウンタに加算されて次に読
出すアドレスがセットされることにより、従来のような
余分な処理が不要となり、ユーザプログラムのアクセス
処理時間が短縮され、PCのプログラム検索や、運転実行
等の処理速度が向上する効果が得られる。
部を読出すごとに、その命令語の語長を示す値が得ら
れ、その語長値がアドレスカウンタに加算されて次に読
出すアドレスがセットされることにより、従来のような
余分な処理が不要となり、ユーザプログラムのアクセス
処理時間が短縮され、PCのプログラム検索や、運転実行
等の処理速度が向上する効果が得られる。
《実施例の説明》 以下、この発明の実施例を図面に基づいて説明する。
第１図はこの発明が適用されるPCのハードウェア構成
を示すブロック図である。
を示すブロック図である。
このPCは周知のように、アドレスバスAB、データバス
DBを介して接続されるCPU1、システムメモリ２、ユーザ
プログラムメモリ３、入出力メモリ４、ワークメモリ
５、インターフェース６、入出力回路7,8により構成さ
れている。
DBを介して接続されるCPU1、システムメモリ２、ユーザ
プログラムメモリ３、入出力メモリ４、ワークメモリ
５、インターフェース６、入出力回路7,8により構成さ
れている。
第２図は、ユーザプログラムメモリ３上に書き込まれ
るユーザプログラムの構成例を示す図である。
るユーザプログラムの構成例を示す図である。
図に示すように、先頭のアドレスから３番目までは、
オペコードと２個のオペランドからなる命令語が表され
ている。４番目および５番目のアドレスにはオペコード
と１個のオペランドからなる命令語が表されている。オ
ペコードが書き込まれた先頭アドレス、および４番目の
アドレスは、それぞれ命令語の先頭語であり、第３図に
も示されるように、アドレスの前部には命令語の種別を
表すコードが書き込まれ、後部には命令語の語長を表す
ビットが設けられている。
オペコードと２個のオペランドからなる命令語が表され
ている。４番目および５番目のアドレスにはオペコード
と１個のオペランドからなる命令語が表されている。オ
ペコードが書き込まれた先頭アドレス、および４番目の
アドレスは、それぞれ命令語の先頭語であり、第３図に
も示されるように、アドレスの前部には命令語の種別を
表すコードが書き込まれ、後部には命令語の語長を表す
ビットが設けられている。
第４図は、このように構成されたユーザプログラムが
アクセスされる際の動作を表すフローチャートである。
アクセスされる際の動作を表すフローチャートである。
図に示されるように、読出した命令語の先頭部を読出
した後、その命令コードの内容を解読し、得られた命令
語長（命令語全体が書き込まれたアドレス数）をプログ
ラムカウンタに加算し、次にアクセスする先頭アドレス
が決定される。
した後、その命令コードの内容を解読し、得られた命令
語長（命令語全体が書き込まれたアドレス数）をプログ
ラムカウンタに加算し、次にアクセスする先頭アドレス
が決定される。
この実施例では、ユーザプログラムをアクセスする際
に読出した先頭語の後端部に命令語の全長が書き込まれ
ているので、その値をプログラムカウンタに加算するこ
とにより、ただちに次のアクセス先が決定され、従来の
ようなアドレスごとに命令語の先頭か否かをチェックす
る処理が省かれ、また、命令語のオペコードごとにその
全長を別エリアをアクセスして確認する処理も省かれ
て、ユーザプログラムを検索する際のアクセスが高速に
おこなわれる。
に読出した先頭語の後端部に命令語の全長が書き込まれ
ているので、その値をプログラムカウンタに加算するこ
とにより、ただちに次のアクセス先が決定され、従来の
ようなアドレスごとに命令語の先頭か否かをチェックす
る処理が省かれ、また、命令語のオペコードごとにその
全長を別エリアをアクセスして確認する処理も省かれ
て、ユーザプログラムを検索する際のアクセスが高速に
おこなわれる。
その結果、プログラム内の命令語を検索する際の処理
時間が短くなり、運転実行時の命令語の飛び越し（ジャ
ンプ）や、命令の非実行処理（i1条件等）の場合にも同
様に命令語の先頭以外をアクセスすることがなくなり、
処理効率が向上する。
時間が短くなり、運転実行時の命令語の飛び越し（ジャ
ンプ）や、命令の非実行処理（i1条件等）の場合にも同
様に命令語の先頭以外をアクセスすることがなくなり、
処理効率が向上する。
第１〜４図はこの発明の実施例を示し、第１図はPCのハ
ードウェア構成を示すブロック図、第２図はユーザプロ
グラムの構成例を示す図、第３図は命令語の先頭部分の
構成を示す図、第４図は動作を表すフローチャート、第
５〜10図は従来例を示し、第５図、第６図は従来のプロ
グラムフォーマットを示す図、第７図はその動作を示す
フローチャート、第８図は他の従来例のプログラムフォ
ーマットを示す図、第９図はそれに対応して設けられた
テーブルを示す図、第10図は動作を示すフローチャート
である。 １……CPU ２……システムメモリ ３……ユーザプログラムメモリ ４……入出力メモリ ５……ワークメモリ ６……インターフェース ７……入出力回路 ８……入出力回路
ードウェア構成を示すブロック図、第２図はユーザプロ
グラムの構成例を示す図、第３図は命令語の先頭部分の
構成を示す図、第４図は動作を表すフローチャート、第
５〜10図は従来例を示し、第５図、第６図は従来のプロ
グラムフォーマットを示す図、第７図はその動作を示す
フローチャート、第８図は他の従来例のプログラムフォ
ーマットを示す図、第９図はそれに対応して設けられた
テーブルを示す図、第10図は動作を示すフローチャート
である。 １……CPU ２……システムメモリ ３……ユーザプログラムメモリ ４……入出力メモリ ５……ワークメモリ ６……インターフェース ７……入出力回路 ８……入出力回路
Claims (1)
- 【請求項１】語長が異なる各種命令語を用いてユーザプ
ログラムを作成するプログラマブル・コントローラにお
いて、 命令語の先頭部特定ビットに、命令語の長さを書き込む
手段と、 プログラムメモリ上のユーザプログラムを順次検索する
際に、命令語の先頭部から読み込まれた命令語の長さに
相当する値をアドレスカウンタに加算し、次にアクセス
する命令語の先頭アドレスを設定する手段と、 を備えたことを特徴とするプログラマブル・コントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29552088A JP2570407B2 (ja) | 1988-11-20 | 1988-11-22 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29552088A JP2570407B2 (ja) | 1988-11-20 | 1988-11-22 | プログラマブル・コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02139601A JPH02139601A (ja) | 1990-05-29 |
| JP2570407B2 true JP2570407B2 (ja) | 1997-01-08 |
Family
ID=17821686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29552088A Expired - Fee Related JP2570407B2 (ja) | 1988-11-20 | 1988-11-22 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570407B2 (ja) |
-
1988
- 1988-11-22 JP JP29552088A patent/JP2570407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02139601A (ja) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0827716B2 (ja) | データ処理装置及びデータ処理方法 | |
| JPH0248931B2 (ja) | ||
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JP2570407B2 (ja) | プログラマブル・コントローラ | |
| US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| JPS59197946A (ja) | メモリ装置 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JP2915680B2 (ja) | Ｒｉｓｃプロセッサ | |
| JPS622332B2 (ja) | ||
| JPS6242301B2 (ja) | ||
| JP3428253B2 (ja) | シーケンサ | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH0323938B2 (ja) | ||
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPS59105148A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPH0546465A (ja) | 計算機のデータアクセス方式 | |
| JPH01130237A (ja) | 情報処理装置 | |
| JPS59161751A (ja) | 命令走行アドレス記録装置 | |
| JPH01319848A (ja) | 情報処理装置 | |
| JPS6327736B2 (ja) | ||
| JPH04205362A (ja) | メモリデータの分割処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |