JPH05204630A - 電子装置及びその固定情報修正方法 - Google Patents

電子装置及びその固定情報修正方法

Info

Publication number
JPH05204630A
JPH05204630A JP4011206A JP1120692A JPH05204630A JP H05204630 A JPH05204630 A JP H05204630A JP 4011206 A JP4011206 A JP 4011206A JP 1120692 A JP1120692 A JP 1120692A JP H05204630 A JPH05204630 A JP H05204630A
Authority
JP
Japan
Prior art keywords
storage means
information
correction
fixed storage
address control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4011206A
Other languages
English (en)
Other versions
JP3230262B2 (ja
Inventor
Iwao Yamamoto
巌 山本
Katsumi Matsuno
克巳 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP01120692A priority Critical patent/JP3230262B2/ja
Priority to KR1019930000467A priority patent/KR100307857B1/ko
Priority to CA002087696A priority patent/CA2087696A1/en
Priority to DE69331292T priority patent/DE69331292T2/de
Priority to EP93101008A priority patent/EP0553733B1/en
Publication of JPH05204630A publication Critical patent/JPH05204630A/ja
Priority to US08/469,498 priority patent/US6128751A/en
Application granted granted Critical
Publication of JP3230262B2 publication Critical patent/JP3230262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【目的】 割り込み処理中も修正を行うことができるよ
うにする。 【構成】 電子装置１０には、ＣＰＵ１、ＲＯＭ２、Ｒ
ＡＭ３及び入力手段４、さらにデータバス５及びアドレ
スバス６が設けられる。また修正箇所のアドレスのレジ
スタ７と修正割り込みベクトルのレジスタ８とが設けら
れ、これらがデータバス５に接続される。さらにこのレ
ジスタ７に記憶されたアドレスとアドレスバス６のアド
レスとの一致を検出する比較器９の出力部がＣＰＵ１の
割り込み制御部Ｘに接続される。ＣＰＵ１には、他の処
理からの割り込み制御部Ａ、Ｂ、Ｃ・・・も設けられて
いる。さらに入力手段４には外部記憶装置２０が接続さ
れ、この外部記憶装置２０からの主プログラムの不備を
修正するための情報は入力手段４を通じてＲＡＭ３に記
憶されると共に、このＲＡＭ３にレジスタ７及び８に書
き込まれたデータを退避させるスタックエリア３２が設
けられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば電子機器に内蔵
されて使用される１チップ・マイクロコンピュータのよ
うな電子装置に関するものである。
【０００２】
【従来の技術】例えば電子機器に内蔵されて使用される
１チップ・マイクロコンピュータは、固定記憶手段（Ｒ
ＯＭ）、処理手段（ＣＰＵ）、入力手段、可変記憶手段
（ＲＡＭ）等が一体に集積された電子装置から構成され
ている。
【０００３】このような電子装置（１チップ・マイクロ
コンピュータ）において、処理手段（ＣＰＵ）での処理
のプログラムは、例えば固定記憶手段（ＲＯＭ）に記憶
されている。すなわちこの固定記憶手段（ＲＯＭ）に記
憶された情報（処理プログラム）に従って特定の処理が
行われる。そこでこの固定記憶手段（ＲＯＭ）を例えば
マスクＲＯＭで形成することにより、このような電子装
置は、特に量産化によってその価格を低廉にすることが
可能である。
【０００４】一方、上述の電子装置は、民生用のカメラ
一体形ＶＴＲ、小型ヴィデオデッキ等の電子機器に内蔵
されて使用されている。このような電子機器（民生用カ
メラ一体形ＶＴＲ等）においては、近年商品の差別化を
目的とした多機能化が進められている。このため固定記
憶手段（ＲＯＭ）に記憶される情報（処理プログラム）
の量が増大し、特に処理プログラムの長大化に伴って、
その不備（バグ）の発生は避けられない問題になってい
る。
【０００５】そこでこのような不備が装置の量産後に発
見された場合には、既に量産された装置を廃棄して再度
量産を行ったり、その不備を修正するための外部部品を
設けるなどの処理を行う必要が生じる。しかし再度量産
を行うには多大な追加経費が必要であり、また外部部品
を設けることは部品の実装密度の高い電子機器では実施
が困難である場合が多い。
【０００６】これに対して本願出願人は、先にこのよう
な不備を量産後に修正する手段を提案した（特願平３−
１１８７９９号参照）。すなわちこの先願では、電子装
置内に不備修正のための修正情報記憶手段とアクセス切
り換え手段を設ける。そして固定記憶手段に記憶される
情報が不備の部分を判別して、その部分ではアクセスを
固定記憶手段から修正情報記憶手段に切り換えるように
したものである。
【０００７】ところでこの先願の装置において、固定記
憶手段（ＲＯＭ）に記憶される情報（処理プログラム）
が常に所定の順番でアクセスされている場合には、任意
の修正箇所で修正が行われた最後で次の修正箇所を指定
することで、複数の不備の部分を順次修正することがで
きる。
【０００８】ところがこの先願の装置では、割り込み処
理等によって別の情報がアクセスされる場合に、この別
の情報の不備を修正することはできない。すなわち例え
ば割り込み処理の最初で割り込み処理の修正箇所の指定
を行った場合には、この割り込み処理がメインの処理の
どこで行われるか決まっていないために、メインの処理
に戻った後で次の修正箇所を指定することができなくな
ってしまう。
【０００９】このため従来は、割り込み処理用の修正情
報記憶手段とアクセス切り換え手段を独立に設けて、割
り込み処理中の修正を独立に行うようにしている。しか
しながらそのためには多量の回路の追加が必要である。
また割り込み処理が多重に行われる場合には、その最大
数の組の修正情報記憶手段とアクセス切り換え手段が必
要になって、容易には実施することができないものであ
った。この発明はこのような点に鑑みて成されたもので
ある。
【００１０】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の電子装置では、量産後に不備が発見された
場合には、既に量産された装置を廃棄して再度量産を行
ったり、その不備を修正するための外部部品を設けなけ
ればならない。また先願では、割り込み処理等によって
別の情報がアクセスされる場合に、この別の情報の不備
を修正することが容易にはできないというものである。
【００１１】
【課題を解決するための手段】本発明による第１の手段
は、情報が固定的に記憶された固定記憶手段（ＲＯＭ
２）と、アドレス制御を行うアドレス制御手段（ＣＰＵ
１）と、外部からの情報が入力される入力手段４と、こ
の入力手段を介して外部から入力される上記固定記憶手
段に記憶された情報の変更部分に関する修正情報が記憶
される修正情報記憶手段（ＲＡＭ３）と、上記固定記憶
手段の変更部分への上記アドレス制御手段によるアクセ
スを判別する判別手段（比較器９）と、この判別手段か
らの信号により上記アクセスを上記固定記憶手段から上
記修正情報記憶手段へ切り換える切り換え手段（割り込
み制御部Ｘ）とを一体に集積した電子装置において、上
記アドレス制御手段に割り込み処理が行われたときに上
記アドレス制御手段による上記固定記憶手段の変更部分
へのアクセスを判別する判別データを退避するスタック
メモリ（スタックエリア３２）を設け、割り込み処理中
の上記固定記憶手段の変更部分へのアクセスを判別する
判別データを上記判別手段に設定できるようにしたこと
を特徴とする電子装置である。
【００１２】本発明による第２の手段は、情報が固定的
に記憶された固定記憶手段と、アドレス制御を行うアド
レス制御手段と、外部からの情報が入力される入力手段
と、この入力手段を介して外部から入力される上記固定
記憶手段に記憶された情報の変更部分に関する修正情報
が記憶される修正情報記憶手段と、上記固定記憶手段の
変更部分への上記アドレス制御手段によるアクセスを判
別する判別手段と、この判別手段からの信号により上記
アクセスを上記固定記憶手段から上記修正情報記憶手段
へ切り換える切り換え手段とを一体に集積した電子装置
に対して、上記アドレス制御手段に対する割り込み処理
の最初に、上記アドレス制御手段による上記固定記憶手
段の変更部分へのアクセスを判別する判別データをスタ
ックメモリに退避させるステップと、割り込み処理中の
上記固定記憶手段の変更部分へのアクセスを判別する判
別データを上記判別手段に設定するステップとを設けた
ことを特徴とする電子装置の固定情報修正方法である。
【００１３】
【作用】これによれば、固定記憶手段に記憶された情報
が修正情報記憶手段からの情報によって修正され、量産
後に発見された情報の不備の修正を行うことができると
共に、修正箇所の判別データをスタックメモリに退避さ
せることによって、割り込み処理中も修正を行うことが
できる。
【００１４】
【実施例】図１において、１０は電子装置としての１チ
ップ・マイクロコンピュータの全体を示す。この電子装
置１０には、処理手段としてのＣＰＵ１、固定記憶手段
としてのＲＯＭ２、修正情報記憶手段としてのＲＡＭ
３、入力手段４等が設けられる。このＣＰＵ１、ＲＯＭ
２、ＲＡＭ３及び入力手段４は互いにデータバス５を介
して接続される。またＣＰＵ１で形成されたアドレス出
力がアドレスバス６を介してＲＯＭ２及びＲＡＭ３のア
ドレス入力に接続される。
【００１５】また修正箇所のアドレスのレジスタ７と修
正割り込みベクトルのレジスタ８とが設けられ、これら
のレジスタ７、８がデータバス５に接続される。さらに
このレジスタ７に記憶されたアドレスとアドレスバス６
のアドレスとの一致を検出する比較器９が設けられる。
そしてこの比較器９のアドレスが一致したことを示す信
号の出力部が、ＣＰＵ１の割り込み制御部Ｘに接続され
る。なおＣＰＵ１には、他の処理からの割り込み制御部
Ａ、Ｂ、Ｃ・・・も設けられている。
【００１６】さらに入力手段４には外部記憶装置２０が
接続される。この外部記憶装置２０も電子機器内に設け
られる。なおこの外部記憶装置２０は、例えばＥＥＰＲ
ＯＭで構成され、通常は電子機器の調整工程で得られた
パラメータ等が記憶されるものである。そしてこの外部
記憶装置２０からの情報は入力手段４を通じてＲＡＭ３
に記憶されてＣＰＵ１での処理等に使用される。
【００１７】このような電子装置１０において、ＲＯＭ
２にはＣＰＵ１での処理のプログラムの情報が固定的に
記憶される。この処理プログラムには、例えば図２に示
すように、まず起動のためのプログラムが設けられる。
この起動プログラムにはＲＡＭ３のクリアを含む装置の
初期化のためのプログラムと共に、外部記憶装置２０か
らの情報を入力手段４を通じてＲＡＭ３に記憶させるた
めのプログラム等が設けられる。
【００１８】さらにＲＯＭ２に記憶される処理プログラ
ムには、主な処理を行う主プログラムと共に、各種の割
り込みＡ、Ｂ、Ｃ・・・の処理を行う割り込みプログラ
ムが設けられる。なおこの主プログラムの最初には、Ｒ
ＡＭ３の後述する固定のテーブルエリア３１に書き込ま
れた最初の修正箇所のアドレスとその修正を行う修正プ
ログラムの位置を示すベクトルのデータを、上述のレジ
スタ７及び８に書き込む処理が設けられる。
【００１９】また割り込みプログラムの最初には、同図
のＢに示すように、レジスタ７及び８に書き込まれたデ
ータをＲＡＭ３の後述するスタックエリア３２に退避さ
せる処理が設けられる。次にこの退避後にＲＡＭ３の固
定のテーブルエリア３１に書き込まれた、その割り込み
に対応する最初の修正箇所のアドレスとその修正を行う
修正プログラムの位置を示すベクトルのデータを、レジ
スタ７及び８に書き込む処理が設けられる。そして割り
込みプログラムの最後に、スタックエリア３２に退避さ
せたデータをレジスタ７及び８に再度書き込む処理が設
けられる。
【００２０】一方、外部記憶装置２０には、上述の調整
工程で得られたパラメータ等と共に、必要に応じて後述
するＲＯＭ２に記憶された情報の不備を修正するための
情報が記憶される。ここで不備を修正するための情報と
しては、例えば図３に示すように、修正プログラムと共
に、主プログラム及び割り込みに対応する最初の修正箇
所のアドレスとその修正を行う修正プログラムの位置を
示すベクトルのデータが設けられる。
【００２１】そして上述の起動プログラムの処理によっ
て、この外部記憶装置２０からの情報は入力手段４を通
じてＲＡＭ３に記憶される。これによってＲＡＭ３に修
正プログラムが記憶されると共に、主プログラム及び割
り込みに対応する最初の修正箇所のアドレスとその修正
を行う修正プログラムの位置を示すベクトルのデータ
が、ＲＡＭ３の固定のテーブルエリア３１に書き込まれ
る。
【００２２】従ってこの装置において、起動後の主プロ
グラムの最初で主プログラムの最初の修正箇所のアドレ
スとその修正を行う修正プログラムの位置を示すベクト
ルのデータがＲＡＭ３の固定のテーブルエリア３１から
の読み出され、レジスタ７及び８に書き込まれる。そし
て主プログラムが進行し、そのアドレスがレジスタ７の
アドレスと一致すると、ＣＰＵ１の割り込み制御部Ｘに
信号が供給される。
【００２３】これによってＣＰＵ１では、割り込みＸの
処理としてレジスタ８のデータが参照され、このデータ
の示す位置の修正プログラムが実行される。さらにこの
修正プログラムの最後には、主プログラムの次の修正箇
所のアドレスとその修正を行う修正プログラムの位置を
示すベクトルのデータをレジスタ７及び８に書き込む処
理が設けられる。このようにして主プログラムの修正箇
所が順次修正される。
【００２４】これに対して、この装置において割り込み
制御部Ａ、Ｂ、Ｃ・・・に割り込み要求がされると、そ
れぞれの割り込みＡ、Ｂ、Ｃ・・・の処理が行われる。
そしてこれらの各割り込みプログラムの最初で、レジス
タ７及び８に書き込まれたデータがＲＡＭ３のスタック
エリア３２に退避される。さらにその割り込みに対応す
る最初の修正箇所のアドレスとその修正を行う修正プロ
グラムの位置を示すベクトルのデータがＲＡＭ３の固定
のテーブルエリア３１からの読み出され、レジスタ７及
び８に書き込まれる。そして割り込みプログラムが進行
し、そのアドレスがレジスタ７のアドレスと一致する
と、ＣＰＵ１の割り込み制御部Ｘに信号が供給される。
【００２５】これによってＣＰＵ１では、割り込みＸの
処理としてレジスタ８のデータが参照され、このデータ
の示す位置の修正プログラムが実行される。さらにこの
修正プログラムの最後には、その割り込みプログラムの
次の修正箇所のアドレスとその修正を行う修正プログラ
ムの位置を示すベクトルのデータをレジスタ７及び８に
書き込む処理が設けられる。このようにして割り込みプ
ログラムの修正箇所が順次修正される。さらにこの割り
込みプログラムの最後で、スタックエリア３２に退避さ
れたデータがレジスタ７及び８に再度書き込まれる。
【００２６】すなわちこの装置において、割り込みＡ、
Ｂ、Ｃ・・・の要求が行われると、図４に示すように主
プログラムの修正箇所のアドレスとその修正を行う修正
プログラムの位置を示すベクトルのデータがレジスタ７
及び８からスタックエリア３２に退避され、その割り込
みに対応する最初の修正箇所のアドレスとその修正を行
う修正プログラムの位置を示すベクトルのデータがＲＡ
Ｍ３の固定のテーブルエリア３１からの読み出されてレ
ジスタ７及び８に書き込まれる。これによって割り込み
プログラムの修正箇所が順次修正される。さらにこの割
り込みプログラムの最後でスタックエリア３２に退避さ
れたデータがレジスタ７及び８に再度書き込まれことに
よって、主プログラムの修正箇所の修正が継続される。
【００２７】こうして上述の装置によれば、固定記憶手
段（ＲＯＭ２）に記憶された情報が修正情報記憶手段
（ＲＡＭ３）からの情報によって修正され、量産後に発
見された情報の不備の修正を行うことができると共に、
修正箇所の判別データをスタックメモリ（スタックエリ
ア３２）に退避させることによって、割り込み処理中も
修正を行うことができるものである。
【００２８】なお上述の装置において、スタックエリア
３２をいわゆるプッシュダウンスタックの構成とする。
これによって割り込み処理中にさらに割り込みを行う、
多重割り込みにもこの装置を適用することができる。
【００２９】また上述の装置において、ＲＯＭ２からＲ
ＡＭ３への切り換え手段の構成は、修正プログラムの位
置を示すベクトルのデータに代えて、その位置へのジャ
ンプ命令にすると共に、ＲＯＭ２の出力データとレジス
タ８のデータとを、比較器９のアドレスが一致したとき
に切り換えるようにしてもよい。
【００３０】さらに上述の装置において、割り込みに対
応する最初の修正箇所のアドレスのデータは、各種の割
り込みＡ、Ｂ、Ｃ・・・の処理ごとにＲＡＭ３の固定の
テーブルエリア３１に設けられる。ここで任意の割り込
みの処理に修正箇所が無い場合には、それに対応する固
定のテーブルエリア３１のデータはその割り込みの処理
中にアクセスしないアドレスを選定して書き込む必要が
ある。
【００３１】しかしながら上述の装置において、ＲＡＭ
３は起動プログラムでクリアされ、全て“０”にされた
後に外部記憶装置２０からの情報が記憶される。従って
このＲＡＭ３の固定のテーブルエリア３１は、新たにデ
ータを書き込まないときは全て“０”になっている。一
方、ＣＰＵ１で全て“０”のアドレスがＲＡＭエリアに
割り当てられている場合には、プログラム処理中にこの
アドレスがアクセスされることはない。そこで任意の割
り込みの処理に修正箇所が無い場合には、それに対応す
る固定のテーブルエリア３１には新たにデータを書き込
まないことで、上述の目的を達成することができる。
【００３２】
【発明の効果】この発明によれば、固定記憶手段に記憶
された情報が修正情報記憶手段からの情報によって修正
され、量産後に発見された情報の不備の修正を行うこと
ができると共に、修正箇所の判別データをスタックメモ
リに退避させることによって、割り込み処理中も修正を
行うことができるようになった。
【図面の簡単な説明】
【図１】本発明による電子装置の一例の構成図である。
【図２】処理プログラムの説明のための図である。
【図３】修正するための情報の説明のための図である。
【図４】動作の説明のための図である。
【符号の説明】
１ 処理手段としてのＣＰＵ ２ 固定記憶手段としてのＲＯＭ ３ 修正情報記憶手段としてのＲＡＭ ３１ 固定のテーブルエリア ３２ スタックエリア ４ 入力手段 ５ データバス ６ アドレスバス ７ 修正箇所のアドレスのレジスタ ８ 修正割り込みベクトルのレジスタ ９ 比較器 １０ 電子装置としての１チップ・マイクロコンピュー
タ ２０ 外部記憶装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 情報が固定的に記憶された固定記憶手段
    と、アドレス制御を行うアドレス制御手段と、外部から
    の情報が入力される入力手段と、この入力手段を介して
    外部から入力される上記固定記憶手段に記憶された情報
    の変更部分に関する修正情報が記憶される修正情報記憶
    手段と、上記固定記憶手段の変更部分への上記アドレス
    制御手段によるアクセスを判別する判別手段と、この判
    別手段からの信号により上記アクセスを上記固定記憶手
    段から上記修正情報記憶手段へ切り換える切り換え手段
    とを一体に集積した電子装置において、 上記アドレス制御手段に割り込み処理が行われたときに
    上記アドレス制御手段による上記固定記憶手段の変更部
    分へのアクセスを判別する判別データを退避するスタッ
    クメモリを設け、割り込み処理中の上記固定記憶手段の
    変更部分へのアクセスを判別する判別データを上記判別
    手段に設定できるようにしたことを特徴とする電子装
    置。
  2. 【請求項２】 情報が固定的に記憶された固定記憶手段
    と、アドレス制御を行うアドレス制御手段と、外部から
    の情報が入力される入力手段と、この入力手段を介して
    外部から入力される上記固定記憶手段に記憶された情報
    の変更部分に関する修正情報が記憶される修正情報記憶
    手段と、上記固定記憶手段の変更部分への上記アドレス
    制御手段によるアクセスを判別する判別手段と、この判
    別手段からの信号により上記アクセスを上記固定記憶手
    段から上記修正情報記憶手段へ切り換える切り換え手段
    とを一体に集積した電子装置に対して、 上記アドレス制御手段に対する割り込み処理の最初に、
    上記アドレス制御手段による上記固定記憶手段の変更部
    分へのアクセスを判別する判別データをスタックメモリ
    に退避させるステップと、割り込み処理中の上記固定記
    憶手段の変更部分へのアクセスを判別する判別データを
    上記判別手段に設定するステップとを設けたことを特徴
    とする電子装置の固定情報修正方法。
JP01120692A 1992-01-24 1992-01-24 電子装置及びその固定情報修正方法 Expired - Fee Related JP3230262B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP01120692A JP3230262B2 (ja) 1992-01-24 1992-01-24 電子装置及びその固定情報修正方法
KR1019930000467A KR100307857B1 (ko) 1992-01-24 1993-01-15 전자장치
CA002087696A CA2087696A1 (en) 1992-01-24 1993-01-20 Electronic apparatus and method for patching a fixed information
DE69331292T DE69331292T2 (de) 1992-01-24 1993-01-22 Elektronisches Gerät und Verfahren zur festen Informationsmodifikation
EP93101008A EP0553733B1 (en) 1992-01-24 1993-01-22 Electronic apparatus and method for patching a fixed information
US08/469,498 US6128751A (en) 1992-01-24 1995-06-06 Electronic apparatus and method for patching a fixed information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01120692A JP3230262B2 (ja) 1992-01-24 1992-01-24 電子装置及びその固定情報修正方法

Publications (2)

Publication Number Publication Date
JPH05204630A true JPH05204630A (ja) 1993-08-13
JP3230262B2 JP3230262B2 (ja) 2001-11-19

Family

ID=11771541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01120692A Expired - Fee Related JP3230262B2 (ja) 1992-01-24 1992-01-24 電子装置及びその固定情報修正方法

Country Status (6)

Country Link
US (1) US6128751A (ja)
EP (1) EP0553733B1 (ja)
JP (1) JP3230262B2 (ja)
KR (1) KR100307857B1 (ja)
CA (1) CA2087696A1 (ja)
DE (1) DE69331292T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089435A (ja) * 1994-06-15 1996-01-12 Nec Corp 選択呼出受信機
GB2292470A (en) * 1994-08-19 1996-02-21 Advanced Risc Mach Ltd Rom patching
GB2309324B (en) * 1996-01-17 2000-09-06 Motorola Inc Method for storing repair data in a micro processor system
JP2867965B2 (ja) * 1996-06-28 1999-03-10 日本電気株式会社 データ処理装置及びデータ処理方法
US6009540A (en) * 1997-04-08 1999-12-28 Aitm Associates Incorporated Logic module for implementing system changes on PC architecture computers
FR2764407B1 (fr) * 1997-06-05 1999-07-30 Alsthom Cge Alcatel Dispositif de retouche de programme de commande dans un processeur
JP2001184203A (ja) 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd プログラム修正装置
JP2001256044A (ja) * 2000-03-14 2001-09-21 Sony Corp データ処理装置
GB2373888A (en) * 2001-03-30 2002-10-02 Toshiba Res Europ Ltd Dynamic vector address allocation for a code patching scheme
US20040015939A1 (en) * 2001-05-16 2004-01-22 Cheah Jonathon Y. Updateable memory module
US6925521B2 (en) * 2001-09-10 2005-08-02 Texas Instruments Incorporated Scheme for implementing breakpoints for on-chip ROM code patching
WO2004046925A1 (en) 2002-11-18 2004-06-03 Arm Limited Security mode switching via an exception vector
WO2004046924A1 (en) 2002-11-18 2004-06-03 Arm Limited Processor switching between secure and non-secure modes
JP2004213102A (ja) * 2002-12-26 2004-07-29 Fujitsu Ltd マイクロコンピュータ
US7269707B2 (en) * 2003-01-10 2007-09-11 Texas Instruments Incorporated Multiple patches to on-chip ROM in a processor with a multilevel memory system without affecting performance
US7596721B1 (en) * 2004-01-09 2009-09-29 Maxtor Corporation Methods and structure for patching embedded firmware
US7464248B2 (en) 2005-04-25 2008-12-09 Mediatek Incorporation Microprocessor systems and bus address translation methods
US7533240B1 (en) * 2005-06-01 2009-05-12 Marvell International Ltd. Device with mapping between non-programmable and programmable memory
US7526578B2 (en) * 2006-02-17 2009-04-28 International Business Machines Corporation Option ROM characterization
US20080263533A1 (en) * 2007-04-19 2008-10-23 Proton World International N.V. Implementation of patches by a processing unit
CN101334760B (zh) * 2007-06-26 2010-04-07 展讯通信（上海）有限公司 监控总线非法操作的方法、装置及包含该装置的系统
US8156486B2 (en) * 2008-10-29 2012-04-10 Mediatek Inc. Patching devices and methods thereof for patching firmware functions
CN103268237A (zh) * 2013-05-10 2013-08-28 东信和平科技股份有限公司 一种掩膜智能卡的补丁功能扩展方法及装置
US9547489B2 (en) * 2014-03-31 2017-01-17 Qualcomm Incorporated System and method for modifying a sequence of instructions in a read-only memory of a computing device

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150428A (en) * 1974-11-18 1979-04-17 Northern Electric Company Limited Method for providing a substitute memory in a data processing system
JPS5721799B2 (ja) * 1975-02-01 1982-05-10
JPS5245232A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Micro program modification circuit
US4028684A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with repatching capability
US4028678A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit
US4028683A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with counter
US4218757A (en) * 1978-06-29 1980-08-19 Burroughs Corporation Device for automatic modification of ROM contents by a system selected variable
US4291375A (en) * 1979-03-30 1981-09-22 Westinghouse Electric Corp. Portable programmer-reader unit for programmable time registering electric energy meters
US4296470A (en) * 1979-06-21 1981-10-20 International Business Machines Corp. Link register storage and restore system for use in an instruction pre-fetch micro-processor interrupt system
JPS56136054A (en) * 1980-03-26 1981-10-23 Hitachi Ltd Function assigning circuit
US4319343A (en) * 1980-07-16 1982-03-09 Honeywell Inc. Programmable digital memory circuit
US4456966A (en) * 1981-02-26 1984-06-26 International Business Machines Corporation Memory system with flexible replacement units
JPS57150019A (en) * 1981-03-13 1982-09-16 Hitachi Ltd Control system of terminal device
JPS57196357A (en) * 1981-05-29 1982-12-02 Toshiba Corp Data processor
JPS57211651A (en) * 1981-06-23 1982-12-25 Toshiba Corp Patch system
US4490783A (en) * 1981-07-02 1984-12-25 Texas Instruments Incorporated Microcomputer with self-test of microcode
US4400798A (en) * 1981-07-13 1983-08-23 Tektronix, Inc. Memory patching system
JPS5816350A (ja) * 1981-07-22 1983-01-31 Toshiba Corp メモリ拡張代替方式
JPS5886648A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp トレ−ス装置
US4542453A (en) * 1982-02-19 1985-09-17 Texas Instruments Incorporated Program patching in microcomputer
US4490812A (en) * 1982-09-30 1984-12-25 Mostek Corporation User reprogrammable programmed logic array
US4819154A (en) * 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
US4607332A (en) * 1983-01-14 1986-08-19 At&T Bell Laboratories Dynamic alteration of firmware programs in Read-Only Memory based systems
US4769767A (en) * 1984-01-03 1988-09-06 Ncr Corporation Memory patching system
US4610000A (en) * 1984-10-23 1986-09-02 Thomson Components-Mostek Corporation ROM/RAM/ROM patch memory circuit
FR2573227B1 (fr) * 1984-11-09 1987-01-30 Palais Decouverte Dispositif de simulation et de securite pour clavier de saisie de donnees
US4745572A (en) * 1985-11-04 1988-05-17 Step Engineering Software editing instrument
US4709324A (en) * 1985-11-27 1987-11-24 Motorola, Inc. Data processor control unit having an interrupt service using instruction prefetch redirection
JPS62249231A (ja) * 1986-04-23 1987-10-30 Pfu Ltd マイクロプログラム制御処理方式
US4972481A (en) * 1986-06-09 1990-11-20 Datakonsult I Malmo Ab Ciphering and deciphering device
US4751703A (en) * 1986-09-16 1988-06-14 International Business Machines Corp. Method for storing the control code of a processor allowing effective code modification and addressing circuit therefor
US4831517A (en) * 1986-10-10 1989-05-16 International Business Machines Corporation Branch and return on address instruction and methods and apparatus for implementing same in a digital data processing system
US4802119A (en) * 1987-03-17 1989-01-31 Motorola, Inc. Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory
US4942541A (en) * 1988-01-22 1990-07-17 Oms, Inc. Patchification system
JPS6465633A (en) * 1987-09-07 1989-03-10 Hitachi Ltd Microprogram controller
JP3023425B2 (ja) * 1987-10-09 2000-03-21 株式会社日立製作所 データ処理装置
JPH0199129A (ja) * 1987-10-12 1989-04-18 Fujitsu Ltd マイクロプログラム修正方式
JPH01114941A (ja) * 1987-10-28 1989-05-08 Fujitsu Ltd プログラム修正方式
JPH01232447A (ja) * 1988-03-11 1989-09-18 Mitsubishi Electric Corp シングル・チップ・マイクロコンピュータ
JPH01286029A (ja) * 1988-05-13 1989-11-17 Nec Corp マイクロプログラムのパッチ方式
US4905200A (en) * 1988-08-29 1990-02-27 Ford Motor Company Apparatus and method for correcting microcomputer software errors
US5063499A (en) * 1989-01-09 1991-11-05 Connectix, Inc. Method for a correlating virtual memory systems by redirecting access for used stock instead of supervisor stock during normal supervisor mode processing
DE68923864T2 (de) * 1989-04-19 1996-05-02 Ibm Anordnung zur Speicher- und Peripherie-Bausteinauswahl.
JPH03142629A (ja) * 1989-10-30 1991-06-18 Toshiba Corp マイクロコントローラ
GB9011679D0 (en) * 1990-05-24 1990-07-11 Schlumberger Ind Ltd Mask-programmable microprocessors
US5199032A (en) * 1990-09-04 1993-03-30 Motorola, Inc. Microcontroller having an EPROM with a low voltage program inhibit circuit
US5408672A (en) * 1991-11-18 1995-04-18 Matsushita Electric Industrial Co. Microcomputer having ROM to store a program and RAM to store changes to the program
US5623665A (en) * 1992-01-13 1997-04-22 Sony Corporation Electronic apparatus for patching a read-only memory
JPH06318261A (ja) * 1992-09-18 1994-11-15 Sony Corp 電子装置
JP3810805B2 (ja) * 1992-09-19 2006-08-16 ソニー株式会社 情報修正システム
JP3284614B2 (ja) * 1992-09-19 2002-05-20 ソニー株式会社 電子装置

Also Published As

Publication number Publication date
CA2087696A1 (en) 1993-07-25
EP0553733B1 (en) 2001-12-12
EP0553733A3 (en) 1997-10-15
JP3230262B2 (ja) 2001-11-19
US6128751A (en) 2000-10-03
EP0553733A2 (en) 1993-08-04
KR930016880A (ko) 1993-08-30
DE69331292D1 (de) 2002-01-24
KR100307857B1 (ko) 2001-11-30
DE69331292T2 (de) 2002-06-13

Similar Documents

Publication Publication Date Title
JPH05204630A (ja) 電子装置及びその固定情報修正方法
KR100324834B1 (ko) 전자장치
US6237120B1 (en) Program patching of a ROM
US5600807A (en) Programmable controller capable of updating a user program during operation by switching between user program memories
JPH06187143A (ja) 電子装置
KR100280590B1 (ko) 전자 장치
JPH04286001A (ja) プログラマブルコントローラのプログラミング方法及びその装置
JP3575052B2 (ja) 電子装置
JPH05298462A (ja) 電子装置
JP3358214B2 (ja) 電子装置
JP2001256044A (ja) データ処理装置
JPS6310234A (ja) 割込み処理装置
JPH05189268A (ja) 電子装置
JPH04332003A (ja) プログラマブルコントローラ
JP2504151B2 (ja) デ―タ処理装置
JPH06222917A (ja) 電子装置
JPH08166887A (ja) 割込み処理からの復帰方法
JPH0883188A (ja) マルチタスク処理を行う計算機
JPH0555895B2 (ja)
JPH01286028A (ja) マイクロプログラムのパッチ方式
JPH05241853A (ja) プログラマブルコントローラ
JPH11175332A (ja) プログラム修正装置
JPH08249024A (ja) プログラマブルコントローラ
JPH0367357A (ja) マルチｃｐｕシステム
JPS6344241A (ja) 割込み処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees