KR20010003642A

KR20010003642A - 아날로그-디지털 변환기 및 그 방법

Info

Publication number: KR20010003642A
Application number: KR1019990024007A
Authority: KR
Inventors: 배종홍
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1999-06-24
Filing date: 1999-06-24
Publication date: 2001-01-15

Abstract

본 발명은 아날로그-디지털 변환기 및 그 방법에 관한 것으로, 특히 디지털 변환 시간을 최소화하고, 인터럽트 발생을 억제하여 불필요한 인터럽트 루틴을 수행을 방지할 수 있는 아날로그-디지털 변환기 및 그 방법에 관한 것이다.

본 발명에 따른 아날로그-디지털 변환기는 디지털 변환된 값을 저장하는 제1레지스터와, 상기 제1레지스터에 저장된 값을 다음 사이클에서 저장하는 제2레지스터와, 상기 제1 및 제2레지스터에 저장된 값들을 동일 여부를 판단하기 위하여 비교하는 비교기, 및 아날로그 신호를 디지털 변환하여 상기 제1레지스터에 저장하고, 상기 비교기의 비교 결과에 따라 인터럽트를 발생하는 아날로그-디지털 변환부를 포함하는 것을 특징으로 한다.

Description

아날로그-디지털 변환기 및 그 방법{Analog to digital converter and method thereof}

본 발명은 아날로그-디지털 변환기 및 그 방법에 관한 것으로, 특히 디지털 변환 처리 시간을 최소화하고, 인터럽트 발생을 최대한 억제하여 불필요한 인터럽트 루틴 수행 시간을 줄일 수 있는 아날로그-디지털 변환기 및 그 방법에 관한 것이다.

일반적으로 다기능 반도체 칩을 설계시, 아날로그-디지털 변환기(analog-digital converter)가 많이 이용된다. 특히, 이 아날로그-디지털 변환기는 칩 내부에 내장되어 제어유닛(control unit)과의 신호의 송수신을 통해 주어진 기능을 수행하게 된다.

도 1은 종래의 아날로그-디지털 변환기를 설명하기 위한 도면으로, 도면 부호 10은 제어부를, 20은 아날로그-디지털 변환기를, 22는 레지스터, 그리고 24는 아날로그-디지털 변환부를 각각 나타낸 것이다.

도 1에 있어서, 아날로그 신호(Ain)가 아날로그-디지털 변환부(24)에 입력되면 아날로그-디지털 변환이 수행되고, 그 변환 결과는 레지스터(22)에 저장되며, 변환 응답신호(ADCRes)를 통해 제어부(10)에 전달된다. 이어서, 변환 완료 신호(ADCEnd)가 아날로그-디지털 변환부(24)에서 발생되면 제어부(10)는 해당 인터럽트 루틴을 수행하게 된다. 그런데, 이와 같은 변환 방식은 아날로그 신호(Ain)의 변화가 없는 경우에도 아날로그-디지털 변환이 수행되면 변환 완료 신호(ADCEnd)가 발생되므로 인터럽트가 발생하게 되며, 불필요한 인터럽트 루틴을 수행되는 문제점이 있었다. 특히, 제어부(10) 및 아날로그-디지털 변환기(20)가 반도체 칩으로 집적화 되는 경우에는 전체 성능을 저하시키는 요인이 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 디지털 변환 시간을 최소화하고, 인터럽트 발생을 억제하여 불필요한 인터럽트 루틴 수행을 방지할 수 있는 아날로그-디지털 변환기 및 그 방법을 제공하는데 그 목적이 있다.

도 1은 종래의 아날로그-디지털 변환기를 설명하기 위한 도면.

도 2는 본 발명에 따른 아날로그-디지털 변환기를 설명하기 위한 도면.

도 3은 본 발명에 따른 아날로그-디지털 변환 방법을 설명하기 위한 도면.

* 도면의 주요 부분에 대한 설명

10, 30 : 제어부 20, 40 : 아날로그-디지털 변환기

22 : 레지스터 24, 42 : 아날로그-디지털 변환부

41 : 플레그 44 : A 레지스터

46 : B 레지스터 48 : 비교기

상기 목적을 달성하기 위한 본 발명에 따른 아날로그-디지털 변환기는 디지털 변환된 값을 저장하는 제1레지스터와, 상기 제1레지스터에 저장된 값을 다음 사이클에서 저장하는 제2레지스터와, 상기 제1 및 제2레지스터에 저장된 값들의 동일 여부를 판단하기 위하여 이를 비교하는 비교기, 및 아날로그 신호를 디지털 변환하여 상기 제1레지스터에 저장하고, 상기 비교기의 비교 결과에 따라 인터럽트를 발생하는 아날로그-디지털 변환부를 포함하여 이루어진다.

특히, 상기 비교기의 비교 결과에 따라 플레그 비트가 설정되는 플레그를 더 포함하는 것이 바람직하다.

또한, 본 발명에 따른 아날로그-디지털 변환 방법은 아날로그 신호를 디지털 변환하고 이를 저장하는 제1단계와, 현재 및 이전 디지털 변환된 값들을 비교하는 제2단계, 및 상기 아날로그 신호가 변하는 경우 상기 제2단계의 비교 결과에 따라 인터럽트 발생 여부를 결정하는 제3단계를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 아날로그-디지털 변환기를 설명하기 위한 도면으로, 도면 부호 30은 제어부를, 40은 아날로그-디지털 변환기를, 41은 플레그(flag)를, 42는 아날로그-디지털 변환부를, 44는 A 레지스터를, 46은 B 레지스터를, 그리고 48은 비교기를 각각 나타낸 것이다.

먼저, 아날로그-디지털 변환부(42)는 내부에 플레그(41)를 포함하며, 입력되는 아날로그 신호(Ain)를 디지털 변환하며, 그 변환 결과를 A 레지스터(44)에 저장한다. 또한, 변환 완료후, 이를 알리는 변환 종료 신호(ADCEnd)를 제어부(30)에 발생한다. A 및 B 레지스터(44, 46)는 디지털 변환된 값을 저장하며, A 레지스터(44)에 저장된 값은 다음 사이클에서 B 레지스터(46)에 저장된다. 이때, A 레지스터(44)는 저장된 값을 변환 응답신호(ADCRes)로서 제어부(30)에 전달한다. 비교기(48)는 A 및 B 레지스터(44, 46)에 각각 저장된 현재 및 이전 디지털 변환값을 비교하고, 동일 여부를 판단하여 그 비교 결과에 따라 플레그(41)의 비트를 인에이블 혹은 디스에이블시킨다. 즉, 동일하지 않으면 플레그 비트는 '1'이 되고 그렇지 않으면 '0'으로 설정된다. 플레그 비트의 설정 결과는 아날로그-디지털 변환부(42)의 변환 종료 신호(ADCEnd)의 발생 여부를 결정하게 된다. 즉, 플레그 비트가 '1'이 아니면 아날로그-디지털 변환을 수행하는 경우에도 변환 종료 신호(ADCEnd)를 발생하지 않게 된다. 따라서, 불필요한 인터럽트 루틴을 수행을 최대한 억제할 수 있게 된다.

도 3은 본 발명에 따른 아날로그-디지털 변환방법을 설명하기 위한 흐름도를 도시한 것으로, 도 2를 참조하여 상세히 설명하면 다음과 같다.

먼저, 아날로그-디지털 변환부(42)는 입력되는 아날로그 신호(Ain)를 디지털 변환하고, 그 디지털 변환 결과를 A 레지스터(44)에 저장한다(100). 이어서, 비교기(48)는 A 레지스터(44)에 저장된 현재의 디지털 변환값(D_A)과 B 레지스터(46)에 저장된 이전 디지털 변환값(D_B)을 비교하고(110) 그 결과에 따라 플레그(flag)를 설정한다(120). 즉, 동일하면 '0'으로, 그렇지 않으면 '1'로 설정된다. 이어서, A 레지스터(44)에 저장된 현재의 디지털 변환값(D_A)을 B 레지스터(46)에 저장한다(130). 이어서, 플레그(41)의 비트가 '1'인지를 판단하고(140), '1'이면 아날로그-디지털 변환부(42)는 변환 종료 신호(ADCEnd)를 발생한다. 이 신호에 의해 제어부(150)는 인터럽트를 발생하여 해당 인터럽트 루틴을 수행하게 된다.

이상에서 살펴본 바와 같이, 본 발명은 아날로그-디지털 변환시, 그 변환된 값이 이전 디지털 변환값과 동일하면 해당 인터럽트 수행을 하지 않게 된다. 또한, 본 발명에 따르면 제어부(30)와 아날로그-디지털 변환기(40)를 하나로 집적화 하여 반도체 칩으로서 구현될 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명에 따른 아날로그-디지털 변환기 및 그 방법은 두 개의 레지스터를 이용하여 각각 현재의 디지털 변환된 값과 이전 디지털 변환된 값을 각각 저장하고, 그 저장된 두 값의 동일 여부에 따라 인터럽트 발생 여부를 결정한다. 따라서, 입력되는 아날로그 신호가 변화가 없는 경우에는 인터럽트를 발생하지 않게 되므로, 디지털 변환 처리 시간을 최소화하고, 인터럽트 발생을 최대한 억제하여 불필요한 인터럽트 루틴 수행 시간을 줄일 수 있다는 효과가 있다. 특히, 집적화하는 경우에는 전체 시스템 성능을 크게 향상시킬 수 있다.

Claims

디지털 변환된 값을 저장하는 제1레지스터;

상기 제1레지스터에 저장된 값을 다음 사이클에서 저장하는 제2레지스터;

상기 제1 및 제2레지스터에 저장된 값들의 동일 여부를 판단하기 위하여 이를 비교하는 비교기; 및

아날로그 신호를 디지털 변환하여 상기 제1레지스터에 저장하고, 상기 비교기의 비교 결과에 따라 인터럽트를 발생하는 아날로그-디지털 변환부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
제1항에 있어서, 상기 비교기의 비교 결과에 따라 플레그 비트가 설정되는 플레그를 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
아날로그 신호를 디지털 변환하고 이를 저장하는 제1단계;

현재 및 이전 디지털 변환된 값들을 비교하는 제2단계; 및 상기 아날로그 신호가 변하는 경우 상기 제2단계의 비교 결과에 따라 인터럽트 발생 여부를 결정하는 제3단계를 포함하는 것을 특징으로 하는 아날로그-디지털 변환 방법.