KR100896853B1 - 시스템 클럭을 이용한 코드변환장치 - Google Patents

Abstract

본 발명은 시스템 클럭을 이용하여 바이너리 코드를 그레이 코드로 변환하는 코드변환 장치에 관한 것이다. 즉, 본 발명은 시스템 클럭을 이용하여 바이너리 코드를 그레이 코드로 변환시키는 장치에 있어서, 종래의 소프트웨어 방식에서 하드웨어 방식으로 구현하여 시스템 회로 설계 단계에서 온 칩(On-Chip)화 함으로써 시스템의 성능 향상 및 아날로그 정보의 디지털정보로 변환 등 그 활용 범위가 넓다. 또한, 코드 변환 실행에 있어서 시스템 클럭에 동기 시켜 코드 변환을 실행하도록 구성함으로써 코드변환 과정에서 발생할 수 있는 에러를 방지할 수 있고, 보다 안정적으로 코드변환을 실행할 수 있으며, 코드변환 프로세싱을 논리 게이트로 구성하지 않고, 패스 트렌지스터로 구성하여 처리 과정에서 발생하는 게이트의 임계 패스를 줄임으로써 처리 속도를 향상시킬 수 있다.

시스템, 클럭, 바이너리, 그레이, 비트 프로세싱, 코드변환

Description

시스템 클럭을 이용한 코드변환장치{APPARATUS FOR TRANSLATING BINARY CODE INTO GRAY CODE USING SYSTEM CLOCK}

도 1은 본 발명의 실시 예에 따른 시스템 클럭을 이용한 코드변환장치의 상세 회로 구성도.

<도면의 주요 부호에 대한 간략한 설명>

100 : 입력레치부 102 : 비트프로세싱부

104 : 출력레치부 106 : 비트프로세싱 회로장치

108 : 시스템 클럭

본 발명은 시스템 클럭을 이용한 코드 변환장치에 관한 것으로, 특히 시스템 클럭을 이용하여 바이너리 코드를 그레이 코드로 변환하는 코드변환 장치에 관한 것이다.

통상적으로 코드변환 장치는 바이너리 코드(binary code)를 그레이코드(gray code)로 변환시키는 장치로, 회로 설계에 있어서 많이 사용되는 기본 블록으로써, 그 응용범위가 넓으며, 특히, 그레이 코드는 비가중치(unweighted code)로 산술식에는 부적당하지만, 아날로그/디지털 변환기(analog/digital converter)에 의해 아날로그 정보를 변환하는데 편리하므로 많이 사용된다.

그러나, 종래 코드변환장치는 대부분 소프트웨어 방식으로 구현되어 코드변환 과정에서 에러가 발생하는 비율이 높으며, 코드 변환 프로세싱 또한 논리 게이트로 구현되어 코드변환을 수행하는 과정에서 게이트의 임계 패스로 인해 처리 속도가 감소하는 문제점이 있었다.

따라서, 코드변환장치의 구현에 있어 종래 소프트웨어로 처리하는 방식을 하드웨어로 구현하고, 코드 변환 과정에서 안정적으로 처리하도록 시스템 클럭(system clock)에 동기시켜 처리하도록 구성한다면, 보다 빠르고 안정적인 코드변환을 수행할 수 있을 것으로 기대된다.

따라서, 본 발명의 목적은 시스템 클럭을 이용하여 바이너리 코드를 그레이 코드로 변환하는 코드변환 장치를 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 시스템 클럭을 이용한 코드변환장치로서, 그레이코드로 변환되는 바이너리 코드의 각 비트 데이터를 시스템 클럭의 하이 에지에서 입력받아 저장하는 입력레치부와, 상기 입력레치부로부터 상기 바이너리 코드의 각 비트 데이터를 전송받아 비트 데이터간 조합처리를 통해 대응되는 그레이코드 비트 데이터로 변환시키는 비트프로세싱부와, 상기 비트프로세싱부로부터 변환된 그레이드코드 비트 데이터를 상기 시스템 클럭의 로우 에지에서 전송받아 저장하는 출력레치부를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따라 바이너리 코드(Binary Code)를 그레이 코드(Gray Code)로 변환하는 회로 장치를 도시한 것이다.

이하, 위 도 1을 참조하여 본 발명의 코드변환장치의 동작을 상세히 설명하기로 한다.

먼저, 위 도 1에 도시된 코드변환장치에서 입력 바이너리 코드의 각 비트 데이터(A3A2A1A0)는 시스템 클럭(108)이 하이 에지(High edge)일 때 입력레치부(100)에 구성된 각각의 레치(Latch)에 레치 되고, 비트 프로세싱 부(102)에서 변환처리 되는 바이너리 코드 데이터값을 의미 한다.

또한, 출력 그레이 코드의 각 비트 데이터(G3G2G1G0)는 비트 프로세싱 부(102)에서 바이너리 코드 데이터값이 그레이 코드 데이터로 변환되어 시스템 클럭의 로우 에지(Low edge)에서 출력레치부(104)에 구성된 각각의 레치에 레치 되어 출력되는 그레이 코드 데이터값을 의미 한다.

여기서 입력 바이너리 코드 데이터값은 모두 시스템 클럭(108)이 하이 에지(High edge)일 때 동시에 입력레치부(100)의 각 레치에 레치되고, 각 레치에 레치된 바이너리 비트 데이터값은 다음 시스템 클럭(108) 신호가 하이 에지(High edge)가 되기 전에는 그 값이 그대로 유지된다. 마찬가지로 비트 프로세싱 부(102)에서 조합 처리된 그레이 코드 데이터값도 시스템 클럭(108)이 로우 에지(Low edge)일 때 출력레치부(104)에 구성된 각각의 레치에 레치 되고, 각 레치에 레치된 그레이 코드 데이터값은 다음 시스템 클럭(108) 신호가 로우 에지(Low edge)가 되기 전에는 그 값을 유지하여 출력 된다.

이와 같이 시스템 클럭(108)에 동기 시켜 코드 변환을 실행하도록 구성함으로써 코드변환 과정에서 발생할 수 있는 에러를 방지할 수 있고, 보다 안정적으로 코드변환을 실행할 수 있다.

이하, 코드 변환 장치의 구체적인 동작을 보다 상세히 설명하면, 입력 바이너리 코드 데이터값은 시스템 클럭(108)의 하이 에지(High edge)에서 입력레치부(100)에 구성된 각각의 레치(110, 112, 114, 116)에 레치 된다. 이때 각 레치에 레치된 바이너리 코드 데이터값은 시스템 클럭(108)의 하이(High)동안 비트 프로세싱 부(102)에서 처리하게 되며, 처리 과정은 다음과 같다.

입력레치부(100)내 제4레치(110)에 레치된 바이너리 코드의 세번째 비트 데이터 A3(MSB)는 그대로 출력레치부(104)내 제4레치(118)로 전송되어(a3), 그레이 코드의 세번째 비트 데이터 G3으로 출력된다. 그레이 코드의 두번째 비트 데이터 G2는 바이너리 코드의 세 번째 비트 데이터 A3 과 두 번째 비트 데이터 A2가 제3레치(112)와 제4레치(110)를 통과하여(a3, a2) 비트 프로세싱 회로 장치(106)에서 비트 조합 처리되어(g2) 출력레치부(104)내 제3레치(120)에 전송되어 출력된다.

그리고, 그레이 코드의 첫 번째 비트 데이터 G1은, 바이너리 코드의 두번째 비트 데이터 A2 와 첫번째 비트 A1이 제3레치(112)와 제2레치(114)를 통과하여(a2, a1) 비트 프로세싱 회로 장치(105)에서 비트 조합 처리되어(g1) 출력레치부(104)내 제2레치(122)에 전송되어 출력되며, 마지막으로, 그레이 코드의 0번째 비트 데이터 G0은 바이너리 코드의 첫번째 비트 데이터 A1 와 0번째 비트 데이터 A0이 제2레치(114)와 제1레치(116)을 통과하여(a1, a0) 비트 프로세싱 회로 장치(103)에서 비트 조합 처리되어(g0) 출력레치부(104)내 제1레치(124)에 전송되어 출력된다.

이와 같이 비트 프로세싱 부(102)에서 처리되는 바이너리 코드 데이터값은 그레이 코드 데이터로 변환되어 시스템 클럭(108)의 로우 에지(Low edge)에서 출력레치부(104)에 구성된 각 레치에 레치되어 출력됨으로써 코드 변환이 완료된다. 이때 비트 프로세싱 회로 장치(103, 105, 106)는 입력 포트 I1과 I2에 입력 되는 비트 중 I2의 비트 값으로 각 패스 트랜지스터(pass transistor)를 제어(control)하여 I1의 입력 값을 출력포트 O로 전송 함으로써 두 입력 비트의 조합을 구현한다.

상기한 바와 같이, 본 발명은 시스템 클럭을 이용하여 바이너리 코드를 그레이 코드로 변환시키는 장치에 있어서, 종래의 소프트웨어 방식에서 하드웨어 방식으로 구현하여 시스템 회로 설계 단계에서 온 칩(On-Chip)화 함으로써 시스템의 성능 향상 및 아날로그 정보의 디지털정보로 변환 등 그 활용 범위가 넓다. 또한, 코드 변환 실행에 있어서 시스템 클럭에 동기 시켜 코드 변환을 실행하도록 구성함으로써 코드변환 과정에서 발생할 수 있는 에러를 방지할 수 있고, 보다 안정적으로 코드변환을 실행할 수 있으며, 코드변환 프로세싱을 논리 게이트로 구성하지 않고, 패스 트렌지스터로 구성하여 처리 과정에서 발생하는 게이트의 임계 패스를 줄임으 로써 처리 속도를 향상시킬 수 있다.

한편 상술한 본 발명의 설명에서 실시 예에는 구체적인 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

이상에서 설명한 바와 같이, 본 발명은 시스템 클럭을 이용하여 바이너리 코드를 그레이 코드로 변환시키는 장치에 있어서, 종래의 소프트웨어 방식에서 하드웨어 방식으로 구현하여 시스템 회로 설계 단계에서 온 칩(On-Chip)화 함으로써 시스템의 성능 향상 및 아날로그 정보의 디지털정보로 변환 등 그 활용 범위가 넓은 이점이 있다. 또한, 코드 변환 실행에 있어서 시스템 클럭에 동기 시켜 코드 변환을 실행하도록 구성함으로써 코드변환 과정에서 발생할 수 있는 에러를 방지할 수 있고, 보다 안정적으로 코드변환을 실행할 수 있으며, 코드변환 프로세싱을 논리 게이트로 구성하지 않고, 패스 트렌지스터로 구성하여 처리 과정에서 발생하는 게이트의 임계 패스를 줄임으로써 처리 속도를 향상시킬 수 있는 이점이 있다.

Claims (7)

1. 시스템 클럭을 이용한 코드변환장치로서,

   그레이코드로 변환되는 바이너리 코드의 각 비트 데이터를 시스템 클럭의 하이 에지에서 입력받아 저장하는 입력레치부와,

   상기 입력레치부로부터 상기 바이너리 코드의 각 비트 데이터를 전송받아 비트 데이터간 조합처리를 통해 대응되는 그레이코드 비트 데이터로 변환시키는 비트프로세싱부와,

   상기 비트프로세싱부로부터 변환된 그레이드코드 비트 데이터를 상기 시스템 클럭의 로우 에지에서 전송받아 저장하는 출력레치부

   를 포함하는 시스템 클럭을 이용한 코드변환장치.
2. 제 1 항에 있어서,

   상기 비트프로세싱부는, 0번째 그레이코드 비트 데이터(G0)는, 상기 입력레치부에 저장된 상기 바이너리 코드의 첫번째 비트 데이터(A1)와 0번째 비트 데이터(A0)를 비트 조합하여 생성하며, 첫번째 그레이코드 비트 데이터(G1)는, 상기 입력레치부에 저장된 상기 바이너리 코드의 두번째 비트 데이터(A2)와 첫번째 비트 데이터(A1)를 비트 조합하여 생성하며, 두번째 그레이코드 비트 데이터(G2)는, 상기 입력레치부에 저장된 상기 바이너리 코드의 세번째 비트 데이터(A3)와 두번째 비트 데이터(A2)를 비트 조합하여 생성하는 것을 특징으로 하는 시스템 클럭을 이용한 코드변환장치.
3. 제 2 항에 있어서,

   상기 비트프로세싱부는, 세번째 그레이코드 비트 데이터(G3)의 처리에 있어서는, 상기 입력레치부에 저장된 상기 바이너리 코드의 세번째 비트 데이터(A3)를 그대로 출력레치부로 전송시켜 상기 세번째 그레이코드 비트데이터(G3)로 출력시키는 것을 특징으로 하는 시스템 클럭을 이용한 코드변환장치.
4. 제 1 항에 있어서,

   상기 비트프로세싱부는, 상기 입력레치부로부터 두 개의 서로 다른 바이너리 코드의 비트 데이터를 입력받아 대응되는 그레이 코드 데이터로 처리하는 다수 개의 비트 프로세싱 회로장치를 포함하는 것을 특징으로 하는 시스템 클럭을 이용한 코드변환장치.
5. 제 4 항에 있어서,

   상기 각 비트 프로세싱 회로장치는, 제1입력포트(I1)와 제2입력포트(I2)로 입력되는 바이너리 코드의 비트 데이터중 상기 제2입력포트(I2)로 입력되는 비트 데이터로 상기 비트 프로세싱 회로내 패스 트랜지스터를 제어하여 상기 제1/제2입력포트(I1,I2)의 입력 비트 데이터를 비트 조합시키는 것을 특징으로 하는 시스템 클럭을 이용한 코드변환장치.
6. 제 1 항에 있어서,

   상기 입력레치부는, 상기 입력된 바이너리 코드의 각 비트 데이터를 상기 시스템 클럭의 다음 하이 에지때까지 유지시키는 것을 특징으로 하는 시스템 클럭을 이용한 코드변환장치.
7. 제 1 항에 있어서,

   상기 출력레치부는, 상기 비트프로세싱부로부터 전송받은 그레이코드 비트 데이터를 상기 시스템 클럭의 다음 로우 에지때까지 유지시키는 것을 특징으로 하는 시스템 클럭을 이용한 코드변환장치.

Images