KR100940681B1 - 반도체 회로 장치 및 코드 변환 장치 - Google Patents

반도체 회로 장치 및 코드 변환 장치 Download PDF

Info

Publication number
KR100940681B1
KR100940681B1 KR1020070136555A KR20070136555A KR100940681B1 KR 100940681 B1 KR100940681 B1 KR 100940681B1 KR 1020070136555 A KR1020070136555 A KR 1020070136555A KR 20070136555 A KR20070136555 A KR 20070136555A KR 100940681 B1 KR100940681 B1 KR 100940681B1
Authority
KR
South Korea
Prior art keywords
input
output
value
code value
gray code
Prior art date
Application number
KR1020070136555A
Other languages
English (en)
Other versions
KR20090068796A (ko
Inventor
김일곤
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070136555A priority Critical patent/KR100940681B1/ko
Publication of KR20090068796A publication Critical patent/KR20090068796A/ko
Application granted granted Critical
Publication of KR100940681B1 publication Critical patent/KR100940681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
    • H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

실시예는 반도체 회로 장치 및 코드 변환 장치에 관한 것이다. 실시예에 따른 코드 변환 장치는 패스 트랜지스터를 이용하여 NMOS 트랜지스터 및 PMOS 트랜지스터로 이루어진 8개의 트랜지스터들을 이용하여 구현할 수 있다. 실시예는 반도체 소자에서 사용되는 코드 변환 장치에서 소프트 웨어 방식을 하드웨어로 구성하고 데이터의 처리를 하드웨어적으로 구성한 시스템 클락에 동기시켜 처리함으로써 데이터 처리 과정 중에 발생될 수 있는 에러를 방지하고 처리 속도 또한 개선시킬 수 있다.
코드 변환 장치

Description

반도체 회로 장치 및 코드 변환 장치{SEMICONDUCTOR CIRCUIT DEVICE AND CODE CONVERTING DEVICE}
실시예는 반도체 회로 장치 및 코드 변환 장치에 관한 것이다.
일반적으로 코드 변환 장치는, 그레이 코드(gray code)를 바이너리 코드(binary code)로 변환하는 장치는 시스템 온 칩(system on chip)회로 설계에 적용이 되는 기본 장치이다.
도 1은 종래 코드 변환 장치를 개략적으로 나타낸 블록도이다.
도 1에서 도시부호 “10a”, “10b”는 반전 게이트인 인버터(inverter)를 나타낸 것이고, "20a", "20b"는 논리곱(AND) 게이트이고, "30"은 논리합(OR) 게이트를 나타낸 것이다.
상기 AND 게이트는 반전 논리곱(NAND) 게이트를 인버터와 연결하여 형성하고, 상기 OR 게이트는 반전 논리합(NOR) 게이트를 인버터와 연결하여 형성한다.
상기와 같은 배타적 논리합(XOR) 게이트를 사용한 코드 변환 장치는 입력 중 하나가 0이고 다른 하나는 1일 경우에만 출력이 1이 된다.
상기 인버터(13), AND 게이트, OR게이트는 여러 개의 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)로 구성되는데, 상기와 같이 구성된 종래의 코드 변환 장치는 다음과 같은 문제점이 있었다.
첫째, XOR 게이트의 논리 회로를 사용한 코드 변환 장치는 수많은 트랜지스터를 필요로 하기 때문에 트랜지스터의 증가로 인해 제조 단가가 상승하고, 더 나아가 신호 처리과정에서 데이터 처리 지연을 초래할 수 있다.
둘째, 데이터 처리 지연으로 인해 전체적인 시스템 기능이 저하되고 칩 레이아웃(Chip Layout)의 크기가 증가하게 되는 문제가 있다.
실시예는 소프트 웨어 방식을 하드웨어로 구성하여 그레이 코드를 바이너리 코드로 변환할 수 있는 반도체 회로 장치 및 코드 변환 장치를 제공한다.
실시예에 따른 반도체 회로 장치는, 그레이 코드값이 입력되는 입력 레지스터, 상기 입력 레지스터의 출력을 레치시키는 제 1 내지 제 4 입력 렛치, 상기 제 1 내지 제 4 입력 렛치에서 렛치된 그레이 코드를 변환하여 바이너리 코드로 출력하는 코드 변환 장치, 상기 코드 변환 장치에서 상기 바이너리 코드값을 입력받아 레치시키는 제 1 내지 제 4 출력 렛치, 상기 제 1 내지 제 4 출력 렛치들에서 렛치된 바이너리 코드값을 출력하는 출력 레지스터, 상기 제 1 내지 제 4 입력 렛치 및 상기 제 1 내지 제 4 입력 렛치들로 금속 배선을 통해 클락을 제공하는 클락 생성부를 포함한다.
실시예에 따른 코드 변환 장치는, 제 2 그레이 코드값을 입력받아 반전하여 출력하는 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터로 이루어진 제 1 인버터 회로, 제 1 그레이 코드값을 입력받아 반전하여 출력하는 제 2 PMOS 트랜지스터 및 제 2 NMOS 트랜지스터로 이루어진 제 2 인버터 회로, 상기 제 2 인버터 회로에서 출력된 값이 일단으로 입력되고, 상기 제 1 인버터 회로에서 출력된 값이 게이트로 입력되는 제 3 PMOS 트랜지스터, 상기 제 2 인버터 회로에서 출력된 값이 일단으로 입력되고, 상기 제 2 그레이 코드값이 게이트로 입력되는 제 3 NMOS 트랜지스터, 상기 제 1 인버터 회로에서 출력된 값이 게이트로 입력되고, 상기 제 1 그레이 코드값이 일단으로 입력되는 제 4 NMOS 트랜지스터, 상기 제 1 그레이 코드값이 일단으로 입력되고 상기 제 2 그레이 코드값이 게이트로 입력되는 제 4 PMOS 트랜지스터를 포함하며, 상기 제 3 NMOS 트랜지스터, 상기 제 3 PMOS 트랜지스터, 상기 제 4 NMOS 트랜지스터 및 상기 제 4 PMOS 트랜지스터의 비트 조합 값에 의하여 바이너리 코드값이 출력되는 것을 특징으로 한다.
실시예는 반도체 소자에서 사용되는 코드 변환 장치에서 소프트 웨어 방식을 하드웨어로 구성하고 데이터의 처리를 하드웨어적으로 구성한 시스템 클락에 동기시켜 처리함으로써 데이터 처리 과정 중에 발생될 수 있는 에러를 방지하고 처리 속도 또한 개선시킬 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 실시예에 대해 상세히 설명하도록 한다. 다만, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 구성요소의 추가, 부가, 삭제, 변경등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 권리범위에 속한다고 할 것이다.
첨부한 도면을 참조로 하여 실시예들에 따른 반도체 소자의 코드 변환 장치를 구체적으로 설명한다.
도 2는 실시예에 따른 반도체 회로 장치를 보여주는 회로도이다.
도 2를 참조하면, 반도체 회로 장치는 그레이 코드가 입력되는 입력 레지스터(110)와, 상기 입력 레지스터(110)의 출력을 레치시키는 제 1 내지 제 4 입력 렛치(120), 상기 제 1 내지 제 4 입력 렛치(120)에서 렛치된 그레이 코드를 변환하여 바이너리 코드로 출력하는 코드 변환 장치(130), 상기 코드 변환 장치(130)의 출력을 각각 레치시키는 제 1 내지 제 4 출력 렛치(140) 및 상기 제 1 내지 제 4 출력 렛치(140)에서 입력된 바이너리 코드값을 출력(O)하는 출력 레지스터(150)를 포함한다.
상기 반도체 회로 장치(100)는 시스템의 클럭 생성부(160)와 연결되어 클럭(clock)을 제공받는데, 상기 클럭은 상기 제 1 내지 제 4 입력 렛치들(120), 상기 제 1 내지 제 4 입력 렛치(120)들로 금속 배선(161)을 통해 하드웨어방식으로 제공된다.
도면에서, G3, G2, G1, G0는 입력 레지스터(110)에 저장되는 그레이 코드값이고, A3, A2, A1, A0은 바이너리 코드값을 나타낸다.
또한, g3, g2, g1, g0는 입력 레지스터(110)에서 출력되어 상기 입력 렛치(120)로 입력되는 그레이 코드값이고, a3, a2, a1, a0는 출력 렛치(140)에서 출력 레지스터(150)로 입력되는 바이너리 코드값이다.
상기 코드 변환 장치(130)는 각 입력 렛치(120)들로부터 제공받은 그레이 코 드값 I1, I2를 변환하여 바이너리 코드값 O로 출력한다.
상기 코드 변환 장치(130)를 패스 트랜지스터를 이용하여 회로 구성하여 데이터 처리에 있어서 임계 패스를 줄임으로서 처리속도를 향상시킬 수 있으며, 레이아웃 크기도 줄이는 효과가 있다. 또한, 회로 구동에 있어서 시스템 클록에 동기시켜 데이터를 처리 하도록 함으로써 시스템 에러를 줄이고 보다 안정적으로 수행하도록 한다.
먼저, 입력된 G3, G2, G1, G0 그레이 코드값은 입력 레지스터(110)에 저장되고, 저장된 각 비트들은 시스템 클럭이 0에서 1로 변하는 하이 에지(High Edge)일 때 각 입력 렛치(120)로 렛치되며, 상기 클럭이 하이 상태(high state)를 유지하는 동안 코드 변환 장치(130)에 의해서 처리된다.
이때, 상기 입력 렛치(120)에 렛치된 값은 시스템 클럭이 다시 하이 에지(High Edge)가 되기 전까지는 입력 레지스터(110)로부터 코드값을 받아들이지 않으므로 값은 바뀌지 않는다. 이렇게 함으로써 상기 코드 변환 장치(130)에서 에러 없이 안정적으로 조합 처리된다.
그 결과, 출력값은 시스템 클럭이 1에서 0으로 바뀌는 로우 에지(Low Edge)일 때 각 출력 렛치(140)로 렛치되며, 렛치된 비트 조합 값은 시스템 클럭이 다시 로우 에지(Low Edge)가 되기 전까지는 바뀌지 않으며, 출력 레지스터(150)에 저장되어 출력 포트로 출력한다.
도 3은 실시예에 따른 코드 변환 장치를 보여주는 회로도이고, 도 4는 실시예에 따른 코드 변환 장치의 입출력 진리표이다.
도 3 및 도 4를 참조하면, 코드 변환 장치(130)는 패스 트랜지스터를 이용하여 NMOS 트랜지스터 및 PMOS 트랜지스터로 이루어진 8개의 트랜지스터들을 이용하여 구현할 수 있다.
상기 코드 변환 장치(130)는, 제 2 그레이 코드값(I2)을 입력받아 반전하여 출력하는 제 1 PMOS 트랜지스터(131a) 및 제 1 NMOS 트랜지스터(131b)로 이루어진 제 1 인버터 회로 및 제 1 그레이 코드값(I1)을 입력받아 반전하여 출력하는 제 2 PMOS 트랜지스터(132a) 및 제 2 NMOS 트랜지스터(132b)로 이루어진 제 2 인버터 회로를 포함한다.
또한, 상기 코드 변환 장치(130)는, 상기 제 2 인버터 회로에서 출력된 값이 일단으로 입력되고, 상기 제 1 인버터 회로에서 출력된 값이 게이트로 입력되는 제 3 PMOS 트랜지스터(133a), 상기 제 2 인버터 회로에서 출력된 값이 일단으로 입력되고, 상기 제 2 그레이 코드값이 게이트로 입력되는 제 3 NMOS 트랜지스터(133b), 상기 제 1 인버터 회로에서 출력된 값이 게이트로 입력되고, 상기 제 1 그레이 코드값이 일단으로 입력되는 제 4 NMOS 트랜지스터(134b) 및 상기 제 1 그레이 코드값이 일단으로 입력되고 상기 제 2 그레이 코드값이 게이트로 입력되는 제 4 PMOS 트랜지스터(134a)를 포함한다.
이때, 상기 제 3 NMOS 트랜지스터(133b), 상기 제 3 PMOS 트랜지스터(133a), 상기 제 4 NMOS 트랜지스터(134b) 및 상기 제 4 PMOS 트랜지스터(134a)의 비트 조합 값에 의하여 바이너리 코드값이 출력(O)된다.
실시예에 따른 코드 변환 장치(130)는 트랜지스터의 수를 줄임으로서 임계패 스를 줄이고, 레이아웃 사이즈를 줄일 수 있다.
상기 코드 변환 장치(130)는 도 4에 도시한 진리표에서와 같이 입력 포트 I1, I2 중 I2의 입력 코드값이 '0'이면, 입력 포트 I1의 값을 출력 포트로 전송하고, 입력포트 I2의 입력 코드값이 '1'이면 입력 포트 I1의 입력 값의 인버팅 값을 출력 포트로 전송한다.
실시예에 따른 코드 변환 장치(130)는 패스 트랜지스터를 이용하여 회로 구성하여 데이터 처리에 있어서 임계 패스를 줄임으로서 처리속도를 향상시킬 수 있으며, 레이아웃 크기도 줄이는 효과가 있다. 또한, 회로 구동에 있어서 시스템 클록에 동기시켜 데이터를 처리하도록 함으로써 시스템 에러를 줄이고 보다 안정적으로 수행하도록 한다.
실시예는 반도체 소자에서 사용되는 코드 변환 장치(130)에서 소프트 웨어 방식을 하드웨어로 구성하고 데이터의 처리를 하드웨어적으로 구성한 시스템 클럭에 동기시켜 처리함으로써 데이터 처리 과정 중에 발생될 수 있는 에러를 방지하고 처리 속도 또한 개선시킬 수 있는 효과가 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 코드 변환 장치를 개략적으로 나타낸 블록도이다.
도 2는 실시예에 따른 반도체 회로 장치를 보여주는 회로도이다.
도 3은 실시예에 따른 코드 변환 장치를 보여주는 회로도이다.
도 4는 실시예에 따른 코드 변환 장치의 입출력 진리표이다.

Claims (5)

  1. 삭제
  2. 그레이 코드값이 입력되는 입력 레지스터;
    상기 입력 레지스터의 출력을 레치시키는 제 1 내지 제 4 입력 렛치;
    상기 제 1 내지 제 4 입력 렛치에서 렛치된 그레이 코드를 변환하여 바이너리 코드로 출력하는 코드 변환 장치;
    상기 코드 변환 장치에서 상기 바이너리 코드값을 입력받아 레치시키는 제 1 내지 제 4 출력 렛치;
    상기 제 1 내지 제 4 출력 렛치들에서 렛치된 바이너리 코드값을 출력하는 출력 레지스터; 및
    상기 제 1 내지 제 4 입력 렛치 및 상기 제 1 내지 제 4 입력 렛치들로 금속 배선을 통해 클럭을 제공하는 클럭 생성부를 포함하고,
    상기 그레이 코드값은 입력 레지스터에 저장되고, 저장된 각 그레이 코드값들은 상기 클럭이 0에서 1로 변하는 하이 에지(High Edge)일 때 각 입력 렛치로 렛치되며, 상기 클럭이 하이 상태(high state)를 유지하는 동안 상기 코드 변환 장치에 의해서 바이너리 코드값으로 변환되는 것을 특징으로 하는 반도체 회로 장치.
  3. 그레이 코드값이 입력되는 입력 레지스터;
    상기 입력 레지스터의 출력을 레치시키는 제 1 내지 제 4 입력 렛치;
    상기 제 1 내지 제 4 입력 렛치에서 렛치된 그레이 코드를 변환하여 바이너리 코드로 출력하는 코드 변환 장치;
    상기 코드 변환 장치에서 상기 바이너리 코드값을 입력받아 레치시키는 제 1 내지 제 4 출력 렛치;
    상기 제 1 내지 제 4 출력 렛치들에서 렛치된 바이너리 코드값을 출력하는 출력 레지스터; 및
    상기 제 1 내지 제 4 입력 렛치 및 상기 제 1 내지 제 4 입력 렛치들로 금속 배선을 통해 클럭을 제공하는 클럭 생성부를 포함하고,
    상기 코드 변환 장치의 출력값은 시스템 클럭이 1에서 0으로 바뀌는 로우 에지(Low Edge)일 때 각 출력 렛치로 렛치되며, 렛치된 비트 조합 값은 시스템 클럭이 다시 로우 에지(Low Edge)가 되기 전까지는 유지한 후 상기 출력 레지스터에 저장되어 출력하는 것을 특징으로 하는 반도체 회로 장치.
  4. 제 2 그레이 코드값을 입력받아 반전하여 출력하는 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터로 이루어진 제 1 인버터 회로;
    제 1 그레이 코드값을 입력받아 반전하여 출력하는 제 2 PMOS 트랜지스터 및 제 2 NMOS 트랜지스터로 이루어진 제 2 인버터 회로;
    상기 제 2 인버터 회로에서 출력된 값이 일단으로 입력되고, 상기 제 1 인버터 회로에서 출력된 값이 게이트로 입력되는 제 3 PMOS 트랜지스터;
    상기 제 2 인버터 회로에서 출력된 값이 일단으로 입력되고, 상기 제 2 그레이 코드값이 게이트로 입력되는 제 3 NMOS 트랜지스터;
    상기 제 1 인버터 회로에서 출력된 값이 게이트로 입력되고, 상기 제 1 그레이 코드값이 일단으로 입력되는 제 4 NMOS 트랜지스터; 및
    상기 제 1 그레이 코드값이 일단으로 입력되고 상기 제 2 그레이 코드값이 게이트로 입력되는 제 4 PMOS 트랜지스터를 포함하며,
    상기 제 3 NMOS 트랜지스터, 상기 제 3 PMOS 트랜지스터, 상기 제 4 NMOS 트랜지스터 및 상기 제 4 PMOS 트랜지스터의 비트 조합 값에 의하여 바이너리 코드값이 출력되는 것을 특징으로 하는 코드 변환 장치.
  5. 제 4항에 있어서,
    상기 제 2 그레이 코드값이 '0'이면, 상기 제 1 그레이 코드값이 상기 바이너리 코드값으로 출력되고, 상기 제 2 그레이 코드값이 '1'이면 상기 제 1 그레이 코드값의 인버팅 값이 상기 바이너리 코드값으로 출력되는 것을 특징으로 하는 코드 변환 장치.
KR1020070136555A 2007-12-24 2007-12-24 반도체 회로 장치 및 코드 변환 장치 KR100940681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136555A KR100940681B1 (ko) 2007-12-24 2007-12-24 반도체 회로 장치 및 코드 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136555A KR100940681B1 (ko) 2007-12-24 2007-12-24 반도체 회로 장치 및 코드 변환 장치

Publications (2)

Publication Number Publication Date
KR20090068796A KR20090068796A (ko) 2009-06-29
KR100940681B1 true KR100940681B1 (ko) 2010-02-08

Family

ID=40996135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136555A KR100940681B1 (ko) 2007-12-24 2007-12-24 반도체 회로 장치 및 코드 변환 장치

Country Status (1)

Country Link
KR (1) KR100940681B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045854A1 (en) * 2003-08-29 2005-03-03 3M Innovative Properties Company Cholesteric liquid crystal copolymers and additives
KR20070069288A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 그레이 코드 변환 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045854A1 (en) * 2003-08-29 2005-03-03 3M Innovative Properties Company Cholesteric liquid crystal copolymers and additives
KR20070069288A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 그레이 코드 변환 장치

Also Published As

Publication number Publication date
KR20090068796A (ko) 2009-06-29

Similar Documents

Publication Publication Date Title
US8860468B1 (en) Clock multiplexer
US9742383B2 (en) Semiconductor integrated circuit
US7242219B1 (en) Circuit for parity tree structure
US8659320B2 (en) Digital logic circuit with dynamic logic gate
JP2007124343A (ja) データ保持回路
US7692564B2 (en) Serial-to-parallel conversion circuit and method of designing the same
US7394285B2 (en) Circuit for driving bus
US20150229327A1 (en) Multiplexer
KR100940681B1 (ko) 반도체 회로 장치 및 코드 변환 장치
CN112953513A (zh) 反相信号生成电路
CN110532815B (zh) 一种基于cnfet的三值sram-puf电路
US8024624B2 (en) System and method for communicating data over communication channels
KR100630765B1 (ko) 동작속도가 향상된 플립플롭
TWI664819B (zh) 動態正反器及電子設備
US9515665B1 (en) Selector circuit, equalizer circuit, and semiconductor integrated circuit
CN111566935A (zh) 半导体集成电路
JPH11340796A (ja) フリップフロップ回路
KR100551898B1 (ko) 시프트 레지스터 및 ｄ플립플롭
KR100728554B1 (ko) 반도체 메모리의 데이터 처리장치
KR20080060375A (ko) 3-입력 배타적 논리합 회로
JP2001068988A (ja) 差動信号出力回路
US6853229B2 (en) Circuit for transforming a single ended signal into a differential mode signal
KR100622815B1 (ko) 반가산기
WO2023230327A1 (en) Area efficient asynchronous circuit generator
KR100469762B1 (ko) 씨게이트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee