CN112953513A - 反相信号生成电路 - Google Patents

反相信号生成电路 Download PDF

Info

Publication number
CN112953513A
CN112953513A CN202011222041.7A CN202011222041A CN112953513A CN 112953513 A CN112953513 A CN 112953513A CN 202011222041 A CN202011222041 A CN 202011222041A CN 112953513 A CN112953513 A CN 112953513A
Authority
CN
China
Prior art keywords
signal
exclusive
transition detection
detection signal
phase data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011222041.7A
Other languages
English (en)
Inventor
李东郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112953513A publication Critical patent/CN112953513A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种反相信号生成电路可以包括：转变检测信号生成电路，适用于生成第一转变检测信号至第四转变检测信号；第一异或门，适用于接收第四反相信号和第一转变检测信号，以及生成第一预反相信号；第二异或门，适用于接收第一预反相信号和第二转变检测信号，以及生成第二预反相信号；第三异或门，适用于接收第二转变检测信号和第三转变检测信号；第四异或门，适用于接收第一预反相信号和第三异或门的输出信号，以及生成第三预反相信号；第五异或门，适用于接收第三预反相信号和第四转变检测信号，以及生成第四预反相信号；以及第一对齐电路，适用于生成第一反相信号至第四反相信号。

Description

反相信号生成电路
相关申请的交叉引用
本申请要求于2019年12月10日提交的申请号为10-2019-0163766的韩国专利申请的优先权，其整体内容通过引用合并于此。
技术领域
各实施方式涉及半导体设计技术，更具体地，涉及用于生成反相信号的电路。
背景技术
通常，在存储器与存储器控制器之间传送/接收各种信号(数据)。通过其传送/接收信号的路径被称为通道。各种类型的信号可以通过通道传输，并且在高速运行期间可能出现问题。例如，当通过通道传输的数据转变多次时，电流消耗增加而引起噪声。
为了克服这种问题，使用了数据总线反相(DBI)技术。DBI技术是用于减少数据转变的次数的技术。例如，当在传送8比特数据的情况下四个或更少的比特转变时，数据可以被原样传送。当五个或更多个比特转变时，数据可以被反相并被传送。因此，数据中转变比特的数量可以总是保持为四个或更少的比特。
图1是示出用于使用DBI技术传送/接收数据的方法的示图。
图1示出了传送8比特数据的情况。在图1中，附图标记110表示传送端的操作，而附图标记120表示接收端的操作。
首先，在步骤111中，传送端可以确定传送数据中转变的数量。当转变的数量是五或更大时(步骤113中的“是”)，在步骤115中，反相信号DBI可以被设定为1，并且传送数据可以被反相。当转变的数量小于五时(步骤113中的“否”)，在步骤117中，反相信号DBI可以被设定为0，并且传送数据可以不被反相。
当反相信号DBI是1时，在步骤121中，接收端可以将数据反相并且接收反相数据。当反相信号DBI是0时，在步骤123中，接收端可以不将数据反相，而是原样接收数据。
发明内容
各实施方式涉及用于高效地设计反相信号生成电路的技术。
在一个实施方式中，一种反相信号生成电路可以包括：转变检测信号生成电路，适用于使用各自包括多比特数据的第一相位数据至第四相位数据生成第一转变检测信号至第四转变检测信号；第一异或(XOR)门，适用于接收第四反相信号和第一转变检测信号，以及生成第一预反相信号；第二异或门，适用于接收第一预反相信号和第二转变检测信号，以及生成第二预反相信号；第三异或门，适用于接收第二转变检测信号和第三转变检测信号；第四异或门，适用于接收第一预反相信号和第三异或门的输出信号，以及生成第三预反相信号；第五异或门，适用于接收第三预反相信号和第四转变检测信号，以及生成第四预反相信号；以及第一对齐电路，适用于通过将第一预反相信号至第四预反相信号对齐来生成第一反相信号、第二反相信号、第三反相信号和第四反相信号。
在一个实施方式中，一种反相信号生成电路可以包括：转变检测信号生成电路，适用于使用各自包括多比特数据的第一相位数据至第八相位数据生成第一转变检测信号至第八转变检测信号；第一异或门，适用于接收第八反相信号和第一转变检测信号，以及生成第一预反相信号；第二异或门，适用于接收第一预反相信号和第二转变检测信号，以及生成第二预反相信号；第三异或门，适用于接收第二转变检测信号和第三转变检测信号；第四异或门，适用于接收第一预反相信号和第三异或门的输出信号，以及生成第三预反相信号；第五异或门，适用于接收第三预反相信号和第四转变检测信号，以及生成第四预反相信号；第六异或门，适用于接收第四转变检测信号和第五转变检测信号；第七异或门，适用于接收第三预反相信号和第六异或门的输出信号，以及生成第五预反相信号；第八异或门，适用于接收第六异或门的输出信号和第六转变检测信号；第九异或门，适用于接收第三预反相信号和第八异或门的输出信号，以及生成第六预反相信号；第十异或门，适用于接收第六转变检测信号和第七转变检测信号；第十一异或门，适用于接收第六异或门的输出信号和第十异或门的输出信号；第十二异或门，适用于接收第三预反相信号和第十一异或门的输出信号，以及生成第七预反相信号；第十三异或门，适用于接收第七预反相信号和第八转变检测信号，以及生成第八预反相信号；以及第一对齐电路，适用于通过将第一预反相信号至第八预反相信号对齐来生成第一反相信号至第七反相信号以及第八反相信号。
在一个实施方式中，一种电路的操作方法可以包括：基于各自包括多比特数据的第一相位数据至第四相位数据来生成第一转变检测信号至第四转变检测信号；通过对第四反相信号和第一转变检测信号的异或运算生成第一预反相信号；通过对第一预反相信号和第二转变检测信号的异或运算生成第二预反相信号；通过对第二转变检测信号和第三转变检测信号的异或运算生成中间信号；通过对第一预反相信号和中间信号的异或运算生成第三预反相信号；通过对第三预反相信号和第四转变检测信号的异或运算生成第四预反相信号；以及通过将第一预反相信号至第四预反相信号对齐来生成第一反相信号至第三反相信号和第四反相信号。
在一个实施方式中，一种电路的操作方法可以包括：基于各自包括多比特数据的第一相位数据至第八相位数据来生成第一转变检测信号至第八转变检测信号；通过对第八反相信号和第一转变检测信号的异或运算生成第一预反相信号；通过对第一预反相信号和第二转变检测信号的异或运算生成第二预反相信号；通过对第二转变检测信号和第三转变检测信号的异或运算生成第一中间信号；通过对第一预反相信号和第一中间信号的异或运算生成第三预反相信号；通过对第三预反相信号和第四转变检测信号的异或运算生成第四预反相信号；通过对第四转变检测信号和第五转变检测信号的异或运算生成第二中间信号；通过对第三预反相信号和第二中间信号的异或运算生成第五预反相信号；通过对第二中间信号和第六转变检测信号的异或运算生成第三中间信号；通过对第三预反相信号和第三中间信号的异或运算生成第六预反相信号；通过对第六转变检测信号和第七转变检测信号的异或运算生成第四中间信号；通过对第二中间信号和第四中间信号的异或运算生成第五中间信号；通过对第三预反相信号和第五中间信号的异或运算生成第七预反相信号；通过对第七预反相信号和第八转变检测信号的异或运算生成第八预反相信号；以及通过将第一预反相信号至第八预反相信号对齐来生成第一反相信号至第七反相信号和第八反相信号。
根据本文的实施方式，可以高效地设计反相信号生成电路。
附图说明
图1是示出用于使用传统的DBI技术传送/接收数据的方法的示图。
图2是示出根据本公开内容的第一实施方式的反相信号生成电路200的配置图。
图3是示出图2的反相信号生成电路200的操作的时序图。
图4是示出根据本公开内容的第二实施方式的反相信号生成电路400的配置图。
图5是示出根据本公开内容的第三实施方式的反相信号生成电路500的配置图。
图6是示出根据本公开内容的第四实施方式的反相信号生成电路600的配置图。
具体实施方式
在下文中，将参照附图描述各实施方式，使得本公开内容所属领域的技术人员能够容易地实施本公开内容的技术构思。在描述本文的实施方式时，可以省略与本文的实施方式的目的无关的部件。在向附图的部件提供附图标记时，相同的部件将由相同的附图标记表示，即便这些部件是在不同的图中示出的。
图2是示出根据本公开内容的第一实施方式的反相信号生成电路200的配置图。
参照图2，反相信号生成电路200可以包括转变检测信号生成电路210、异或门251至254以及对齐电路280。
转变检测信号生成电路210可以使用各自包括多比特数据的第一相位数据GIO_Q0_D[0:7]至第四相位数据GIO_Q3_D[0:7]生成第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3。第一相位数据GIO_Q0_D[0:7]至第四相位数据GIO_Q3_D[0:7]中的每个可以包括8比特数据。在第一相位数据GIO_Q0_D[0:7]被输出到通道之后，第二相位数据GIO_Q1_D[0:7]可以被输出到通道，在第二相位数据GIO_Q1_D[0:7]被输出到通道之后，第三相位数据GIO_Q2_D[0:7]可以被输出到通道，并且在第三相位数据GIO_Q2_D[0:7]被输出到通道之后，第四相位数据GIO_Q3_D[0:7]可以被输出到通道。通过检测从先前的数据GIO_Q3P_D[0:7]到第一相位数据GIO_Q0_D[0:7]的转变的数量可以生成第一转变检测信号PDBI_Q0，通过检测从第一相位数据GIO_Q0_D[0:7]到第二相位数据GIO_Q1_D[0:7]的转变的数量可以生成第二转变检测信号PDBI_Q1，通过检测从第二相位数据GIO_Q1_D[0:7]到第三相位数据GIO_Q2_D[0:7]的转变的数量可以生成第三转变检测信号PDBI_Q2，并且通过检测从第三相位数据GIO_Q2_D[0:7]到第四相位数据GIO_Q4_D[0:7]的转变的数量可以生成第四转变检测信号PDBI_Q3。
转变检测信号生成电路210可以包括异或门211至214、对齐电路220和240以及多数判决逻辑231至234。
异或门211至214可以用于检测数据转变。异或门211可以检测从先前的第四相位数据GIO_Q3P_D[0:7]到第一相位数据GIO_Q0_D[0:7]的转变。先前的第四相位数据可以指示在当前的第四相位数据GIO_Q3_D[0:7]之前的一个周期中的第四相位数据。图2示出了一个异或门211，但是异或门211可以包括八个异或门。换言之，异或门211可以包括用于比较GIO_Q3P_D[0]和GIO_Q0_D[0]的异或门、用于比较GIO_Q3P_D[1]和GIO_Q0_D[1]的异或门、用于比较GIO_Q3P_D[2]和GIO_Q0_D[2]的异或门、用于比较GIO_Q3P_D[3]和GIO_Q0_D[3]的异或门、用于比较GIO_Q3P_D[4]和GIO_Q0_D[4]的异或门、用于比较GIO_Q3P_D[5]和GIO_Q0_D[5]的异或门、用于比较GIO_Q3P_D[6]和GIO_Q0_D[6]的异或门和用于比较GIO_Q3P_D[7]和GIO_Q0_D[7]的异或门。
相似地，异或门212可以包括用于检测从第一相位数据GIO_Q0_D[0:7]到第二相位数据GIO_Q1_D[0:7]的转变的八个异或门，异或门213可以包括用于检测从第二相位数据GIO_Q1_D[0:7]到第三相位数据GIO_Q2_D[0:7]的转变的八个异或门，并且异或门214可以包括用于检测从第三相位数据GIO_Q2_D[0:7]到第四相位数据GIO_Q3_D[0:7]的转变的八个异或门。
对齐电路220可以响应于信号GIO_LAT而将异或门的输出信号对齐。对齐电路220可以包括响应于信号GIO_LAT而工作的D触发器221至224。D触发器221至224中的每个可以包括八个D触发器。
多数判决逻辑231至234可以通过判断由相应的异或门211至214检测到的转变的数量是否等于或大于预设的数量或设定的数量来生成第一预转变检测信号PDBI0至第四预转变检测信号PDBI3。多数判决逻辑231可以通过判断从八个D触发器221输出的八个信号之中的1的数量是否为五或更多来生成第一预转变检测信号PDBI0。当第一预转变检测信号PDBI0是1时，可以指示从先前的第四相位数据GIO_Q3P_D[0:7]到第一相位数据GIO_Q0_D[0:7]的转变的数量是五或更多。当第一预转变检测信号PDBI0是0时，可以指示从先前的第四相位数据GIO_Q3P_D[0:7]到第一相位数据GIO_Q0_D[0:7]的转变的数量是四或更少。多数判决逻辑232可以通过判断从八个D触发器222输出的八个信号之中的1的数量是否为五或更多来生成第二预转变检测信号PDBI1。多数判决逻辑233可以通过判断从八个D触发器223输出的八个信号之中的1的数量是否为五或更多来生成第三预转变检测信号PDBI2。多数判决逻辑234可以通过判断从八个D触发器224输出的八个信号之中的1的数量是否为五或更多来生成第四预转变检测信号PDBI3。
对齐电路240可以通过响应于对齐信号PFLAG而将第一预转变检测信号PDBI0至第四预转变检测信号PDBI3对齐来生成第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3。对齐电路240可以包括响应于对齐信号PFLAG而工作的D触发器241至244。
异或门251至254可以使用第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3、第一预反相信号DBI_NQ0至第三预反相信号DBI_NQ2以及第四反相信号DBI_Q3来生成第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3。
异或门251可以接收第四反相信号DBI_Q3和第一转变检测信号PDBI_Q0，并且输出第一预反相信号DBI_NQ0。由于第四预反相信号DBI_NQ3在一个周期之后变为第四反相信号DBI_Q3，因此第四反相信号DBI_Q3可以被视为前一周期中的第四预反相信号DBI_NQ3。异或门252可以接收第一预反相信号DBI_NQ0和第二转变检测信号PDBI_Q1，并且输出第二预反相信号DBI_NQ1。异或门253可以接收第二预反相信号DBI_NQ1和第三转变检测信号PDBI_Q2，并且输出第三预反相信号DBI_NQ2。异或门254可以接收第三预反相信号DBI_NQ2和第四转变检测信号PDBI_Q3，并且输出第四预反相信号DBI_NQ3。
当第一相位数据GIO_Q0_D[0:7]至第四相位数据GIO_Q3_D[0:7]被输出到通道时，第一相位数据GIO_Q0_D[0:7]至第四相位数据GIO_Q3_D[0:7]可以通过第一反相信号DBI_Q0至第四反相信号DBI_Q3被反相或者不反相，并且随后被输出。因此，当生成第一反相信号DBI_Q0至第四反相信号DBI_Q3时，有必要使用异或门251至254考虑先前的反相信号。例如，当生成用于使第二相位数据GIO_Q1_D[0:7]反相/不反相的第二反相信号DBI_Q1时，有必要考虑紧接在第二相位数据GIO_Q1_D[0:7]之前的第一相位数据GIO_Q0_D[0:7]在被传送到通道时被反相还是不反相。对于该操作，可以存在异或门252。
对齐电路280可以通过响应于对齐信号PFLAG而将第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3对齐来生成第一反相信号DBI_Q0至第四反相信号DBI_Q3。对齐电路280可以包括响应于对齐信号PFLAG而工作的D触发器281至284。第一相位数据GIO_Q0_D[0:7]可以根据第一反相信号DBI_Q0的电平而被反相或不反相并且被传送到通道，第二相位数据GIO_Q1_D[0:7]可以根据第二反相信号DBI_Q1的电平而被反相或不反相并且被传送到通道，第三相位数据GIO_Q2_D[0:7]可以根据第三反相信号DBI_Q2的电平而被反相或不反相并且被传送到通道，并且第四相位数据GIO_Q3_D[0:7]可以根据第四反相信号DBI_Q3的电平而被反相或不反相并且被传送到通道。
图3是示出图2的反相信号生成电路200的操作的时序图。
在图3中，Tn-1可以表示第(n-1)周期中的信号，Tn可以表示第n周期中的信号，并且Tn+1可以表示第(n+1)周期中的信号。
在图3中，GIO可以表示异或门211至214的输出信号。当信号GIO_LAT在时间点301处被使能时，异或门211至214的输出信号可以被对齐电路220锁存，并且锁存信号可以被传输到多数判决逻辑231至234。通过多数判决逻辑231至234的表决延迟(voting delay)302可以生成第一预转变检测信号PDBI0至第四预转变检测信号PDBI3。
当对齐信号PFLAG在时间点303处被使能时，对齐电路240可以通过锁存第一预转变检测信号PDBI0至第四预转变检测信号PDBI3来生成第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3，并且异或门251至254可以使用第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3来生成第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3。异或门251至254的第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3可以被顺次地生成。也就是说，可以首先生成第一预反相信号DBI_NQ0，可以通过使用第一预反相信号DBI_NQ0来生成第二预反相信号DBI_NQ1，可以通过使用第二预反相信号DBI_NQ1来生成第三预反相信号DBI_NQ2，并且可以通过使用第三预反相信号DBI_NQ2来生成第四预反相信号DBI_NQ3。因此，在第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3之间可以出现大的延迟。
当对齐信号PFLAG在时间点305处被使能时，对齐电路280可以通过锁存第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3来生成第一反相信号DBI_Q0至第四反相信号DBI_Q3。然而，由于异或门251至254的延迟，直到时间点305处仍可能未生成第四预反相信号DBI_NQ3。在这种情况下，第四预反相信号DBI_NQ3可以变为在不同于其他预反相信号DBI_NQ0至DBI_NQ2的周期中的信号。也就是说，出现了故障，其中第一预反相信号DBI_NQ0至第三预反相信号DBI_NQ2被生成为在第(n-1)周期中的信号，而仅第四预反相信号DBI_NQ3被生成为在第n周期中的信号。因为通过异或门251至254生成预反相信号DBI_NQ0至DBI_NQ3时伴随有许多延迟，所以出现这种故障。因此，需要减少这些延迟。
图4是示出根据本公开内容的第二实施方式的反相信号生成电路400的配置图。
参照图4，反相信号生成电路400可以包括转变检测信号生成电路410、异或门451至455和对齐电路480。
转变检测信号生成电路410可以使用各自包括多比特数据的第一相位数据GIO_Q0_D[0:7]至第四相位数据GIO_Q3_D[0:7]分别生成第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3。通过检测从先前的数据GIO_Q3P_D[0:7]到第一相位数据GIO_Q0_D[0:7]的转变的数量可以生成第一转变检测信号PDBI_Q0，通过检测从第一相位数据GIO_Q0_D[0:7]到第二相位数据GIO_Q1_D[0:7]的转变的数量可以生成第二转变检测信号PDBI_Q1，通过检测从第二相位数据GIO_Q1_D[0:7]到第三相位数据GIO_Q2_D[0:7]的转变的数量可以生成第三转变检测信号PDBI_Q2，并且通过检测从第三相位数据GIO_Q2_D[0:7]到第四相位数据GIO_Q4_D[0:7]的转变的数量可以生成第四转变检测信号PDBI_Q3。与图2的转变检测信号生成电路210类似，转变检测信号生成电路410可以包括异或门411至414、对齐电路420和440以及多数判决逻辑431至434。
异或门451至455可以使用第一转变检测信号PDBI_Q0至第四转变检测信号PDBI_Q3、第一预反相信号DBI_NQ0和第三预反相信号DBI_NQ2以及第四反相信号DBI_Q3来生成第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3。由于图2的异或门251至254串联耦接并且顺次地生成第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3，因此许多延迟会出现直到生成第四预反相信号DBI_NQ3。图4的异或门451至455可以执行与图2的异或门251至254相同的操作。然而，图4的异或门451至455可以并联耦接并且将延迟值减小直到生成第四预反相信号DBI_NQ3。
异或门451可以接收第四反相信号DBI_Q3和第一转变检测信号PDBI_Q0，并且生成第一预反相信号DBI_NQ0。异或门452可以接收第一预反相信号DBI_NQ0和第二转变检测信号PDBI_Q1，并且生成第二预反相信号DBI_NQ1。异或门453可以接收第二转变检测信号PDBI_Q1和第三转变检测信号PDBI_Q2。异或门454可以接收第一预反相信号DBI_NQ0和异或门453的输出信号，并且生成第三预反相信号DBI_NQ2。异或门455可以接收第三预反相信号DBI_NQ2和第四转变检测信号PDBI_Q3，并且生成第四预反相信号DBI_NQ3。
对齐电路480可以通过响应于对齐信号PFLAG而将第一预反相信号DBI_NQ0至第四预反相信号DBI_NQ3对齐来生成第一反相信号DBI_Q0至第四反相信号DBI_Q3。对齐电路480可以包括响应于对齐信号PFLAG而工作的D触发器481至484。
在图2中，在经过异或门251至254的四级延迟之后生成第四预反相信号DBI_NQ3。然而，在图4中，在经过异或门451、454和455的三级延迟之后生成第四预反相信号DBI_NQ3。因此，可以防止出现如图3中所示的由于异或门251至254的延迟而引起的故障。
图5是示出根据本公开内容的第三实施方式的反相信号生成电路500的配置图。图5示出了生成8个相位数据的反相信号而非如图2中所示的4个相位数据的反相信号生成电路。
参照图5，反相信号生成电路500可以包括转变检测信号生成电路510、异或门551至558和对齐电路580。
转变检测信号生成电路510可以使用各自包括多比特数据的第一相位数据GIO_Q0_D[0:7]至第八相位数据GIO_Q7_D[0:7]分别生成第一转变检测信号PDBI_Q0至第八转变检测信号PDBI_Q7。第一相位数据GIO_Q0_D[0:7]至第八相位数据GIO_Q7_D[0:7]中的每个可以包括8比特数据。通过通道，数据可以按照如下顺序被输出：第一相位数据GIO_Q0_D[0:7]、第二相位数据GIO_Q1_D[0:7]、第三相位数据GIO_Q2_D[0:7]、第四相位数据GIO_Q3_D[0:7]、第五相位数据GIO_Q4_D[0:7]、第六相位数据GIO_Q5_D[0:7]、第七相位数据GIO_Q6_D[0:7]和第八相位数据GIO_Q7_D[0:7]。通过检测从先前的数据GIO_Q7P_D[0:7]到第一相位数据GIO_Q0_D[0:7]的转变的数量可以生成第一转变检测信号PDBI_Q0，通过检测从第一相位数据GIO_Q0_D[0:7]到第二相位数据GIO_Q1_D[0:7]的转变的数量可以生成第二转变检测信号PDBI_Q1，通过检测从第二相位数据GIO_Q1_D[0:7]到第三相位数据GIO_Q2_D[0:7]的转变的数量可以生成第三转变检测信号PDBI_Q2，通过检测从第三相位数据GIO_Q2_D[0:7]到第四相位数据GIO_Q4_D[0:7]的转变的数量可以生成第四转变检测信号PDBI_Q3，通过检测从第四相位数据GIO_Q3_D[0:7]到第五相位数据GIO_Q4_D[0:7]的转变的数量可以生成第五转变检测信号PDBI_Q4，通过检测从第五相位数据GIO_Q4_D[0:7]到第六相位数据GIO_Q5_D[0:7]的转变的数量可以生成第六转变检测信号PDBI_Q5，通过检测从第六相位数据GIO_Q5_D[0:7]到第七相位数据GIO_Q6_D[0:7]的转变的数量可以生成第七转变检测信号PDBI_Q6，并且通过检测从第七相位数据GIO_Q6_D[0:7]到第八相位数据GIO_Q7_D[0:7]的转变的数量可以生成第八转变检测信号PDBI_Q7。
转变检测信号生成电路510可以包括异或门511至518、对齐电路520和540以及多数判决逻辑531至538。除了部件的数量之外，转变检测信号生成电路510可以以与转变检测信号生成电路210相同的方式来配置和操作。
异或门551至558可以使用第一转变检测信号PDBI_Q0至第八转变检测信号PDBI_Q7、第一预反相信号DBI_NQ0至第七预反相信号DBI_NQ6以及第八反相信号DBI_Q7来生成第一预反相信号DBI_NQ0至第八预反相信号DBI_NQ7。由于异或门551至558串联耦接并且顺次地生成第一预反相信号DBI_NQ0至第八预反相信号DBI_NQ7，因此许多延迟会出现直到生成第八预反相信号DBI_NQ7。也就是说，第八预反相信号DBI_NQ7可以经过异或门551至558的八级延迟，直到生成第八预反相信号DBI_NQ7。
对齐电路580可以通过响应于对齐信号PFLAG而将第一预反相信号DBI_NQ0至第八预反相信号DBI_NQ7对齐来生成第一反相信号DBI_Q0至第八反相信号DBI_Q7。对齐电路580可以包括响应于对齐信号PFLAG而工作的D触发器581至588。
图6是示出根据本公开内容的第四实施方式的反相信号生成电路600的配置图。
参照图6，反相信号生成电路600可以包括转变检测信号生成电路610、异或门651至663和对齐电路680。
转变检测信号生成电路610可以以与图5的转变检测信号生成电路510相同的方式来配置和操作。
异或门651至663可以使用第一转变检测信号PDBI_Q0至第八转变检测信号PDBI_Q7、第一预反相信号DBI_NQ0、第三预反相信号DBI_NQ2和第七预反相信号DBI_NQ6以及第八反相信号DBI_Q7来生成第一预反相信号DBI_NQ0至第八预反相信号DBI_NQ7。由于图5的异或门551至558串联耦接并且顺次地生成第一预反相信号DBI_NQ0至第八预反相信号DBI_NQ7，因此许多延迟会出现，直到生成第八预反相信号DBI_NQ7。图6的异或门651至663可以执行与图5的异或门551至558相同的操作。然而，图6的异或门651至663可以并联耦接并且将延迟值减小直到生成第八预反相信号DBI_NQ7。
异或门651可以接收第八反相信号DBI_Q7和第一转变检测信号PDBI_Q0，并且生成第一预反相信号DBI_NQ0。异或门652可以接收第一预反相信号DBI_NQ0和第二转变检测信号PDBI_Q1，并且生成第二预反相信号DBI_NQ1。异或门653可以接收第二转变检测信号PDBI_Q1和第三转变检测信号PDBI_Q2。异或门654可以接收第一预反相信号DBI_NQ0和异或门653的输出信号，并且生成第三预反相信号DBI_NQ2。异或门655可以接收第三预反相信号DBI_NQ2和第四转变检测信号PDBI_Q3，并且生成第四预反相信号DBI_NQ3。异或门656可以接收第四转变检测信号PDBI_Q3和第五转变检测信号PDBI_Q4。异或门657可以接收第三预反相信号DBI_NQ2和异或门656的输出信号，并且生成第五预反相信号DBI_NQ4。异或门658可以接收异或门656的输出信号和第六转变检测信号PDBI_Q5。异或门659可以接收第三预反相信号DBI_NQ2和异或门658的输出信号，并且生成第六预反相信号DBI_NQ5。异或门660可以接收第六转变检测信号PDBI_Q5和第七转变检测信号PDBI_Q6。异或门661可以接收异或门656的输出信号和异或门660的输出信号。异或门662可以接收第三预反相信号DBI_NQ2和异或门661的输出信号，并且生成第七预反相信号DBI_NQ6。异或门663可以接收第七预反相信号DBI_NQ6和第八转变检测信号PDBI_Q7，并且生成第八预反相信号DBI_NQ7。
对齐电路680可以通过响应于对齐信号PFLAG而将第一预反相信号DBI_NQ0至第八预反相信号DBI_NQ7对齐来生成第一反相信号DBI_Q0至第八反相信号DBI_Q7。对齐电路680可以包括响应于对齐信号PFLAG而工作的D触发器681至688。
在图5中，在经过异或门551至558的八级延迟之后生成第八预反相信号DBI_NQ7。然而，在图6中，在经过异或门651、654、662和663的四级延迟之后生成第八预反相信号DBI_NQ7。
尽管出于说明性目的描述了各实施方式，但是对本领域技术人员明显的是：在不偏离如所附权利要求所限定的本公开内容的精神和范围的情况下，可以进行各种改变和修改。

Claims (10)

1.一种反相信号生成电路，包括：
转变检测信号生成电路，适用于使用各自包括多比特数据的第一相位数据至第四相位数据生成第一转变检测信号至第四转变检测信号；
第一异或门，适用于接收第四反相信号和所述第一转变检测信号，以及生成第一预反相信号；
第二异或门，适用于接收所述第一预反相信号和第二转变检测信号，以及生成第二预反相信号；
第三异或门，适用于接收所述第二转变检测信号和第三转变检测信号；
第四异或门，适用于接收所述第一预反相信号和所述第三异或门的输出信号，以及生成第三预反相信号；
第五异或门，适用于接收所述第三预反相信号和所述第四转变检测信号，以及生成第四预反相信号；以及
第一对齐电路，适用于通过将所述第一预反相信号至所述第四预反相信号对齐来生成第一反相信号、第二反相信号、第三反相信号和所述第四反相信号。
2.如权利要求1所述的反相信号生成电路，其中，所述转变检测信号生成电路：
通过检测先前的第四相位数据的多比特数据与所述第一相位数据的所述多比特数据之间的转变的数量来生成所述第一转变检测信号，
通过检测所述第一相位数据的所述多比特数据与第二相位数据的所述多比特数据之间的转变的数量来生成所述第二转变检测信号，
通过检测所述第二相位数据的所述多比特数据与第三相位数据的所述多比特数据之间的转变的数量来生成所述第三转变检测信号，以及
通过检测所述第三相位数据的所述多比特数据与所述第四相位数据的所述多比特数据之间的转变的数量来生成所述第四转变检测信号。
3.如权利要求1所述的反相信号生成电路，其中，所述转变检测信号生成电路包括：
八个第六异或门，适用于检测先前的第四相位数据的8比特数据与所述第一相位数据的8比特数据之间的转变；
八个第七异或门，适用于检测所述第一相位数据的所述8比特数据与第二相位数据的8比特数据之间的转变；
八个第八异或门，适用于检测所述第二相位数据的所述8比特数据与第三相位数据的8比特数据之间的转变；
八个第九异或门，适用于检测所述第三相位数据的所述8比特数据与所述第四相位数据的8比特数据之间的转变；
第一多数判决逻辑，适用于通过判断由所述八个第六异或门检测到的转变的数量是否等于或大于设定数量来生成第一预转变检测信号；
第二多数判决逻辑，适用于通过判断由所述八个第七异或门检测到的转变的数量是否等于或大于所述设定数量来生成第二预转变检测信号；
第三多数判决逻辑，适用于通过判断由所述八个第八异或门检测到的转变的数量是否等于或大于所述设定数量来生成第三预转变检测信号；
第四多数判决逻辑，适用于通过判断由所述八个第九异或门检测到的转变的数量是否等于或大于所述设定数量来生成第四预转变检测信号；以及
第二对齐电路，适用于通过响应于对齐信号而将所述第一预转变检测信号至所述第四预转变检测信号对齐来生成所述第一转变检测信号至所述第四转变检测信号。
4.如权利要求3所述的反相信号生成电路，其中，所述第一对齐电路通过响应于所述对齐信号而将所述第一预反相信号至所述第四预反相信号对齐来生成所述第一反相信号至所述第四反相信号。
5.一种反相信号生成电路，包括：
转变检测信号生成电路，适用于使用各自包括多比特数据的第一相位数据至第八相位数据生成第一转变检测信号至第八转变检测信号；
第一异或门，适用于接收第八反相信号和所述第一转变检测信号，以及生成第一预反相信号；
第二异或门，适用于接收所述第一预反相信号和第二转变检测信号，以及生成第二预反相信号；
第三异或门，适用于接收所述第二转变检测信号和第三转变检测信号；
第四异或门，适用于接收所述第一预反相信号和所述第三异或门的输出信号，以及生成第三预反相信号；
第五异或门，适用于接收所述第三预反相信号和第四转变检测信号，以及生成第四预反相信号；
第六异或门，适用于接收所述第四转变检测信号和第五转变检测信号；
第七异或门，适用于接收所述第三预反相信号和所述第六异或门的输出信号，以及生成第五预反相信号；
第八异或门，适用于接收所述第六异或门的所述输出信号和第六转变检测信号；
第九异或门，适用于接收所述第三预反相信号和所述第八异或门的输出信号，以及生成第六预反相信号；
第十异或门，适用于接收所述第六转变检测信号和第七转变检测信号；
第十一异或门，适用于接收所述第六异或门的所述输出信号和所述第十异或门的输出信号；
第十二异或门，适用于接收所述第三预反相信号和所述第十一异或门的输出信号，以及生成第七预反相信号；
第十三异或门，适用于接收所述第七预反相信号和所述第八转变检测信号，以及生成第八预反相信号；以及
第一对齐电路，适用于通过将所述第一预反相信号至所述第八预反相信号对齐来生成第一反相信号至第七反相信号以及所述第八反相信号。
6.如权利要求5所述的反相信号生成电路，其中，所述转变检测信号生成电路：
通过检测先前的第八相位数据的多比特数据与所述第一相位数据的所述多比特数据之间的转变的数量来生成所述第一转变检测信号，
通过检测所述第一相位数据的所述多比特数据与第二相位数据的所述多比特数据之间的转变的数量来生成所述第二转变检测信号，
通过检测所述第二相位数据的所述多比特数据与第三相位数据的所述多比特数据之间的转变的数量来生成所述第三转变检测信号，
通过检测所述第三相位数据的所述多比特数据与第四相位数据的所述多比特数据之间的转变的数量来生成所述第四转变检测信号，
通过检测所述第四相位数据的所述多比特数据与第五相位数据的所述多比特数据之间的转变的数量来生成所述第五转变检测信号，
通过检测所述第五相位数据的所述多比特数据与第六相位数据的所述多比特数据之间的转变的数量来生成所述第六转变检测信号，
通过检测所述第六相位数据的所述多比特数据与第七相位数据的所述多比特数据之间的转变的数量来生成所述第七转变检测信号，以及
通过检测所述第七相位数据的所述多比特数据与所述第八相位数据的所述多比特数据之间的转变的数量来生成所述第八转变检测信号。
7.如权利要求5所述的反相信号生成电路，其中，所述转变检测信号生成电路包括：
八个第十四异或门，适用于检测先前的第八相位数据的8比特数据与所述第一相位数据的8比特数据之间的转变；
八个第十五异或门，适用于检测所述第一相位数据的所述8比特数据与第二相位数据的8比特数据之间的转变；
八个第十六异或门，适用于检测所述第二相位数据的所述8比特数据与第三相位数据的8比特数据之间的转变；
八个第十七异或门，适用于检测所述第三相位数据的所述8比特数据与第四相位数据的8比特数据之间的转变；
八个第十八异或门，适用于检测所述第四相位数据的所述8比特数据与第五相位数据的8比特数据之间的转变；
八个第十九异或门，适用于检测所述第五相位数据的所述8比特数据与第六相位数据的8比特数据之间的转变；
八个第二十异或门，适用于检测所述第六相位数据的所述8比特数据与第七相位数据的8比特数据之间的转变；
八个第二十一异或门，适用于检测所述第七相位数据的所述8比特数据与所述第八相位数据的8比特数据之间的转变；
第一多数判决逻辑，适用于通过判断由所述八个第十四异或门检测到的转变的数量是否等于或大于设定数量来生成第一预转变检测信号；
第二多数判决逻辑，适用于通过判断由所述八个第十五异或门检测到的转变的数量是否等于或大于所述设定数量来生成第二预转变检测信号；
第三多数判决逻辑，适用于通过判断由所述八个第十六异或门检测到的转变的数量是否等于或大于所述设定数量来生成第三预转变检测信号；
第四多数判决逻辑，适用于通过判断由所述八个第十七异或门检测到的转变的数量是否等于或大于所述设定数量来生成第四预转变检测信号；
第五多数判决逻辑，适用于通过判断由所述八个第十八异或门检测到的转变的数量是否等于或大于所述设定数量来生成第五预转变检测信号；
第六多数判决逻辑，适用于通过判断由所述八个第十九异或门检测到的转变的数量是否等于或大于所述设定数量来生成第六预转变检测信号；
第七多数判决逻辑，适用于通过判断由所述八个第二十异或门检测到的转变的数量是否等于或大于所述设定数量来生成第七预转变检测信号；
第八多数判决逻辑，适用于通过判断由所述八个第二十一异或门检测到的转变的数量是否等于或大于所述设定数量来生成第八预转变检测信号；以及
第二对齐电路，适用于通过响应于对齐信号而将所述第一预转变检测信号至所述第八预转变检测信号对齐来生成所述第一转变检测信号至所述第八转变检测信号。
8.如权利要求7所述的反相信号生成电路，其中，所述第一对齐电路通过响应于所述对齐信号而将所述第一预反相信号至所述第八预反相信号对齐来生成所述第一反相信号至所述第八反相信号。
9.一种电路的操作方法，所述操作方法包括：
基于各自包括多比特数据的第一相位数据至第四相位数据来生成第一转变检测信号至第四转变检测信号；
通过对第四反相信号和所述第一转变检测信号的异或运算生成第一预反相信号；
通过对所述第一预反相信号和第二转变检测信号的异或运算生成第二预反相信号；
通过对所述第二转变检测信号和第三转变检测信号的异或运算生成中间信号；
通过对所述第一预反相信号和所述中间信号的异或运算生成第三预反相信号；
通过对所述第三预反相信号和所述第四转变检测信号的异或运算生成第四预反相信号；以及
通过将所述第一预反相信号至所述第四预反相信号对齐来生成第一反相信号至第三反相信号和所述第四反相信号。
10.一种电路的操作方法，所述操作方法包括：
基于各自包括多比特数据的第一相位数据至第八相位数据来生成第一转变检测信号至第八转变检测信号；
通过对第八反相信号和所述第一转变检测信号的异或运算生成第一预反相信号；
通过对所述第一预反相信号和第二转变检测信号的异或运算生成第二预反相信号；
通过对所述第二转变检测信号和第三转变检测信号的异或运算生成第一中间信号；
通过对所述第一预反相信号和所述第一中间信号的异或运算生成第三预反相信号；
通过对所述第三预反相信号和第四转变检测信号的异或运算生成第四预反相信号；
通过对所述第四转变检测信号和第五转变检测信号的异或运算生成第二中间信号；
通过对所述第三预反相信号和所述第二中间信号的异或运算生成第五预反相信号；
通过对所述第二中间信号和第六转变检测信号的异或运算生成第三中间信号；
通过对所述第三预反相信号和所述第三中间信号的异或运算生成第六预反相信号；
通过对所述第六转变检测信号和第七转变检测信号的异或运算生成第四中间信号；
通过对所述第二中间信号和所述第四中间信号的异或运算生成第五中间信号；
通过对所述第三预反相信号和所述第五中间信号的异或运算生成第七预反相信号；
通过对所述第七预反相信号和所述第八转变检测信号的异或运算生成第八预反相信号；以及
通过将所述第一预反相信号至所述第八预反相信号对齐来生成第一反相信号至第七反相信号和所述第八反相信号。
CN202011222041.7A 2019-12-10 2020-11-05 反相信号生成电路 Withdrawn CN112953513A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0163766 2019-12-10
KR1020190163766A KR102696739B1 (ko) 2019-12-10 2019-12-10 인버전 신호 생성 회로

Publications (1)

Publication Number Publication Date
CN112953513A true CN112953513A (zh) 2021-06-11

Family

ID=76210271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011222041.7A Withdrawn CN112953513A (zh) 2019-12-10 2020-11-05 反相信号生成电路

Country Status (3)

Country Link
US (1) US11152042B2 (zh)
KR (1) KR102696739B1 (zh)
CN (1) CN112953513A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086904A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 데이터 전송 방법 및 데이터 전송 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992506B2 (en) * 2003-03-26 2006-01-31 Samsung Electronics Co., Ltd. Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same
US8706958B2 (en) * 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
KR20160117087A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
KR20160117088A (ko) 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
US10310547B2 (en) * 2016-03-05 2019-06-04 Intel Corporation Techniques to mirror a command/address or interpret command/address logic at a memory device
KR20180063475A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치의 오류 검출 코드 생성 회로, 이를 포함하는 메모리 컨트롤러 및 반도체 메모리 장치
US10964702B2 (en) * 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit
US10884969B2 (en) * 2019-02-04 2021-01-05 Intel Corporation Elastic eye widening circuit
KR20200106733A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Also Published As

Publication number Publication date
KR20210073197A (ko) 2021-06-18
KR102696739B1 (ko) 2024-08-21
US11152042B2 (en) 2021-10-19
US20210174849A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US6556038B2 (en) Impedance updating apparatus of termination circuit and impedance updating method thereof
US20080080262A1 (en) Data alignment circuit and data alignment method for semiconductor memory device
KR100660639B1 (ko) 더블 데이터 레이트 반도체 장치의 데이터 출력 회로 및이를 구비하는 반도체 장치
KR100610007B1 (ko) 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
KR100578219B1 (ko) 온-칩 데이터 전송 제어장치 및 그 제어방법
US20230244630A1 (en) Computing device and computing system
KR100391150B1 (ko) 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
US6769044B2 (en) Input/output interface and semiconductor integrated circuit having input/output interface
US7242219B1 (en) Circuit for parity tree structure
US5398270A (en) Data coincidence detecting circuit
CN112953513A (zh) 反相信号生成电路
US7692564B2 (en) Serial-to-parallel conversion circuit and method of designing the same
US7394285B2 (en) Circuit for driving bus
US10715308B2 (en) Transmitting circuit, semiconductor apparatus and semiconductor system configured to use the transmitting circuit
US9660617B2 (en) Semiconductor apparatus
US7213090B2 (en) Data transfer apparatus for serial data transfer in system LSI
KR100518573B1 (ko) 신호 검출 회로 및 신호 검출 방법
US8024624B2 (en) System and method for communicating data over communication channels
US8122334B2 (en) Parity error detecting circuit and method
US11054853B2 (en) Integrated circuit device
US9515665B1 (en) Selector circuit, equalizer circuit, and semiconductor integrated circuit
US20180090197A1 (en) Semiconductor device
KR100940681B1 (ko) 반도체 회로 장치 및 코드 변환 장치
KR101005265B1 (ko) 레이스 컨디션 문제를 묵인하는 디지털 회로
CN110875068B (zh) 存储器装置的命令在管线中计数器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210611

WW01 Invention patent application withdrawn after publication