CN110087080B - 解码方法、设备及可读存储介质 - Google Patents

Abstract

一种解码方法,包括：首先，将第一比特流分割成多个第二比特流。接着，对所述第二比特流执行以下步骤：对所述第二比特流的特定位和标识位进行比较以判断原始比特流是否经过了质量调整；若比较结果表示所述原始比特流经过了所述质量调整，则将所述第二比特流转换成第三比特流，若所述比较结果表示所述原始比特流未经过所述质量调整，则直接输出所述第二比特流。最后，将输出的所述第二比特流或所述第三比特流中除所述标识位之外的其他位赋值给第四比特流。本申请还公开了一种解码设备和可读存储介质。

Description

解码方法、设备及可读存储介质

技术领域

本发明涉及数据传输技术领域，尤其涉及一种解码方法、设备及可读存储介质。

背景技术

在数据传输技术中，发送端需先对数字信号进行编码，然后透过信道进行传输，最后由接收端对此数字信号进行解码。IBM 8B/10B编码是一种普遍使用的编码机制，能够保证传输的数据串在接收端被正确地复原。

然而，为了信号传输的可靠性和安全性，现有的编码方法普遍较为复杂，导致其数据解码的速度过慢，从而影响信号传输品质。再者，现有的解码方法由于较为复杂，其实施的硬体成本亦无法被降低。

因此，有必要提供一种数据解码的方法，以解决上述问题。

发明内容

本发明的目的在于提供一种解码方法、设备及可读存储介质,可以提高信号传输品质，且降低硬体成本。

为实现上述目的，本发明提供一种解码方法,所述方法包括：将第一比特流分割成多个第二比特流；对所述第二比特流执行以下步骤：对所述第二比特流的特定位和标识位进行比较以判断原始比特流是否经过了质量调整；以及若比较结果表示所述原始比特流经过了所述质量调整，则将所述第二比特流转换成第三比特流，若所述比较结果表示所述原始比特流未经过所述质量调整，则直接输出所述第二比特流；以及将输出的所述第二比特流或所述第三比特流中除所述标识位之外的其他位赋值给第四比特流。

在一些实施例中，所述对所述第二比特流的特定位和标识位进行比较以判断原始比特流是否经过了质量调整包括：对所述第二比特流的特定位和标识位的值进行比较，若相同，则判定所述原始比特流经过了所述质量调整，若不同，则判定所述原始比特流未经过所述质量调整。

在一些实施例中，所述将所述第二比特流转换成第三比特流具体为：对所述第二比特流的第n位和第m位进行取反操作以形成第三比特流。

在一些实施例中，所述第n位为第2位，所述第m位为第4位。

在一些实施例中，所述将第一比特流分割成多个第二比特流具体为：将第一比特流分割成两个位数相同的第二比特流。

在一些实施例中，所述第一比特流的位数为10，所述第二比特流的位数为5，所述第二比特流的特定位为第1位，所述第二比特流的标识位为第0位。

在一些实施例中，所述第四比特流的位数为8，所述将输出的所述第二比特流或所述第三比特流中除所述标识位之外的其他位赋值给第四比特流包括：将所述第二比特流或所述第三比特流的第0位标识位忽略；以及将所述第二比特流或所述第三比特流的其中之一比特流的第1位至第4位赋值给所述第四比特流的第0位至第3位，将另外一个比特流的第1位至第4位赋值给所述第四比特流的第4位至第7位。

为实现上述目的，本发明还提供一种解码设备，包括处理器，所述处理器用于执行指令以实现前述的方法。

为实现上述目的，本发明还提供一种可读存储介质，存储有指令，所述指令被执行时实现前述的方法。

为让本发明的特征以及技术内容能更明显易懂，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考用，并非用来对本发明加以限制。

附图说明

图1为本发明实施例提供的解码方法的流程图；

图2为本发明又一实施例提供的解码方法的具体流程图；

图3为本发明实施例提供的解码设备的结构示意图；

图4为本发明实施例提供的可读存储介质的结构示意图。

具体实施方式

为使本发明的目的、技术手段及其效果更加清楚明确，以下对本发明进一步阐述。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图和实施例对本发明进行详细说明。请参考图1，其示出本发明实施例提供的解码方法的流程图。本发明的解码方法包括：

S1：将第一比特流分割成多个第二比特流。

第一比特流可以为未经解码的数据，其位数可以根据实际传输需求而定。第一比特流的位数大于原始比特流的位数。在编码过程中，需要判断原始比特流的质量是否满足质量标准，如果不满足则需要对原始比特流进行质量调整。

具体地，在步骤S1中，将第一比特流分割成两个位数相同的第二比特流。例如，位数为10的第一比特流可以分割成两个位数为5的第二比特流。

接着，对第二比特流执行以下步骤：

S2：对第二比特流的特定位和标识位进行比较以判断原始比特流是否经过了质量调整。

第二比特流包括标识位和特定位，用于区分原始比特流是否经过了质量调整。标识位和特定位的位数以及在第二比特流中的位置并无限制。例如，第二比特流为5位比特流，特定位可以为第1位，标识位可以为第0位。

具体地，可以对第二比特流的特定位和标识位的值进行比较。若两值相同，则判定原始比特流经过了质量调整；若两值不同，则判定原始比特流未经过质量调整。

继续参考图1，在步骤S2中，若比较结果表示原始比特流经过了质量调整，则跳转到S3；若比较结果表示原始比特流未经过质量调整，则跳转到S4。

S3：将第二比特流转换成第三比特流。

一般而言，转换过程与发送端编码过程中的质量调整过程相对应，从而将质量调整后的第二比特流中的部分位进行恢复。

具体地，在步骤S3中，对所述第二比特流的第n位和第m位进行取反操作以形成第三比特流。例如，第n位为第2位，第m位为第4位。然后，跳转到S5。

S4：直接输出第二比特流。

跳转到S5。

S5：将输出的第二比特流或第三比特流中除标识位之外的其他位赋值给第四比特流。

举例说明具体的赋值过程。第一比特流为10位比特流，第二比特流或经过转换的第三比特流为5位比特流。

具体地，步骤S5可以包括：将第二比特流或第三比特流的第0位标识位忽略。然后，将第二比特流或第三比特流的其中之一比特流的第1位至第4位赋值给第四比特流的第0位至第3位，将另外一个比特流的第1位至第4位赋值给第四比特流的第4位至第7位。最后，得到位数为8的第四比特流，即原始比特流，从而完成解码。

下面结合附图举例说明完整的解码过程。

请参考图2，其示出本发明又一实施例提供的解码方法的具体流程图。具体步骤包括：

S101：获取第一比特流End[0～9]。

S102：将第一比特流End[0～9]分割成两个位数相同的第二比特流An[0～4]、Bn[0～4]。

图中的“＝”表示赋值。

S103：对第二比特流An[0～4]、Bn[0～4]的特定位An[1]、Bn[1]和标识位An[0]、Bn[0]的值进行比较以判断原始比特流是否经过了质量调整。

图中的“＝＝”表示等于。

若特定位和标识位的值相同，表示原始比特流经过了质量调整，则跳转到S104；若特定位和标识位的值不同，表示原始比特流未经过质量调整，则直接输出第二比特流，跳转到S105。

S104：对An[2]、An[4]和Bn[2]、Bn[4]进行取反。

An[]和Bn[]前的～表示取反。其余位不变，得到第三比特流，跳转到S105。

S105：此时，第二比特流An[0～4]、Bn[0～4]维持不变或转换为第三比特流。然后，跳转到S106。

S106：忽略标识位An[0]、Bn[0]。将An[1～4]赋值给第四比特流Be[0～3]，将Bn[1～4]赋值给第四比特流Be[4～7]。

S107：合并第四比特流Be[0～3]和第四比特流Be[4～7]。

得到的第四比特流Be[0～7]即为原始比特流，完成解码。

如图3所示，本发明解码设备一实施例包括：处理器110。除此之外，解码设备还可以包括存储器(图中未示)。

处理器110控制解码设备的操作，处理器110还可以称为CPU(Central ProcessingUnit，中央处理单元)。处理器110可能是一种集成电路芯片，具有信号序列的处理能力。处理器110还可以是通用处理器、数字信号序列处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬体组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

处理器110用于执行指令以实现本发明解码方法任一实施例及可能的组合所提供的方法。

如图4所示，本发明可读存储介质一实施例包括存储器210，存储器210存储有指令，该指令被执行时实现本发明解码方法任一实施例及可能的组合所提供的方法。存储器210可以包括只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random AccessMemory)、闪存(Flash Memory)、硬盘、光盘等。

在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网路单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬体的形式实现，也可以采用软体功能单元的形式实现。

所述集成的单元如果以软体功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软体产品的形式体现出来，该计算机软体产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网路设备等)或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或者光盘等各种可以存储程序代码的介质。

综上所述，本发明提供的一种解码方法,主要通过对数字信号进行分割、变换、忽略标志位及合并等步骤以生成原始比特流。本发明的解码方法规则简单、可靠性高，从而提高信号传输品质。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (8)

1.一种解码方法,其特征在于，所述方法包括：

将第一比特流分割成多个第二比特流；

对所述多个第二比特流执行以下步骤：

对每一所述第二比特流的特定位和标识位进行比较以判断原始比特流是否经过了质量调整；以及

若比较结果表示所述原始比特流经过了所述质量调整，则将所述多个第二比特流的每一个的第n位和第m位进行取反操作以转换成多个第三比特流，若所述比较结果表示所述原始比特流未经过所述质量调整，则直接输出所述多个第二比特流；

将输出的每一所述多个第二比特流或每一所述多个第三比特流中除所述标识位之外的其他位赋值给第四比特流的一部分；以及

合并所述第四比特流的所有部分以得到所述原始比特流。

2.如权利要求1所述的解码方法，其特征在于，所述对每一所述第二比特流的特定位和标识位进行比较以判断原始比特流是否经过了质量调整包括：

对每一所述第二比特流的特定位和标识位的值进行比较，若相同，则判定所述原始比特流经过了所述质量调整，若不同，则判定所述原始比特流未经过所述质量调整。

3.如权利要求1所述的解码方法，其特征在于，所述第n位为第2位，所述第m位为第4位。

4.如权利要求1所述的解码方法，其特征在于，所述将第一比特流分割成多个第二比特流具体为：

将所述第一比特流分割成两个位数相同的所述第二比特流。

5.如权利要求4所述的解码方法，其特征在于，所述第一比特流的位数为10，每一所述第二比特流的位数为5，每一所述第二比特流的特定位为第1位，每一所述第二比特流的标识位为第0位。

6.如权利要求5所述的解码方法，其特征在于，所述第四比特流的位数为8，所述将输出的每一所述多个第二比特流或每一所述多个第三比特流中除所述标识位之外的其他位赋值给所述第四比特流包括：

将每一所述第二比特流或每一所述第三比特流的第0位标识位忽略；以及

将所述多个第二比特流或所述多个第三比特流的其中之一比特流的第1位至第4位赋值给所述第四比特流的第0位至第3位，将另外一个比特流的第1位至第4位赋值给所述第四比特流的第4位至第7位。

7.一种解码设备，其特征在于，包括处理器和可读存储介质，所述处理器用于执行指令以实现如权利要求1-6中任一所述的方法。

8.一种可读存储介质，所述可读存储介质存储有指令，其特征在于，所述指令被处理器执行时实现如权利要求1-6中任一所述的方法。

Images