CN108847916B - 编码方法、设备及可读存储介质 - Google Patents

编码方法、设备及可读存储介质 Download PDF

Info

Publication number
CN108847916B
CN108847916B CN201810539200.2A CN201810539200A CN108847916B CN 108847916 B CN108847916 B CN 108847916B CN 201810539200 A CN201810539200 A CN 201810539200A CN 108847916 B CN108847916 B CN 108847916B
Authority
CN
China
Prior art keywords
bit
bit stream
bits
nand
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810539200.2A
Other languages
English (en)
Other versions
CN108847916A (zh
Inventor
王拂依
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201810539200.2A priority Critical patent/CN108847916B/zh
Priority to PCT/CN2018/111413 priority patent/WO2019227831A1/zh
Publication of CN108847916A publication Critical patent/CN108847916A/zh
Application granted granted Critical
Publication of CN108847916B publication Critical patent/CN108847916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种编码方法，该方法包括：对第一比特流进行质量判断；若第一比特流满足预设的质量标准，则将第一比特流与标识位进行组合以输出第二比特流；若第一比特流不满足预设的质量标准，则对第一比特流进行逻辑运算以输出第三比特流，第三比特流的位数大于第一比特流。本发明还公开了一种编码装置和可读存储介质。通过上述方式，本发明能够保障第三比特流的编码质量。

Description

编码方法、设备及可读存储介质
技术领域
本发明涉及数据传输领域，特别是涉及一种编码方法、设备及可读存储介质。
背景技术
在串行数据传输中，传输的数据可以被编码成包含有时钟频率分量的码流，使得接收端可以从码流中提取时钟同步信息，时钟同步信息可以保证接收端按照正确的时序从接收到的信号中再生出原始数据。
4B5B是常用的编码，将输入的4位数据转换为5位后输出。一般使用查找设计好的码表来完成编码和译码工作，因此发送端和接收端都需要额外的存储器来存储码表。4B5B编码还可能降低编码质量，即逻辑值相同的连续位数量过多，例如在使用4B5B编码传输8位数据时。低质量的编码不利于接收端提取时钟同步信息，并且带来较大的直流分量，提高误码率。
发明内容
本发明主要解决的技术问题是提供一种编码方法、设备及可读存储介质，能够解决现有技术中的编码可能降低编码质量的问题。
为了解决上述技术问题，本发明提供了一种编码方法，该方法包括：对第一比特流进行质量判断；若第一比特流满足预设的质量标准，则将第一比特流与标识位进行组合以输出第二比特流；若第一比特流不满足预设的质量标准，则对第一比特流进行逻辑运算以输出第三比特流，第三比特流的位数大于第一比特流。
为了解决上述技术问题，本发明提供了一种编码装置，该装置包括处理器，处理器用于执行指令以实现前述的方法。
为了解决上述技术问题，本发明提供了一种可读存储介质，存储有指令，指令被执行时实现前述的方法。
本发明的有益效果是：在编码过程中先判断第一比特流是否满足预设的质量标准，对满足质量标准的第一比特流将其与标识位进行组合以输出第二比特流，对不满足质量标准的第一比特流进行逻辑运算以输出第三比特流，第三比特流的位数大于第一比特流，逻辑运算之后第三比特流相比于第一比特流的编码质量得到了提升，第三比特流的编码质量得到保障。
附图说明
图1是本发明编码方法一实施例的流程示意图；
图2是本发明编码方法又一具体实施例的流程示意图；
图3是本发明编码方法又一具体实施例的流程示意图；
图4是本发明编码设备一实施例的结构示意图；
图5是本发明可读存储介质一实施例的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细说明。以下各实施例中不冲突的可以相互结合。
如图1所示，本发明编码方法一实施例包括：
S1：对第一比特流进行质量判断。
第一比特流可以为未经编码的数据，其位数可以根据实际传输需求而定，例如8位、16位等。质量判断可以为判断第一比特流的质量是否满足预设的质量标准。该质量标准可以与第一比特流中逻辑值相同的连续位有关。一般来说，满足质量标准的第一比特流中的逻辑值相同的连续位数不超过一阈值，该阈值的大小可以与第一比特流的位数相关，例如第一比特流的位数的一半加上一个正整数。
在本发明一具体实施例中，第一比特流为8位比特流的情况下，若第一比特流满足以下条件a、b、c和d中的至少一个，则判定第一比特流不满足质量标准：
a.第一比特流中的第4位至第7位的逻辑值相同；
b.第一比特流中的第1位至第6位的逻辑值相同；
c.第一比特流中的第0位至第5位的逻辑值相同；
d.第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与第6位和第7位的逻辑值相反。
可选的，可以将上述判断方式转换为对以下逻辑表达式计算结果的判断：
NAND(NAND(bm[4～7]),NAND(bm[1～6]),NAND(bm[0～5]),OR(NA ND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])),OR(bm[4～7]),OR(bm[1～6]),OR(bm[0～5]))(1)
其中，NAND为与非操作，OR为或操作，bm[i～j]为第一比特流的第i位至第j位，i和j均为0至7中的整数且i<j。
在式(1)中，当第一比特流的第4位至第7位均为1时，NAND(bm[4～7])为0。
当第一比特流的第1位至第6位均为1时，NAND(bm[1～6])为0。
当第一比特流的第0位至第5位均为1时，NAND(bm[0～5])为0。
当第一比特流的第6位至第7位均为1且第一比特流的第0位至第4位均为0时，NAND(bm[6～7])为0，OR(bm[0～4])为0，OR(NAND(bm[6～7]),OR(bm[0～4]))为0。
当第一比特流的第6位至第7位均为0且第一比特流的第0位至第4位均为1时，OR(bm[6～7])为0，NAND(bm[0～4])为0，OR(OR(bm[6～7]),NAND(bm[0～4]))为0。
当第一比特流的第4位至第7位均为0时，OR(bm[4～7])为0。
当第一比特流的第1位至第6位均为0时，OR(bm[1～6])为0。
当第一比特流的第0位至第5位均为0时，OR(bm[0～5])为0。
若式(1)的计算结果为1，意味着NAND(bm[4～7]),NAND(bm[1～6]),NAND(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])),OR(bm[4～7]),
OR(bm[1～6]),OR(bm[0～5])中的至少一个为0，结合上面的各个逻辑式为0的条件，可以得到第一比特流满足条件a、b、c和d中的至少一个，则第一比特流不满足质量标准。若式(1)的计算结果为0，则第一比特流满足质量标准。
在本发明另一具体实施例中，第一比特流为8位比特流的情况下，若第一比特流同时满足以下所有条件e、f、g和h，则判定第一比特流满足质量标准：
e.第一比特流中的第4位至第7位中的至少两位的逻辑值不同；
f.第一比特流中的第1位至第6位中的至少两位的逻辑值不同；
g.第一比特流中的第0位至第5位中的至少两位的逻辑值不同；
h.满足以下子条件中的至少一个：
h1.第一比特流中的第6位和第7位的逻辑值不同。
h2.第一比特流中的第0位至第4位的逻辑值不同。
h3.第一比特流中的第6位和第7位的逻辑值相同。第0位至第4位的逻辑值相同，且与第6位和第7位的逻辑值相同。
可选的，可以将上述判断方式转换为对以下逻辑表达式计算结果的判断：
AND(XOR(bm[4～7]),XOR(bm[1～6]),XOR(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])))(2)
其中，AND为与操作，NAND为与非操作，OR为或操作，XOR为异或操作；bm[i-j]为第一比特流的第i位至第j位，i和j均为0至7中的整数且i<j。
在式(2)中，当第一比特流的第4位至第7位的逻辑值不同(即其中至少两位的逻辑值不同)时，XOR(bm[4～7])为1。
当第一比特流的第1位至第6位的逻辑值不同时，XOR(bm[1～6])为1。
当第一比特流的第0位至第5位的逻辑值不同时，XOR(bm[0～5])为1。
bm[6～7]和bm[0～4]可以联合讨论。
当第一比特流的第6位和第7位的逻辑值不同时，NAND(bm[6～7])和OR(bm[6～7])均为1，无论第一比特流的第0位至第4位的逻辑值是否相同，OR(NAND(bm[6～7]),OR(bm[0～4]))和OR(OR(bm[6～7]),NAND(bm[0～4]))均为1。
当第一比特流的第0位至第4位的逻辑值不同时，NAND(bm[0～4])和OR(bm[0～4])均为1，无论第一比特流的第6位和第7位的逻辑值是否相同，OR(NAND(bm[6～7]),OR(bm[0～4]))和OR(OR(bm[6～7]),NAND(bm[0～4]))均为1。
在第一比特流的第6位和第7位的逻辑值相同且第一比特流的第0位至第4位的逻辑值相同的情况下：当第一比特流第6位和第7位均为0时，NAND(bm[6～7])为1，OR(NAND(bm[6～7]),OR(bm[0～4]))为1，同时OR(bm[6～7])为0，要满足OR(OR(bm[6～7]),NAND(bm[0～4]))为1，NAND(bm[0～4])应为1，即第一比特流的第0位至第4位均为0；当第一比特流第6位和第7位均为1时，OR(bm[6～7])为1，OR(OR(bm[6～7]),NAND(bm[0～4]))为1，同时NAND(bm[6～7])为0，要满足OR(NAND(bm[6～7]),OR(bm[0～4]))为1，OR(bm[0～4])应为1，即第一比特流的第0位至第4位均为1。
若式(2)的计算结果为1，意味着XOR(bm[4～7]),XOR(bm[1～6]),XOR(bm[0～5]),OR(NAND(bm[6～7]),OR(b m[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4]))均为1，结合前一段的描述可以得到第一比特流同时满足所有条件e、f、g和h，则第一比特流满足质量标准。若式(2)的计算结果为0，则第一比特流不满足质量标准。
经过质量判断后，若第一比特流满足质量标准，则跳转到S2；若第一比特流不满足质量标准，则跳转到S3。
S2：将第一比特流与标识位进行组合以输出第二比特流。
第一比特流满足预设的质量标准的情况下，不需要提高第一比特流的编码质量，可以与标识位组合之后直接输出。
标识位的位数可以为1，也可以为更多。具体的，可以将标识位直接插入第一比特流前/中/后以形成第二比特流，也可以将第一比特流的至少部分位进行逻辑运算后插入标识位，也可以采用其他组合方式，在此不做限制。一般而言，标识位与第一比特流的组合不应影响编码质量，即第二比特流仍满足预设的质量标准。
S3：对第一比特流进行逻辑运算以输出第三比特流。
第三比特流的位数大于第一比特流。逻辑运算可以提高第一比特流的编码质量。一般而言，逻辑运算之后得到的第三比特流可以满足预设的质量标准。
在本发明一具体实施例中，第三比特流包括标识位，第二比特流的特定位与标识位满足第一逻辑关系，第三比特流的特定位与标识位满足第二逻辑关系。第一逻辑关系不同于第二逻辑关系，以通过标识位和特定位能够区分输出的是第二比特流或第三比特流。具体的，第一逻辑关系可以为相同，第二逻辑关系可以为相反；或者，第一逻辑关系可以为相反，第二逻辑关系可以为相同。
此时第一比特流和标识位的组合过程可以具体包括：利用第一比特流中与特定位对应的位按照第一逻辑关系对第二比特流中的标识位进行赋值，并将第一比特流赋值给第二比特流中除标识位之外的其他位。
通过本实施例的实施，在编码过程中先判断第一比特流是否满足预设的质量标准，对满足质量标准的第一比特流将其与标识位进行组合以输出第二比特流，对不满足质量标准的第一比特流进行逻辑运算以输出第三比特流，第三比特流的位数大于第一比特流，逻辑运算之后第三比特流相比于第一比特流的编码质量得到了提升，第三比特流的编码质量得到保障。
下面结合附图举例说明完整的编码过程。
如图2所示，在本发明又一具体实施例中，编码方法包括：
S101：获取第一比特流bm[0～7]。
S102：判断逻辑表达式(1)的计算结果是否为1。
图中的＝＝表示等于，＝表示赋值。
若逻辑表达式(1)的计算结果为1，则跳转到S103；若逻辑表达式(1)的计算结果为0，则跳转到S104。
S103：按照下式进行逻辑运算得到第三比特流。
bn[0]＝～bm[1]
bn[1]＝～bm[1]
bn[2]＝bm[1]
bn[3]＝bm[2]
bn[4]＝～((bm[3]&～bm[1]&～bm[0])|(～bm[3]&～bm[1]&bm[0])|(bm[3]&bm[1]&bm[0])|(～bm[3]&bm[1]&～bm[0]))
bn[5]＝(bm[4]&～bm[1]&～bm[0])|(～bm[4]&～bm[1]&bm[0])|(bm[4]&b m[1]&bm[0])|(～bm[4]&bm[1]&～bm[0])；
bn[6]＝～bm[5]
bn[7]＝～((bm[6]&～bm[1]&～bm[0])|(～bm[6]&～bm[1]&bm[0])|(bm[6]&bm[1]&bm[0])|(～bm[6]&bm[1]&～bm[0]))
bn[8]＝(bm[7]&～bm[1]&～bm[0])|(～bm[7]&～bm[1]&bm[0])|(bm[7]&b m[1]&bm[0])|(～bm[7]&bm[1]&～bm[0])
其中，bm[i]为第一比特流中的第i位，i＝0,1,…,7，bn[j]为第三比特流中的第j位，j＝0,1,…,8，～表示取反逻辑运算，&表示与逻辑运算，|表示或逻辑运算，且取反逻辑运算的优先级高于与逻辑运算。
S104：将第一比特流赋值给第二比特流的第1～8位，并将第一比特流的第0位的取反结果赋值给第二比特流的第0位(即标识位)。
得到第二比特流bn[0～8]。
如图3所示，在本发明又一具体实施例中，编码方法包括：
S201：获取第一比特流bm[0～7]。
S202：判断逻辑表达式(2)的计算结果是否为1。
图中的＝＝表示等于，＝表示赋值。
若逻辑表达式(2)的计算结果为0，则跳转到S203；若逻辑表达式(1)的计算结果为1，则跳转到S204。
S203：按照下式进行逻辑运算得到第三比特流。
bn[0]＝bm[1]
bn[1]＝～bm[1]
bn[2]＝bm[1]
bn[3]＝bm[2]
bn[4]＝～((bm[3]&～bm[1]&～bm[0])|(～bm[3]&～bm[1]&bm[0])|(bm[3]&bm[1]&bm[0])|(～bm[3]&bm[1]&～bm[0]))
bn[5]＝(bm[4]&～bm[1]&～bm[0])|(～bm[4]&～bm[1]&bm[0])|(bm[4]&b m[1]&bm[0])|(～bm[4]&bm[1]&～bm[0])；
bn[6]＝～bm[5]
bn[7]＝～((bm[6]&～bm[1]&～bm[0])|(～bm[6]&～bm[1]&bm[0])|(bm[6]&bm[1]&bm[0])|(～bm[6]&bm[1]&～bm[0]))
bn[8]＝(bm[7]&～bm[1]&～bm[0])|(～bm[7]&～bm[1]&bm[0])|(bm[7]&b m[1]&bm[0])|(～bm[7]&bm[1]&～bm[0])(3)
其中，bm[i]为第一比特流中的第i位，i＝0,1,…,7，bn[j]为第三比特流中的第j位，j＝0,1,…,8，～表示取反逻辑运算，&表示与逻辑运算，|表示或逻辑运算，且取反逻辑运算的优先级高于与逻辑运算。
S204：将第一比特流赋值给第二比特流的第1～8位，并将第一比特流的第0位赋值给第二比特流的第0位(即标识位)。
得到第二比特流bn[0～8]。
如图4所示，本发明编码设备一实施例包括：处理器110。除此之外，编码设备还可以包括存储器(图中未画出)。
处理器110控制编码设备的操作，处理器110还可以称为CPU(Central ProcessingUnit，中央处理单元)。处理器110可能是一种集成电路芯片，具有信号序列的处理能力。处理器110还可以是通用处理器、数字信号序列处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
处理器110用于执行指令以实现本发明编码方法任一实施例及可能的组合所提供的方法。
如图5所示，本发明可读存储介质一实施例包括存储器210，存储器210存储有指令，该指令被执行时实现本发明编码方法任一实施例及可能的组合所提供的方法。
存储器210可以包括只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、闪存(Flash Memory)、硬盘、光盘等。
在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (11)

1.一种编码方法，其特征在于，所述方法包括：
对第一比特流进行质量判断；若所述第一比特流满足预设的质量标准，则将所述第一比特流与标识位进行组合以输出第二比特流，所述第二比特流的特定位与所述标识位满足第一逻辑关系；
若所述第一比特流不满足预设的质量标准，则对所述第一比特流进行逻辑运算以输出第三比特流，所述第三比特流包括所述标识位，所述第三比特流的所述特定位与所述标识位满足第二逻辑关系；
其中，所述第一逻辑关系不同于所述第二逻辑关系，以通过所述标识位和所述特定位能够区分输出的是所述第二比特流或所述第三比特流。
2.根据权利要求1所述的方法，其特征在于，所述第一比特流为8位比特流；
所述对第一比特流进行质量判断的步骤包括：
若所述第一比特流满足以下条件中的至少一个，则判定所述第一比特流不满足所述质量标准：
所述第一比特流中的第4位至第7位的逻辑值相同；
所述第一比特流中的第1位至第6位的逻辑值相同；
所述第一比特流中的第0位至第5位的逻辑值相同；
所述第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与所述第6位和第7位的逻辑值相反。
3.根据权利要求1所述的方法，其特征在于，所述第一比特流为8位比特流，所述对第一比特流进行质量判断的步骤包括：
若以下逻辑表达式的计算结果等于1，则所述第一比特流不满足所述质量标准：
NAND(NAND(bm[4～7]),NAND(bm[1～6]),NAND(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])),OR(bm[4～7]),OR(bm[1～6]),OR(bm[0～5]))
其中，NAND为与非逻辑运算，OR为或逻辑运算，bm[i-j]为所述第一比特流的第i位至第j位。
4.根据权利要求1所述的方法，其特征在于，所述第一比特流为8位比特流；所述对第一比特流进行质量判断的步骤包括：
若所述第一比特流同时满足以下条件，则判定所述第一比特流满足所述质量标准：
所述第一比特流中的第4位至第7位中的至少两位的逻辑值不同；
所述第一比特流中的第1位至第6位中的至少两位的逻辑值不同；
所述第一比特流中的第0位至第5位中的至少两位的逻辑值不同；
并且满足以下子条件中的至少一个：
所述第一比特流中的第6位和第7位的逻辑值不同；
所述第一比特流中的第0位至第4位的逻辑值不同；或者
所述第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与所述第6位和第7位的逻辑值相同。
5.根据权利要求1所述的方法，其特征在于，所述对第一比特流进行质量判断的步骤包括：
若以下逻辑表达式的计算结果等于1，则所述第一比特流满足所述质量标准：
AND(XOR(bm[4～7]),XOR(bm[1～6]),XOR(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])))
其中，AND为与逻辑运算，NAND为与非逻辑运算，OR为或逻辑运算，XOR为异或逻辑运算；bm[i-j]为所述第一比特流的第i位至第j位。
6.根据权利要求1所述的方法，其特征在于，
所述第一逻辑关系为相同和相反中的一种，所述第二逻辑关系为相同和相反中的另一种。
7.根据权利要求1所述的方法，其特征在于，
所述将所述第一比特流与标识位进行组合以输出第二比特流包括：
利用所述第一比特流中与所述特定位对应的位按照所述第一逻辑关系对所述第二比特流中的标识位进行赋值，并将所述第一比特流赋值给所述第二比特流中除所述标识位之外的其他位。
8.根据权利要求1所述的方法，其特征在于，
所述将所述第一比特流与标识位进行组合以输出第二比特流包括：
将所述第二比特流的第0位的逻辑值设置为等于所述第一比特流的第0位的取反结果，并将所述第一比特流的第0位及后续位赋值给所述第二比特流的第1位及后续位。
9.根据权利要求1所述的方法，其特征在于，所述第一比特流为8位比特流，所述逻辑运算包括：
bn[0]＝～bm[1]；
bn[1]＝～bm[1]；
bn[2]＝bm[1]；
bn[3]＝bm[2]；
bn[4]＝～((bm[3]&～bm[1]&～bm[0])|(～bm[3]&～bm[1]&bm[0])|(bm[3]&bm[1]&bm[0])|(～bm[3]&bm[1]&～bm[0]))；
bn[5]＝(bm[4]&～bm[1]&～bm[0])|(～bm[4]&～bm[1]&bm[0])|(bm[4]&bm[1]&bm[0])|(～bm[4]&bm[1]&～bm[0])；
bn[6]＝～bm[5]；
bn[7]＝～((bm[6]&～bm[1]&～bm[0])|(～bm[6]&～bm[1]&bm[0])|(bm[6]&bm[1]&bm[0])|(～bm[6]&bm[1]&～bm[0]))；
bn[8]＝(bm[7]&～bm[1]&～bm[0])|(～bm[7]&～bm[1]&bm[0])|(bm[7]&bm[1]&bm[0])|(～bm[7]&bm[1]&～bm[0])；
其中bm[i]为所述第一比特流中的第i位，i＝0,1,…,7，bn[j]为所述第三比特流中的第j位，j＝0,1,…,8，～表示取反逻辑运算，&表示与逻辑运算，|表示或逻辑运算，且所述取反逻辑运算的优先级高于所述与逻辑运算。
10.一种编码设备，其特征在于，包括处理器，所述处理器用于执行指令以实现如权利要求1-9中任一项所述的方法。
11.一种可读存储介质，存储有指令，其特征在于，所述指令被执行时实现如权利要求1-9中任一项所述的方法。
CN201810539200.2A 2018-05-30 2018-05-30 编码方法、设备及可读存储介质 Active CN108847916B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810539200.2A CN108847916B (zh) 2018-05-30 2018-05-30 编码方法、设备及可读存储介质
PCT/CN2018/111413 WO2019227831A1 (zh) 2018-05-30 2018-10-23 编码方法、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810539200.2A CN108847916B (zh) 2018-05-30 2018-05-30 编码方法、设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN108847916A CN108847916A (zh) 2018-11-20
CN108847916B true CN108847916B (zh) 2020-12-04

Family

ID=64210408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810539200.2A Active CN108847916B (zh) 2018-05-30 2018-05-30 编码方法、设备及可读存储介质

Country Status (2)

Country Link
CN (1) CN108847916B (zh)
WO (1) WO2019227831A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098837B (zh) 2019-04-08 2020-11-06 深圳市华星光电技术有限公司 数据编码方法、解码方法、相关装置及存储介质
CN110086575B (zh) * 2019-05-06 2021-10-08 Tcl华星光电技术有限公司 编码方法、解码方法、相关装置及存储介质
CN112929032A (zh) * 2021-01-26 2021-06-08 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备
CN112947875B (zh) * 2021-01-28 2023-02-07 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备
CN113407358B (zh) * 2021-03-19 2023-10-31 Tcl华星光电技术有限公司 数据编码方法、装置及存储介质
CN113438051A (zh) * 2021-06-11 2021-09-24 Tcl华星光电技术有限公司 编码方法、编码装置及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066880A1 (en) * 2005-09-14 2007-06-14 Lg Electronics Inc. Method and apparatus for encoding/decoding
CN102497249A (zh) * 2011-10-07 2012-06-13 友达光电股份有限公司 编码方法、编码装置、解码方法、解码装置、数据传送装置及数据接收装置
CN103229444A (zh) * 2012-12-28 2013-07-31 华为技术有限公司 编码/解码方法、装置及系统
CN103428830A (zh) * 2012-05-15 2013-12-04 深圳市华奥通通信技术有限公司 一种无线通信系统及方法
CN107846595A (zh) * 2016-09-19 2018-03-27 阿里巴巴集团控股有限公司 一种视频编码的方法和视频编码器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3561485B2 (ja) * 2000-08-18 2004-09-02 株式会社メディアグルー 符号化信号分離・合成装置、差分符号化信号生成装置、符号化信号分離・合成方法、差分符号化信号生成方法、符号化信号分離・合成プログラムを記録した媒体および差分符号化信号生成プログラムを記録した媒体
US20040151208A1 (en) * 2003-01-31 2004-08-05 Maupin Patrick E. Parallel encoding/decoding for communications protocol

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066880A1 (en) * 2005-09-14 2007-06-14 Lg Electronics Inc. Method and apparatus for encoding/decoding
CN102497249A (zh) * 2011-10-07 2012-06-13 友达光电股份有限公司 编码方法、编码装置、解码方法、解码装置、数据传送装置及数据接收装置
CN103428830A (zh) * 2012-05-15 2013-12-04 深圳市华奥通通信技术有限公司 一种无线通信系统及方法
CN103229444A (zh) * 2012-12-28 2013-07-31 华为技术有限公司 编码/解码方法、装置及系统
CN107846595A (zh) * 2016-09-19 2018-03-27 阿里巴巴集团控股有限公司 一种视频编码的方法和视频编码器

Also Published As

Publication number Publication date
CN108847916A (zh) 2018-11-20
WO2019227831A1 (zh) 2019-12-05

Similar Documents

Publication Publication Date Title
CN108847916B (zh) 编码方法、设备及可读存储介质
CN110474711B (zh) 编码方法、设备及可读存储介质
CN108777606B (zh) 解码方法、设备及可读存储介质
CN108768587B (zh) 编码方法、设备及可读存储介质
CN110474709B (zh) 编码方法、设备及可读存储介质
CN110086575B (zh) 编码方法、解码方法、相关装置及存储介质
FI3574595T3 (fi) Lähetyskanavan enkoodaus ja dekoodaus
US8405529B2 (en) Using bus inversion to reduce simultaneous signal switching
CN110474710B (zh) 编码方法、设备及可读存储介质
US11611354B2 (en) Data encoding method, decoding method, related device, and storage medium
CN110635807A (zh) 一种数据编码方法及译码方法
US20070174523A1 (en) Apparatus and method for generating bitstream of s/pdif data in hdmi
CN112492386A (zh) 解码方法、解码装置及可读存储介质
CN108768906B (zh) 加扰方法、设备及可读存储介质
CN108965173B (zh) 解扰方法、设备及可读存储介质
CN110620635A (zh) 解码方法、设备及可读存储介质
CN110838298A (zh) 多声道音频数据的处理方法、装置、设备和存储介质
CN109309548B (zh) 编码方法、设备及可读存储介质
US9749122B2 (en) Method of synchronizing a fountain code transmitting end and receiving end
US20160313399A1 (en) Interface chip and built-in self-test method therefor
CN110087080B (zh) 解码方法、设备及可读存储介质
CN112486885B (zh) 数据帧的生成方法、存储介质及计算机设备
CN107342090B (zh) 一种音频信号编码、解码方法及音频信号编码器、解码器
US20240062766A1 (en) Method, system, and medium of adding additional information to lc3 audio code stream
US7903004B2 (en) Decoding apparatus and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wang Fuyi

Inventor after: Liu Jinfeng

Inventor after: Sun Junjie

Inventor before: Wang Fuyi