CN112929032A - 数据编码方法、装置、存储介质及计算机设备 - Google Patents
数据编码方法、装置、存储介质及计算机设备 Download PDFInfo
- Publication number
- CN112929032A CN112929032A CN202110101789.XA CN202110101789A CN112929032A CN 112929032 A CN112929032 A CN 112929032A CN 202110101789 A CN202110101789 A CN 202110101789A CN 112929032 A CN112929032 A CN 112929032A
- Authority
- CN
- China
- Prior art keywords
- data
- data stream
- stream
- assigned
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000005540 biological transmission Effects 0.000 abstract description 18
- 238000004364 calculation method Methods 0.000 abstract description 10
- 238000004590 computer program Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 108091026890 Coding region Proteins 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
Abstract
本发明公开了一种数据编码方法、装置、存储介质及计算机设备。本发明通过判断每一所述数据流是否满足预设标准，将不满足预设标准的数据流进行逻辑运算并赋值给目标数据，所述满足预设标准的数据流增加第三预设数量的数据位得到所述目标数据。从而可以筛选出出满足预设标准的数据流，仅对不满足预设标准的数据流进行编码，降低了数据计算的复杂性，提高了数据的传输效率。
Description
技术领域
本发明涉及计算机技术，尤其涉及一种数据编码方法、装置、存储介质及计算机设备。
背景技术
在现有薄膜晶体管液晶显示器(Thin film transistor liquid crystaldisplay，简称TFT-LCD)产品中，数字信号在数字信道中传输时即从控制(TCON)端传输至驱动(Driver)端，需要对传输的数字信号先编码再进行基带传输。由于数据传输过程中无独立的时钟信号，时钟信号被嵌入至数据中。当传输数据出现多个连续0或者连续1时，接收端容易误识别嵌入的时钟信号。编码的目的是为了使传输信号是具有一定跳变的方波波形，以免连续0或者连续1的个数过多致使接收端接收到的时钟同步信息容易发生错误，最终导致误码。
目前数据传输领域使用最广泛的编码方案是对所有数据封包(package)(即原始数据)进行编码，因此导致数据在传输过程中需要耗费大量时间用于数据编码和解码，从而引发数据传输慢，影响响应时间和画质等问题。
发明内容
本发明实施例提供一种数据编码方法、装置、存储介质及计算机设备，有效解决了目前对所有数据封包(package)进行编码，因此导致数据在传输过程中需要耗费大量时间用于数据编码和解码，从而引发数据传输慢，影响响应时间和画质的问题。
根据本发明的一方面，本发明提供一种数据编码方法，所述方法包括步骤：获取原始数据，所述原始数据中包括多条数据流；判断每一所述数据流是否满足预设标准，其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量；获取不满足预设标准的数据流并记录为待赋值数据流；对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
进一步地，获取满足预设标准的数据流并记录为待填充数据流；以及对所述待填充数据流增加第三预设数量的数据位得到所述目标数据。
进一步地，所述第一预设数量的数值大于所述第二预设数量的数值。
进一步地，对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值得到目标数据的步骤中，包括：获取待赋值数据流中多个数据位的数值；以及对待赋值数据流中多个数据位的数值进行异或运算得到所述待赋值数据流的标记值。
进一步地，对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值得到目标数据的步骤中，还包括：根据所述标记值对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
进一步地，所述目标数据中的数据位的数量大于数据流中数据位的数量。
进一步地，所述第二预设数量的数值不超过5。
根据本发明的另一方面，本发明提供一种数据编码装置，所述装置包括：数据获取单元，用于获取原始数据流，所述原始数据流中包括多条数据流；离散判断单元，用于判断每一所述数据流的离散性是否满足预设标准，其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量；赋值数据获取单元，用于获取离散性不满足预设标准的数据流并记录为待赋值数据流；以及数据赋值单元，用于对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
根据本发明的又一方面，本发明提供一种存储介质，所述存储介质中存储有多条指令，所述指令适于由处理器加载以执行如本发明任一实施例所提供的数据编码方法。
根据本发明的又一方面，本发明提供一种移动终端，包括处理器和存储器，所述处理器与所述存储器电性连接，所述存储器用于存储指令和数据，所述处理器用于执行如本发明任一实施例所提供的数据编码方法中的步骤。
本发明的优点在于，通过判断每一所述数据流是否满足预设标准，将不满足预设标准的数据流进行逻辑运算并赋值给目标数据，所述满足预设标准的数据流增加第三预设数量的数据位得到所述目标数据。从而可以筛选出满足预设标准的数据流，仅对不满足预设标准的数据流进行编码，降低了数据计算的复杂性，提高了数据的传输效率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例一提供的一种数据编码方法的步骤流程图。
图2为本发明实施例二提供的一种数据编码方法的步骤流程图。
图3为图2所示步骤S240的子步骤的一实施例的流程图。
图4为本发明实施例三提供的一种数据编码装置的结构示意图。
图5为本发明实施例四提供的计算机设备的内部结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
如图1所示，为本发明实施例一提供的数据编码方法的步骤流程图。该方法包括步骤：
步骤S110：获取原始数据。
具体地，所述原始数据中包括多条数据流。其中数据流依次排列，在编码的过程中，按照顺序进行对数据流进行编码。当数据传输时，按照数据流编码的顺序依次对数据流进行传输。
步骤S120：判断每一所述数据流是否满足预设标准。
其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量。在本实施例中，所述第一预设数量的数值大于所述第二预设数量的数值，所述第一预设数量为8，因此该数据流为8Bit数据。每一所述数据位填充相应的数值，例如数据流所记录的是一种方波信号，该数据流的数据位填充相应的数值不是0就是1。
下文将详细讲述，预设标准的运算方法。假设数据流为8Bit数据(即M0至M7个数据位)，第二预设数量为5，预设标准的详细逻辑运算如下：NAND(NAND(M7-M2),NAND(M6-M1),NAND(M5-M0),OR(M7-M2)，OR(M6-M1)，OR(M5-M0))＝＝1。其中(M7-M2)表示M7,M6,M5,M4,M3和M2，其他参照(M7-M2)，NAND表示异或运算，OR表示或运算，＝＝表示是否等于。由此可知，NAND(M7-M2),NAND(M6-M1),NAND(M5-M0)表示M7-M0之中每6个连续的数值中是否存在0，OR(M7-M2)，OR(M6-M1)，OR(M5-M0)表示M7-M0之中每6个连续的数值中是否存在1。
步骤S130：获取不满足预设标准的数据流并记录为待赋值数据流。
即数据流中存在连续相同的数值，例如在一个8Bit的数据流为(1011 1111)，该数据流为不满足预设标准的数据流，该数据流可能会在信道传输过程中发生误码的数据信号。
步骤S140：对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
在本实施例中，所述目标数据中的数据位的数量大于数据流中数据位的数量。所述目标数据的数据位数量为9。
本发明的优点在于，通过判断每一所述数据流是否满足预设标准，将不满足预设标准的数据流进行逻辑运算并赋值给目标数据，所述满足预设标准的数据流增加第三预设数量的数据位得到所述目标数据。从而可以筛选出满足预设标准的数据流，仅对不满足预设标准的数据流进行编码，降低了数据计算的复杂性，提高了数据的传输效率。
如图2所示，为本发明实施例二提供的数据编码方法的步骤流程图。该方法包括步骤：
步骤S210：获取原始数据。
具体地，所述原始数据中包括多条数据流。其中数据流依次排列，在编码的过程中，按照顺序进行对数据流进行编码。当数据传输时，按照数据流编码的顺序依次对数据流进行传输。
步骤S220：判断每一所述数据流是否满足预设标准。
其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量。在本实施例中，所述第一预设数量的数值大于所述第二预设数量的数值，所述第一预设数量为8，因此该数据流为8Bit数据。每一所述数据位填充相应的数值，例如数据流所记录的是一种方波信号，该数据流的数据位填充相应的数值不是0就是1。
下文将详细讲述，预设标准的运算方法。假设数据流为8Bit数据(即M0至M7个数据位)，第二预设数量为5，预设标准的详细逻辑运算如下：NAND(NAND(M7-M2),NAND(M6-M1),NAND(M5-M0),OR(M7-M2)，OR(M6-M1)，OR(M5-M0))＝＝1。其中(M7-M2)表示M7,M6,M5,M4,M3和M2，其他参照(M7-M2)，NAND表示异或运算，OR表示或运算，＝＝表示是否等于。由此可知，NAND(M7-M2),NAND(M6-M1),NAND(M5-M0)表示M7-M0之中每6个连续的数值中是否存在0，OR(M7-M2)，OR(M6-M1)，OR(M5-M0)表示M7-M0之中每6个连续的数值中是否存在1。
步骤S230：获取不满足预设标准的数据流并记录为待赋值数据流。
即数据流中存在连续相同的数值，例如在一个8Bit的数据流为(1011 1111)，该数据流为不满足预设标准的数据流，该数据流可能会在信道传输过程中发生误码的数据信号。
步骤S240：对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
在本实施例中，所述目标数据中的数据位的数量大于数据流中数据位的数量。所述目标数据的数据位数量为9。对于待赋值数据流进行逻辑赋值时，首先要获取待赋值数据流的标记值，所述标记值用于提高数据流的离散性，具体如下：
参阅图3，图3为图2步骤S240的子步骤流程图。
步骤S240具体包括如下步骤：获取满足预设标准的数据流并记录为待填充数据流
S241：获取待赋值数据流中多个数据位的数值。
在本实施例中，例如在一个8Bit的数据流为(1011 1111)，选取M0和M1，即M0＝1，M1＝0。对于选取数据位的个数不做限定，为了便于计算，一般选取两个数据位。而选取的数据位也可以是任意的，一般为了使数据流的离散性更好(即数据的波形跳跃频率高)，选取相邻的数据位。
S242：对待赋值数据流中多个数据位的数值进行异或运算得到所述待赋值数据流的标记值。
例如，选取M0＝1，M1＝0。假设标记值为X，X＝NAND(M0,M1)。
S243：根据所述标记值对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
根据步骤S241和步骤S242的计算，X＝0，本实施例的逻辑运算如下，由于目标数据为9Bit(即有9个数据位)N0-N8，其中N0＝～M1，N1＝～M1，N2＝M1，N3＝M2，N4＝NAND(～X，M3)，N5＝NAND(X，M4)，N6＝～M5,N7＝NAND(～X，M6)，N8＝NAND(X，M7)。通过上述逻辑运算即可增加数据流的离散性。
步骤S231：获取满足预设标准的数据流并记录为待填充数据流。
在此步骤中，所述预设标准的详细计算方法请参阅步骤S120的计算方法，此处不再赘述。
步骤S232：对所述待填充数据流增加第三预设数量的数据位得到所述目标数据。
在本实施例中，所述第三预设数量为1，但不限于此，根据产品的需求，对信号的编码可以是更多位的，例如可以将8bit转换成10Bit等等。而此步骤，仅对待填充数据流增加第三预设数量的数据位，相较于待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位的计算量小，因此可以简化编码和解码的运算时间，提高数据的传输效率。
另外，本实施例中，所述第三预设数量为1，即将8bit转换成9Bit相较于8bit转换成10Bit节约了传输信道。
本发明的优点在于，通过判断每一所述数据流是否满足预设标准，将不满足预设标准的数据流进行逻辑运算并赋值给目标数据，所述满足预设标准的数据流增加第三预设数量的数据位得到所述目标数据。从而可以筛选出满足预设标准的数据流，仅对不满足预设标准的数据流进行编码，降低了数据计算的复杂性，提高了数据的传输效率。
如图4所示，为本发明实施例三提供的数据编码装置的结构示意图。该装置包括：数据获取单元10、离散判断单元20、赋值数据获取单元30即数据赋值单元40。
数据获取单元10用于获取原始数据流。具体地，所述原始数据中包括多条数据流。其中数据流依次排列，在编码的过程中，按照顺序进行对数据流进行编码。当数据传输时，按照数据流编码的顺序依次对数据流进行传输。
离散判断单元20用于判断每一所述数据流的离散性是否满足预设标准。其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量。在本实施例中，所述第一预设数量的数值大于所述第二预设数量的数值，所述第一预设数量为8，因此该数据流为8Bit数据。每一所述数据位填充相应的数值，例如数据流所记录的是一种方波信号，该数据流的数据位填充相应的数值不是0就是1。
下文将详细讲述，预设标准的运算方法。假设数据流为8Bit数据(即M0至M7个数据位)，第二预设数量为5，预设标准的详细逻辑运算如下：NAND(NAND(M7-M2),NAND(M6-M1),NAND(M5-M0),OR(M7-M2)，OR(M6-M1)，OR(M5-M0))＝＝1。其中(M7-M2)表示M7,M6,M5,M4,M3和M2，其他参照(M7-M2)，NAND表示异或运算，OR表示或运算，＝＝表示是否等于。由此可知，NAND(M7-M2),NAND(M6-M1),NAND(M5-M0)表示M7-M0之中每6个连续的数值中是否存在0，OR(M7-M2)，OR(M6-M1)，OR(M5-M0)表示M7-M0之中每6个连续的数值中是否存在1。
赋值数据获取单元30用于获取离散性不满足预设标准的数据流并记录为待赋值数据流。即数据流中存在连续相同的数值，例如在一个8Bit的数据流为(1011 1111)，该数据流为不满足预设标准的数据流，该数据流可能会在信道传输过程中发生误码的数据信号。
数据赋值单元40用于对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。在本实施例中，所述目标数据中的数据位的数量大于数据流中数据位的数量。所述目标数据的数据位数量为9。
本发明的优点在于，通过判断每一所述数据流是否满足预设标准，将不满足预设标准的数据流进行逻辑运算并赋值给目标数据，所述满足预设标准的数据流增加第三预设数量的数据位得到所述目标数据。从而可以筛选出满足预设标准的数据流，仅对不满足预设标准的数据流进行编码，降低了数据计算的复杂性，提高了数据的传输效率。
本发明实施例四，提供了一种计算机设备400，其内部结构图可以如图5所示。该计算机设备400包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备400的处理器用于提供计算和控制能力。该计算机设备400的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的计算机设备通过网络连接通信。该计算机程序被处理器执行时以实现一种数据编码方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图5中示出的结构，仅仅是与本发明方案相关的部分结构的框图，并不构成对本发明方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备400，其包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
获取原始数据，所述原始数据中包括多条数据流；
判断每一所述数据流是否满足预设标准，其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量；
获取不满足预设标准的数据流并记录为待赋值数据流；
对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
在另一个实施例中，提供了一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
获取原始数据，所述原始数据中包括多条数据流；
判断每一所述数据流是否满足预设标准，其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量；
获取不满足预设标准的数据流并记录为待赋值数据流；
对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种数据编码方法，其特征在于，包括步骤：
获取原始数据，所述原始数据中包括多条数据流；
判断每一所述数据流是否满足预设标准，其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量；
获取不满足预设标准的数据流并记录为待赋值数据流；
对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
2.根据权利要求1所述的数据编码方法，其特征在于，包括步骤：
获取满足预设标准的数据流并记录为待填充数据流；以及
对所述待填充数据流增加第三预设数量的数据位得到所述目标数据。
3.根据权利要求1所述的数据编码方法，其特征在于，所述第一预设数量的数值大于所述第二预设数量的数值。
4.根据权利要求1所述的数据编码方法，其特征在于，对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值得到目标数据的步骤中，包括：
获取待赋值数据流中多个数据位的数值；以及
对待赋值数据流中多个数据位的数值进行异或运算得到所述待赋值数据流的标记值。
5.根据权利要求4所述的数据编码方法，其特征在于，对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值得到目标数据的步骤中，还包括：
根据所述标记值对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
6.根据权利要求1所述的数据编码方法，其特征在于，所述目标数据中的数据位的数量大于数据流中数据位的数量。
7.根据权利要求1所述的数据编码方法，其特征在于，所述第二预设数量的数值不超过5。
8.一种数据编码装置，其特征在于，包括：
数据获取单元，用于获取原始数据流，所述原始数据流中包括多条数据流；
离散判断单元，用于判断每一所述数据流的离散性是否满足预设标准，其中所述数据流包括第一预设数量的数据位，每一所述数据位填充相应的数值，所述预设标准为连续的数据位中相同的数值不超过第二预设数量；
赋值数据获取单元，用于获取离散性不满足预设标准的数据流并记录为待赋值数据流；以及
数据赋值单元，用于对所述待赋值数据流中每一所述数据位进行逻辑运算并赋值给目标数据中的每一所述数据位。
9.一种存储介质，其特征在于，所述存储介质中存储有多条指令，所述指令适于由处理器加载以执行权利要求1-7任一所述的数据编码方法。
10.一种计算机设备，其特征在于，包括处理器和存储器，所述处理器与所述存储器电性连接，所述存储器用于存储指令和数据，所述处理器用于执行权利要求1-7任一所述的数据编码方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110101789.XA CN112929032A (zh) | 2021-01-26 | 2021-01-26 | 数据编码方法、装置、存储介质及计算机设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110101789.XA CN112929032A (zh) | 2021-01-26 | 2021-01-26 | 数据编码方法、装置、存储介质及计算机设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112929032A true CN112929032A (zh) | 2021-06-08 |
Family
ID=76167629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110101789.XA Pending CN112929032A (zh) | 2021-01-26 | 2021-01-26 | 数据编码方法、装置、存储介质及计算机设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112929032A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113473130A (zh) * | 2021-06-21 | 2021-10-01 | Tcl华星光电技术有限公司 | 编码方法、解码方法、编码装置、解码装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0620657A1 (en) * | 1993-04-16 | 1994-10-19 | Matsushita Electric Industrial Co., Ltd. | Antenna switching circuit for a diversity receiver |
| CN1122941A (zh) * | 1993-11-29 | 1996-05-22 | 日本放送协会 | 纠错电路 |
| CN108847916A (zh) * | 2018-05-30 | 2018-11-20 | 深圳市华星光电技术有限公司 | 编码方法、设备及可读存储介质 |
| CN110474710A (zh) * | 2018-05-11 | 2019-11-19 | 深圳市华星光电技术有限公司 | 编码方法、设备及可读存储介质 |
| CN110474709A (zh) * | 2018-05-11 | 2019-11-19 | 深圳市华星光电技术有限公司 | 编码方法、设备及可读存储介质 |
-
2021
- 2021-01-26 CN CN202110101789.XA patent/CN112929032A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0620657A1 (en) * | 1993-04-16 | 1994-10-19 | Matsushita Electric Industrial Co., Ltd. | Antenna switching circuit for a diversity receiver |
| CN1122941A (zh) * | 1993-11-29 | 1996-05-22 | 日本放送协会 | 纠错电路 |
| CN110474710A (zh) * | 2018-05-11 | 2019-11-19 | 深圳市华星光电技术有限公司 | 编码方法、设备及可读存储介质 |
| CN110474709A (zh) * | 2018-05-11 | 2019-11-19 | 深圳市华星光电技术有限公司 | 编码方法、设备及可读存储介质 |
| CN108847916A (zh) * | 2018-05-30 | 2018-11-20 | 深圳市华星光电技术有限公司 | 编码方法、设备及可读存储介质 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113473130A (zh) * | 2021-06-21 | 2021-10-01 | Tcl华星光电技术有限公司 | 编码方法、解码方法、编码装置、解码装置 |
| CN113473130B (zh) * | 2021-06-21 | 2023-10-03 | Tcl华星光电技术有限公司 | 编码方法、解码方法、编码装置、解码装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI435328B (zh) | 針對一快閃記憶體的控制器所存取之資料來進行資料型樣管理之方法以及相關之記憶裝置及其控制器 | |
| US9898363B2 (en) | Data storage device and operating method thereof | |
| US10649905B2 (en) | Method and apparatus for storing data | |
| US9594627B2 (en) | Controller and control method | |
| CN114650446B (zh) | 多通道视频数据自适应传输方法、装置、计算机设备 | |
| CN112929032A (zh) | 数据编码方法、装置、存储介质及计算机设备 | |
| CN112947875B (zh) | 数据编码方法、装置、存储介质及计算机设备 | |
| US8275972B2 (en) | Write data mask method and system | |
| US8515189B2 (en) | Image compression method with fixed compression ratio, image decompression method, and electronic device thereof | |
| CN113708890B (zh) | 数据编码方法、数据解码方法、存储介质及计算机设备 | |
| CN110633225B (zh) | 实体存储对照表产生装置及方法 | |
| US8276033B2 (en) | Data writing method for a flash memory, and flash memory controller and flash memory storage apparatus using the same | |
| CN113407358A (zh) | 数据编码方法、装置及储介质 | |
| CN115297552A (zh) | 多通道的传输节点参数的配置方法、装置、计算机设备 | |
| CN115243047A (zh) | 一种视频压缩方法、装置、设备及介质 | |
| CN113849311A (zh) | 内存空间管理方法、装置、计算机设备和存储介质 | |
| US20200327092A1 (en) | Data encoding on a serial bus | |
| CN114697738B (zh) | Hdcp key值编码和解码方法及其装置、设备和存储介质 | |
| CN103095510A (zh) | 多功能车辆总线分析设备 | |
| CN112992066B (zh) | 显示数据存取方法及其控制电路、显示器和资讯处理装置 | |
| US20220108480A1 (en) | Bit plane decoding method and apparatus | |
| US11853240B2 (en) | Data transmission circuit, data transmission method, and memory | |
| KR100526547B1 (ko) | 듀얼 칩을 구비하는 단말기에서 ｎａｎｄ 플래쉬 메모리관리방법 | |
| JP5412769B2 (ja) | フラッシュメモリ制御装置、フラッシュメモリ制御方法及びフラッシュメモリ制御プログラム | |
| CN116844263A (zh) | 车辆遥控方法、遥控设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |