CN113708890B - 数据编码方法、数据解码方法、存储介质及计算机设备 - Google Patents

数据编码方法、数据解码方法、存储介质及计算机设备 Download PDF

Info

Publication number
CN113708890B
CN113708890B CN202110912559.1A CN202110912559A CN113708890B CN 113708890 B CN113708890 B CN 113708890B CN 202110912559 A CN202110912559 A CN 202110912559A CN 113708890 B CN113708890 B CN 113708890B
Authority
CN
China
Prior art keywords
data
bit
bits
stream
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110912559.1A
Other languages
English (en)
Other versions
CN113708890A (zh
Inventor
徐京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110912559.1A priority Critical patent/CN113708890B/zh
Publication of CN113708890A publication Critical patent/CN113708890A/zh
Application granted granted Critical
Publication of CN113708890B publication Critical patent/CN113708890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • H04L1/0042Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本申请公开了一种数据编码方法、数据解码方法、存储介质及计算机设备,所述编码方法包括步骤:获取原始数据,所述原始数据中包括多个数据流;以及将每一所述数据流填充预设数量的扩充位以生成标准数据流,并根据标准数据流生成编码数据,其中所述扩充位位于相邻的数据流之间,相邻扩充位所填充的数据相反。本申请通过相邻扩充位填充相反的数据,以使得扩充位的数据动态变化,从而有效地改善电磁干扰。并且编码前及解码后无需对数据做堆栈处理,进而无需消耗额外的存储资源。

Description

数据编码方法、数据解码方法、存储介质及计算机设备
技术领域
本发明涉及计算机技术,尤其涉及一种数据编码方法、数据解码方法、存储介质及计算机设备。
背景技术
在现有薄膜晶体管液晶显示器(Thin film transistor liquid crystaldisplay,简称TFT-LCD)产品中,数字信号在数字信道中传输时即从控制(TCON)端传输至驱动(Driver)端,需要对传输的数字信号先编码再进行基带传输。由于数据传输过程中无独立的时钟信号,时钟信号被嵌入至数据中。当传输数据出现多个连续0或者连续1时,接收端容易误识别嵌入的时钟信号。编码的目的是为了使传输信号是具有一定跳变的方波波形,以免连续0或者连续1的个数过多致使接收端接收到的时钟同步信息容易发生错误,最终导致误码。
现有的编码技术是针对TFT-LCD显示面板的,通常是8bit编码至9bit或者10bit,而有机电激光显示屏幕(Organic Light-Emitting Diode,简称OLED)的一大特点为高色深为10bit色深,10bit数据的编码技术发展相对贫瘠。
发明内容
本发明实施例提供一种数据编码方法、数据解码方法、存储介质及计算机设备,有效解决了编码前及解码后需对数据做堆栈处理,消耗额外的存储资源,以及编码数据流之间填充的信号固定,从而导致电磁干扰的问题。
根据本发明的一方面,本发明提供一种数据编码方法,所述数据编码方法包括步骤:获取原始数据,所述原始数据中包括多个数据流;以及将每一所述数据流填充预设数量的扩充位以生成标准数据流,并根据标准数据流生成编码数据,其中所述扩充位位于相邻的数据流之间,相邻扩充位所填充的数据相反。
进一步地,每一所述数据流包括多个数据位,每一所述数据位填充有相应的数据,所述多个数据位包括起始数据位和结束数据位,分别位于所述数据流的两端。
进一步地,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,包括:生成判断所述数据流是否满足预设条件;其中预设条件包括:数据流中存在连续数据位的数据相同且所述连续数据位长度不超过预设数值,当所述连续数据位包括起始数据位或结束数据位时,所述预设数值为L/2,当所述连续数据位不包括起始数据位或结束数据位时,所述预设数值为(L/2)+1,L为数据流的数据位的长度。
进一步地,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,还包括:获取不满足预设条件的数据流;获取与所述起始数据位或结束数据位相邻的扩充位;以及将相邻的扩充位的数据设置为与所述起始数据位或结束数据位的数据相同的数据以生成所述标准数据流。
进一步地,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,还包括:获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据以生成所述编码数据,其中所述预设数据位间隔设置。
进一步地,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,还包括:获取满足预设条件的数据流;获取与所述起始数据位或结束数据位相邻的扩充位;以及将相邻的扩充位的数据设置为与所述起始数据位或结束数据位的数据相反的数据以生成所述标准数据流,并根据所述标准数据流生成所述编码数据。
根据本发明的另一方面,本发明提供一种数据解码方法,所述数据解码方法包括:获取本发明任一实施例所述的编码数据;获取与起始数据位或结束数据位相邻的扩充位;判断相邻的扩充位的数据与所述起始数据位或结束数据位的数据是否相同;根据判断结果得到所述原始数据。
进一步地,所述根据判断结果得到所述原始数据的步骤包括:当相邻的扩充位的数据与所述起始数据位或结束数据位的数据相同时,获取所述标准数据位中数据位的数据,以得到原始数据;当相邻的扩充位的数据与所述起始数据位或结束数据位的数据不相同时,获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据,以得到原始数据。
根据本发明的又一方面,本发明提供一种存储介质,所述存储介质中存储有多条指令,所述指令适于由处理器加载以执行如本发明任一实施例所提供的数据编码方法和/或数据解码方法。
根据本发明的又一方面,本发明提供一种移动终端,包括处理器和存储器,所述处理器与所述存储器电性连接,所述存储器用于存储指令和数据,所述处理器用于执行如本发明任一实施例所提供的数据编码方法和/或数据解码方法中的步骤。
本发明的优点在于,通过相邻扩充位填充相反的数据,以使得扩充位的数据动态变化,从而有效地改善电磁干扰。并且编码前及解码后无需对数据做堆栈处理,进而无需消耗额外的存储资源。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例一提供的一种数据编码方法的步骤流程图。
图2为本发明实施例二提供的一种数据编码方法的步骤流程图。
图3为本发明实施例三提供的一种数据解码方法的步骤流程图。
图4为本发明实施例四提供的一种数据编码装置结构示意图。
图5为本发明实施例五提供的一种数据解码装置结构示意图。
图6为本发明实施例六提供的计算机设备的内部结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。在本实施例中,所述模拟显示屏触摸单元与所述头部追踪单元连接,用于获取所述显示设备中的感应光标的移动路径。
如图1所示,为本发明实施例一提供的数据编码方法的步骤流程图。该方法包括步骤:
步骤S110:获取原始数据。
具体地,所述原始数据中包括多个数据流。其中数据流依次排列,在编码的过程中,按照顺序进行对数据流进行编码。当数据传输时,按照数据流编码的顺序依次对数据流进行传输。
步骤S120:将每一所述数据流填充预设数量的扩充位以生成标准数据流,并根据标准数据流生成编码数据。
示例性地,每一所述数据流包括多个数据位,每一所述数据位填充有相应的数据,所述多个数据位包括起始数据位和结束数据位,分别位于所述数据流的两端。以所述数据流的数据位的长度为10bit(数据流为10bit数据)为例,该原始数据为M,M的每一个数据流表示为M[9:0],即数据流为(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9)。
示例性地,相邻扩充位所填充的数据相反,预设数量为2,例如扩充位为(D0、D1)。因此标准数据流为(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9)。例如数据流所记录的是一种方波信号,该数据流的数据位填充相应的数据或是0或是1(二进制原因),其中0代表低电平,1代表高电平,或者1代表低电平,0代表高电平。数据相反是指当D0为0时,D1为1,当D0为1时D1为0,即D0和D1分别设置不同的电平。
本发明实施例一采用相邻扩充位填充相反的数据,以使得扩充位的数据能够动态变化,从而有效改善电磁干扰。此外,编码前及解码后无需对数据做堆栈处理,进而无需消耗额外的存储资源。
如图2所示,为本发明实施例二提供的数据编码方法的步骤流程图。该方法包括步骤:
步骤S210:获取原始数据。
示例性地,所述原始数据中包括多个数据流。其中数据流依次排列,在编码的过程中,按照顺序进行对数据流进行编码。当数据传输时,按照数据流编码的顺序依次对数据流进行传输。
步骤S220:判断所述数据流是否满足预设条件。
示例性地,预设条件包括:数据流中存在连续数据位的数据相同且所述连续数据位长度不超过预设数值,当所述连续数据位包括起始数据位或结束数据位时,所述预设数值为L/2,当所述连续数据位不包括起始数据位或结束数据位时,所述预设数值为(L/2)+1,L为数据流的数据位的长度。
步骤S230:获取不满足预设条件的数据流。
示例性地,每一所述数据流包括多个数据位,每一所述数据位填充有相应的数据,所述多个数据位包括起始数据位和结束数据位,分别位于所述数据流的两端。以所述数据流的数据位的长度为10bit(数据流为10bit数据)为例,该原始数据为M,M的每一个数据流表示为M[9:0],例如当数据流为(1111 110011)或(0111 1111 00)时,则为不满足预设条件的数据流。预设条件的详细逻辑运算如下:NAND(NAND(M5-M0),NAND(M7-M1),NAND(M8-M2),NAND(M9-M4),OR(M5-M0),OR(M7-M1),OR(M8-M2),OR(M9-M4))==1。其中(M7-M1)表示M7,M6,M5,M4,M3,M2和M1,(M8-M2)表示M8,M7,M6,M5,M4,M3和M2,(M9-M4)表示M9,M8,M7,M6,M5和M4,以此类推。NAND表示异或运算,OR表示或运算,==表示是否等于。按上述规则,例如,NAND(M5-M0),NAND(M7-M1),NAND(M8-M2),NAND(M9-M4)表示M9-M0之中每6个或7个连续的数据中是否存在0。又例如,OR(M5-M0),OR(M7-M1),OR(M8-M2),OR(M9-M4)表示M9-M0之中每6个或7个连续的数值中是否存在1。
步骤S231:获取与所述起始数据位或结束数据位相邻的扩充位。
具体地,假设标准数据流为N(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),此时D1与起始数据位M0相邻。又例如标准数据流为N(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9、D0、D1),此时D0与起始数据位M9相邻。
步骤S232:将相邻的扩充位的数据设置为与所述起始数据位或结束数据位的数据相同,以生成所述标准数据流。
具体地,假设数据流为(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),具体数据流的数据为(1111 1100 11),标准数据流为N(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),此时D1与起始数据位M0相邻。由M0等于1,可知D1为1,又由于D0与D1相反,可知D0等于0。因此标准数据流为N(01 1111 1100 11)。
步骤S233:获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据以生成所述编码数据。
示例性地,标准数据流为N(01 1111 1100 11)进过步骤S233的转换后标准数据流为N(01 1010 1001 10)。具体地,转换的详细逻辑运算如下:其中N2=M0,N3=~M1,N4=M2,M5=~M3,N6=M4,N7=~M5,N8=M6,N9=~M7,N10=M8,N11=~M9。即步骤S233将多个连续相同的数据转换成符合预设条件的数据流,其中~表示非门。
步骤S240:获取满足预设条件的数据流。
示例性地,每一所述数据流包括多个数据位,每一所述数据位填充有相应的数据,所述多个数据位包括起始数据位和结束数据位,分别位于所述数据流的两端。以所述数据流的数据位的长度为10bit(即数据流为10bit数据,因此该编码方法以及下文所述的解码方法适用于OLED显示面板中)为例,该原始数据为M,M的每一个数据流表示为M[9:0],例如当数据流为(0101 1100 11)或(0110 1101 00)时,则为满足预设条件的数据流。预设条件的详细逻辑运算如下:NAND(NAND(M5-M0),NAND(M7-M1),NAND(M8-M2),NAND(M9-M4),OR(M5-M0),OR(M7-M1),OR(M8-M2),OR(M9-M4))==1。其中(M7-M1)表示M7,M6,M5,M4,M3,M2和M1,(M8-M2)表示M8,M7,M6,M5,M4,M3和M2,(M9-M4)表示M9,M8,M7,M6,M5和M4,以此类推。NAND表示异或运算,OR表示或运算,==表示是否等于。按上述规则,例如,NAND(M5-M0),NAND(M7-M1),NAND(M8-M2),NAND(M9-M4)表示M9-M0之中每6个或7个连续的数据中是否存在0。又例如,OR(M5-M0),OR(M7-M1),OR(M8-M2),OR(M9-M4)表示M9-M0之中每6个或7个连续的数值中是否存在1。
步骤S241:获取与所述起始数据位或结束数据位相邻的扩充位。
在本实施例中,步骤S241可参阅步骤S231的相关描述,此处不再赘述。
步骤S242:将相邻的扩充位的数据设置为与所述起始数据位或结束数据位的数据相反的数据以生成所述标准数据流,并根据所述标准数据流生成所述编码数据。在本实施例中,假设数据流为(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),具体数据流的数据为(1011 110011),标准数据流为N(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),此时D1与起始数据位M0相邻。由于M0等于1,因此可知D1等于0,又由于D0与D1相反,因此可知D0等于1。因此标准数据流为N(10 1011 1100 11)。数据流满足预设条件,故,标准数据流无需进行转换。
本发明实施例二采用相邻扩充位填充相反的数据,使得扩充位的数据能够动态变化,从而有效改善电磁干扰。此外,编码前及解码后无需对数据做堆栈处理,进而无需消耗额外的存储资源。
如图3所示,为本发明实施例三提供的数据解码方法步骤流程图。该方法包括:
步骤S310:获取所述编码数据。
在本实施例中,所述编码数据为上述实施例所述的编码数据,或其他实施中得到地编码数据。
步骤S320:获取与起始数据位或结束数据位相邻的扩充位。
在本实施例中,步骤S320可参阅步骤S231的相关描述,此处不再赘述。
步骤S330:判断相邻的扩充位的数据与所述起始数据位或结束数据位的数据是否相同。
步骤S340:根据判断结果得到所述原始数据。
在本实施例中,当相邻的扩充位的数据与所述起始数据位或结束数据位的数据相同时,获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据,以得到原始数据。具体地,假设数据流为(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),具体数据流的数据为(1111 1100 11),标准数据流为N(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),此时D1与起始数据位M0相邻。由于M0等于1,因此可知D1为1,又由于D0与D1相反,因此可知D0等于0。这样,标准数据流为N(01 11111100 11),标准数据流转换后标准数据流为N(01 1010 1001 10)。基于此将标准数据流再次转换,转换后标准数据流为N(01 1111 1100 11),再删除标准数据流的扩充位得到数据流为(1111 1100 11)。
当相邻的扩充位的数据与所述起始数据位或结束数据位的数据不相同时,获取所述标准数据位中数据位的数据,以得到原始数据。具体地,满足预设条件的数据流无需进行转换,因此删除标准数据流的扩充位即可得到原始数据。
本发明实施例三数据流编码前及解码后无需对数据做堆栈处理,因而不用消耗额外的存储资源。
本发明实施例四提供一种数据编码装置1000,所述装置包括:原始数据获取单元10及编码单元20。
原始数据获取单元10用于获取原始数据。具体地,所述原始数据中包括多个数据流。其中数据流依次排列,在编码的过程中,按照顺序进行对数据流进行编码。当数据传输时,按照数据流编码的顺序依次对数据流进行传输。
编码单元20用于将每一所述数据流填充预设数量的扩充位以生成标准数据流,并根据标准数据流生成编码数据。示例性地,每一所述数据流包括多个数据位,每一所述数据位填充有相应的数据,所述多个数据位包括起始数据位和结束数据位,分别位于所述数据流的两端。以所述数据流的数据位的长度为10bit(数据流为10bit数据)为例,该原始数据为M,M的每一个数据流表示为M[9:0],即数据流为(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9)。
示例性地,预设数量为2,扩充位为(D0、D1)。因此标准数据流为(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9)。例如数据流所记录的是一种方波信号,该数据流的数据位填充相应的数据或是0或是1。
本实施例数据编码装置可以依次与并串转换器和发送器相连,以实现数据编码传输的功能。
本发明实施例五提供一种数据解码装置2000,所述装置包括:编码数据获取单元30、数据获取单元40、判断单元50及解码单元60。
编码数据获取单元30用于获取所述编码数据。在本实施例中,所述编码数据为上述实施例所述的编码数据。
数据获取单元40用于获取与起始数据位或结束数据位相邻的扩充位。判断单元50用于判断相邻的扩充位的数据与所述起始数据位或结束数据位的数据是否相同。
解码单元60用于根据判断结果得到所述原始数据。在本实施例中,当相邻的扩充位的数据与所述起始数据位或结束数据位的数据相同时,获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据,以得到原始数据。具体地,假设数据流为(M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),具体数据流的数据为(11111100 11),标准数据流为N(D0、D1、M0、M1、M2、M3、M4、M5、M6、M7、M8、M9),此时D1与起始数据位M0相邻。由于M0等于1,因此可知D1为1,又由于D0与D1相反,因此可知D0等于0。于是标准数据流为N(01 1111 1100 11),标准数据流转换后标准数据流为N(01 1010 1001 10)。基于此将标准数据流再次转换,转换后标准数据流为N(01 1111 1100 11),再删除标准数据流的扩充位得到数据流为(1111 1100 11)。
当相邻的扩充位的数据与所述起始数据位或结束数据位的数据不相同时,获取所述标准数据位中数据位的数据,以得到原始数据。具体地,满足预设条件的数据流无需进行转换,因此删除标准数据流的扩充位即可得到原始数据。
本实施例数据解码装置可以依次与串并转换器和接收器相连(在实际配置中,是接收器连接串并转换器,串并转换器连接解码器),以实现数据解码传输的功能。
本发明实施例六提供了一种计算机设备400,其内部结构图可以如图6所示。该计算机设备400包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备400的处理器用于提供计算和控制能力。该计算机设备400的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的计算机设备通过网络连接通信。该计算机程序被处理器执行时以实现一种数据编码方法和/或解码方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图6中示出的结构,仅仅是与本发明方案相关的部分结构的框图,并不构成对本发明方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备400,其包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:
获取原始数据,所述原始数据中包括多个数据流;以及
将每一所述数据流填充预设数量的扩充位以生成标准数据流,并根据标准数据流生成编码数据,其中所述扩充位位于相邻的数据流之间,相邻扩充位所填充的数据相反;和/或
获取所述编码数据;
获取与起始数据位或结束数据位相邻的扩充位;
判断相邻的扩充位的数据与所述起始数据位或结束数据位的数据是否相同;
根据判断结果得到所述原始数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种数据编码方法,其特征在于,包括步骤:
获取原始数据,所述原始数据中包括多个数据流;以及
将每一所述数据流填充预设数量的扩充位以生成标准数据流,并根据标准数据流生成编码数据,其中所述扩充位位于相邻的数据流之间,相邻扩充位所填充的数据相反,使得所述扩充位的数据动态变化;每一所述数据流包括多个数据位,每一所述数据位填充有相应的数据,所述多个数据位包括起始数据位和结束数据位,分别位于所述数据流的两端;
其中,所述预设数量大于等于2。
2.根据权利要求1所述的数据编码方法,其特征在于,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,包括:
判断所述数据流是否满足预设条件;
其中预设条件包括:数据流中存在连续数据位的数据相同且所述连续数据位长度不超过预设数值,当所述连续数据位包括起始数据位或结束数据位时,所述预设数值为L/2,当所述连续数据位不包括起始数据位或结束数据位时,所述预设数值为(L/2)+1,L为数据流的数据位的长度。
3.根据权利要求2所述的数据编码方法,其特征在于,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,还包括:
获取不满足预设条件的数据流;
获取与所述起始数据位或结束数据位相邻的扩充位;以及
将相邻的扩充位的数据设置为与所述起始数据位或结束数据位的数据相同的数据以生成所述标准数据流。
4.根据权利要求3所述的数据编码方法,其特征在于,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,还包括:
获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据以生成所述编码数据,其中所述预设数据位间隔设置。
5.根据权利要求2所述的数据编码方法,其特征在于,所述将每一所述数据流填充预设数量的扩充位以生成标准数据流的步骤,还包括:
获取满足预设条件的数据流;
获取与所述起始数据位或结束数据位相邻的扩充位;以及
将相邻的扩充位的数据设置为与所述起始数据位或结束数据位的数据相反的数据以生成所述标准数据流,并根据所述标准数据流生成所述编码数据。
6.一种数据解码方法,其特征在于,包括步骤:
获取权利要求1至5任意一项所述的编码数据;
获取与起始数据位或结束数据位相邻的扩充位;
判断相邻的扩充位的数据与所述起始数据位或结束数据位的数据是否相同;
根据判断结果得到所述原始数据。
7.根据权利要求6所述的数据解码方法,其特征在于,所述根据判断结果得到所述原始数据的步骤包括:
当相邻的扩充位的数据与所述起始数据位或结束数据位的数据不相同时,获取所述标准数据位中数据位的数据,以得到原始数据;
当相邻的扩充位的数据与所述起始数据位或结束数据位的数据相同时,获取所述标准数据流中预设数据位的数据,并将所述标准数据流中预设数据位的数据转换成相反的数据,以得到原始数据。
8.一种存储介质,其特征在于,所述存储介质中存储有多条指令,所述指令适于由处理器加载以执行权利要求1-5任意一项所述的数据编码方法和/或权利要求6或7所述的数据解码方法。
9.一种计算机设备,其特征在于,包括处理器和存储器,所述处理器与所述存储器电性连接,所述存储器用于存储指令和数据,所述处理器用于执行权利要求1-5任意一项所述的数据编码方法和/或权利要求6或7所述的数据解码方法中的步骤。
CN202110912559.1A 2021-08-10 2021-08-10 数据编码方法、数据解码方法、存储介质及计算机设备 Active CN113708890B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110912559.1A CN113708890B (zh) 2021-08-10 2021-08-10 数据编码方法、数据解码方法、存储介质及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110912559.1A CN113708890B (zh) 2021-08-10 2021-08-10 数据编码方法、数据解码方法、存储介质及计算机设备

Publications (2)

Publication Number Publication Date
CN113708890A CN113708890A (zh) 2021-11-26
CN113708890B true CN113708890B (zh) 2024-03-26

Family

ID=78652079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110912559.1A Active CN113708890B (zh) 2021-08-10 2021-08-10 数据编码方法、数据解码方法、存储介质及计算机设备

Country Status (1)

Country Link
CN (1) CN113708890B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236267A (zh) * 1998-03-09 1999-11-24 索尼公司 视频编辑装置和视频编辑方法
CN103842981A (zh) * 2011-08-05 2014-06-04 罗伯特·博世有限公司 改善在具有灵活消息大小的串行数据传输中的数据传输安全性的方法和设备
CN104102587A (zh) * 2014-07-09 2014-10-15 昆腾微电子股份有限公司 Nvm数据处理方法和装置
CN112087418A (zh) * 2020-07-23 2020-12-15 北京经纬恒润科技股份有限公司 计算报文数据填充位的方法及装置
CN113193873A (zh) * 2021-04-07 2021-07-30 深圳市华星光电半导体显示技术有限公司 编码方法、解码方法、编码装置及解码装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236267A (zh) * 1998-03-09 1999-11-24 索尼公司 视频编辑装置和视频编辑方法
CN103842981A (zh) * 2011-08-05 2014-06-04 罗伯特·博世有限公司 改善在具有灵活消息大小的串行数据传输中的数据传输安全性的方法和设备
CN104102587A (zh) * 2014-07-09 2014-10-15 昆腾微电子股份有限公司 Nvm数据处理方法和装置
CN112087418A (zh) * 2020-07-23 2020-12-15 北京经纬恒润科技股份有限公司 计算报文数据填充位的方法及装置
CN113193873A (zh) * 2021-04-07 2021-07-30 深圳市华星光电半导体显示技术有限公司 编码方法、解码方法、编码装置及解码装置

Also Published As

Publication number Publication date
CN113708890A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
US8085172B2 (en) Bus encoding/decoding method and bus encoder/decoder
US8898374B2 (en) Flash memory device and method for managing flash memory device
CN111294059B (zh) 编码方法、译码方法、纠错方法及相关装置
US20140089764A1 (en) Method and apparatus for treatment of state confidence data retrieved from a non-volatile memory array
CN101937724A (zh) 用于执行拷贝回存操作的方法以及闪存存储设备
US20110016263A1 (en) Method for performing data pattern management regarding data accessed by a controller of a flash memory, and associated memory device and controller thereof
KR20090114972A (ko) 멀티 비트 레벨 데이터의 부호화 및 복호화 방법
WO2012006020A2 (en) Reliability support in memory systems without error correcting code support
US11829759B2 (en) Apparatus and method for segmenting a data stream of a physical layer
CN113708890B (zh) 数据编码方法、数据解码方法、存储介质及计算机设备
CN112947875B (zh) 数据编码方法、装置、存储介质及计算机设备
CN104240747A (zh) 一种多媒体数据获取的方法及装置
CN112929032A (zh) 数据编码方法、装置、存储介质及计算机设备
US8515189B2 (en) Image compression method with fixed compression ratio, image decompression method, and electronic device thereof
CN115016981B (zh) 存储区域的设置方法、数据读取、写入方法及相关装置
US20070234190A1 (en) Viterbi Decoding Apparatus and Viterbi Decoding Method
US9378192B2 (en) Memory controller and method of operating the same
US7526712B2 (en) Deinterleaving apparatus and method using inner memory and outer memory
CN114374883A (zh) 一种数据传输的校验方法、装置、系统及车辆
CN112820343A (zh) 数据保护方法、装置、计算机设备及存储介质
CN105893277A (zh) 数据处理方法及数据处理装置
CN113407358A (zh) 数据编码方法、装置及储介质
CN112306733B (zh) 存储器装置、存储器控制器及其数据存取方法
CN115394261B (zh) 一种像素刷新存储方法、装置、电子设备及存储介质
KR101311617B1 (ko) 저전력 대규모 집적 회로 시스템을 위한 어드레스 버스코딩/디코딩 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant