CN115394261B - 一种像素刷新存储方法、装置、电子设备及存储介质 - Google Patents

一种像素刷新存储方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN115394261B
CN115394261B CN202211023266.9A CN202211023266A CN115394261B CN 115394261 B CN115394261 B CN 115394261B CN 202211023266 A CN202211023266 A CN 202211023266A CN 115394261 B CN115394261 B CN 115394261B
Authority
CN
China
Prior art keywords
frame data
current frame
data
buffer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211023266.9A
Other languages
English (en)
Other versions
CN115394261A (zh
Inventor
汤守志
王宏民
肖喜亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sunyee Co ltd
Original Assignee
Shenzhen Sunyee Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sunyee Co ltd filed Critical Shenzhen Sunyee Co ltd
Priority to CN202211023266.9A priority Critical patent/CN115394261B/zh
Publication of CN115394261A publication Critical patent/CN115394261A/zh
Application granted granted Critical
Publication of CN115394261B publication Critical patent/CN115394261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H04L1/0016—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy involving special memory structures, e.g. look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种像素刷新存储方法、装置、电子设备及存储介质。数据输入单元接收当前帧数据，然后按照设定规则，将当前帧数据写入缓存单元进行缓存；缓存结束后，在CRC校验单元中对当前帧数据进行校验，若校验结果指示当前帧数据正确，则将当前帧数据发送到显示模块，以使当前帧数据显示出来。

Description

一种像素刷新存储方法、装置、电子设备及存储介质
技术领域
本申请涉及数据处理技术领域，尤其是涉及一种像素刷新存储方法、装置、电子设备及存储介质。
背景技术
目前，随着智能穿戴、移动应用等技术的发展，对超低功耗液晶LCD显示技术的发展提出了更高要求。像素内存储单元(Memory in Pixel,MIP)显示技术作为一种新型低功耗LCD显示技术，由于具有无需改变LCD工艺、无需新型材料开发、结构简单、成本低等特点，具有广阔的发展前景。
相关技术中，MIP显示技术基本采用模拟电路进行数据锁存，整个电路结构设计复杂，所以在数据传输中不方便进行调试，以致应用MIP显示技术的显示设备刷新效率低。
发明内容
本申请提供一种像素刷新存储方法、装置、电子设备及存储介质，采用数字信号控制，加入了CRC校验单元，提升应用MIP显示技术的显示设备的刷新效率。
第一方面，本申请提供一种像素刷新存储方法，应用于通过数字电路实现的像素刷新存储器，所述像素刷新存储器包括数据输入单元、缓存单元和CRC校验单元；所述方法包括：
由数据输入单元接收当前帧数据；
按照设定规则，将所述当前帧数据写入某一缓存单元进行缓存；
在CRC校验单元中对所述当前帧数据进行校验；
若校验结果指示所述当前帧数据正确，则将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来。
可选的，所述缓存单元包括第一缓存子单元和第二缓存子单元；所述像素刷新存储器还包括对比缓存单元；
所述按照设定规则，将所述当前帧数据写入缓存单元进行缓存，包括：
按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元；
所述方法还包括：
对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据，并缓存在对比缓存单元中；任意相邻的两帧数据分别缓存在所述第一缓存子单元和所述第二缓存子单元；
所述若校验结果指示所述当前帧数据正确，则将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来，包括：
若校验结果指示所述当前帧数据正确，则将所述第一变化数据发送到显示模块，以使所述第一变化数据显示出来。
可选的，所述按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元按照设定规则，将所述当前帧数据写入缓存单元进行缓存，包括：
若所述当前帧数据为第奇数帧数据，则将所述当前帧数据写入所述第一缓存子单元；
若所述当前帧数据为第偶数帧数据，则将所述当前帧数据写入所述第二缓存子单元。
可选的，所述方法还包括：
若校验结果指示所述当前帧数据产生错误的数据位数小于预设位数，直接纠正所述当前帧数据，确定为更新后的当前帧数据；
若校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据。
可选的，所述方法还包括：
重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
可选的，所述按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元，包括：
将所述当前帧数据写入所述第一缓存子单元；
在CRC校验单元中对所述当前帧数据进行校验之后，若校验结果指示所述当前帧数据正确，将所述当前帧数据转存进所述第二缓存子单元。
第二方面，本申请提供一种像素刷新存储器，包括：数据输入单元、缓存单元和CRC校验单元；
所述数据输入单元与缓存单元相连，用于接收当前帧数据并写入缓存单元进行缓存；
所述CRC校验单元与缓存单元相连，用于在CRC校验单元中对所述当前帧数据进行校验，在校验结果指示所述当前帧数据正确时，将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来。
可选的，所述像素刷新存储器还包括：第一缓存子单元、第二缓存子单元、和对比缓存单元；
所述数据输入单元与第一缓存子单元、第二缓存子单元相连，用于接收当前帧数据并写入第一缓存子单元进行缓存；
所述对比缓存单元与第一缓存子单元、第二缓存子单元相连，用于将第一缓存子单元中的当前帧数据与第二子单元中的上一帧数据进行对比确定出第一变化数据并缓存；
所述CRC校验单元与第一缓存子单元、第二缓存子单元相连，用于对当前帧数据校验，当校验结果指示所述当前帧数据正确时，将所述第一变化数据发送到显示模块，以使所述第一变化数据显示出来。
第三方面，本申请提供一种像素刷新存储装置，包括：
接收数据模块，用于由数据输入单元接收当前帧数据；
缓存数据模块，用于按照设定规则，将所述当前帧数据写入缓存单元进行缓存；
校验数据模块，用于在CRC校验单元中对所述当前帧数据进行校验；
刷新数据模块，用于当校验结果指示所述当前帧数据正确时，将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来。
可选的，所述缓存单元包括第一缓存子单元和第二缓存子单元；所述像素刷新存储器还包括对比缓存单元；
所述缓存数据模块，具体用于：按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元；
所述装置还包括对比缓存模块，用于：对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据，并缓存在对比缓存单元中；任意相邻的两帧数据分别缓存在所述第一缓存子单元和所述第二缓存子单元；
所述刷新数据模块，具体用于：若校验结果指示所述当前帧数据正确，则将所述第一变化数据发送到显示模块，以使所述第一变化数据显示出来。
可选的，所述缓存数据模块，具体用于：
若所述当前帧数据为第奇数帧数据，则将所述当前帧数据写入所述第一缓存子单元；
若所述当前帧数据为第偶数帧数据，则将所述当前帧数据写入所述第二缓存子单元。
可选的，所述装置还包括更新数据模块，用于：
若校验结果指示所述当前帧数据产生错误的数据位数等于预设位数，直接纠正所述当前帧数据，确定为更新后的当前帧数据；
若校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据。
可选的，所述装置还包括重新对比模块，用于：
重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
可选的，所述缓存数据模块，具体用于：
将所述当前帧数据写入所述第一缓存子单元；
在CRC校验单元中对所述当前帧数据进行校验之后，若校验结果指示所述当前帧数据正确，将所述当前帧数据转存进所述第二缓存子单元。
第四方面，本申请提供一种电子设备，包括：存储器、处理器、如第一方面所述的像素刷新存储器和显示器，所述存储器上存储有能够被处理器加载并执行第一方面的方法的计算机程序，所述显示器显示被像素刷新存储器存储并校验的当前帧数据。
第五方面，本申请提供一种计算机可读存储介质，存储有能够被处理器加载并执行第一方面的方法的计算机程序。
本申请提供了一种像素刷新存储方法、装置、电子设备及存储介质，应用于通过数字电路控制的像素刷新存储器。将输入的数据缓存后，进行CRC校验。数字电路中使用的CRC校验，可以在极短时间内完成校验码的计算，数据传输结果更加可靠，使刷新过程更加准确，提升应用MIP显示技术的显示设备的刷新效率。
相对比现有的将当前帧数据完整刷新显示的图像刷新方式，本方案只需要刷新第一变化数据，降低了图像刷新过程的功耗；其次，按照当前帧数据的奇偶性判断当前帧数据应该写入哪一个缓存子单元进行缓存，避免当前帧数据在缓存过程中覆盖其他帧数据，造成数据传输的不准确；根据校验的结果判断接下来进行什么样的操作，若是校验结果指示当前帧数据产生错误的数据位数小于预设位数，在此基础上快速纠正错误的数据，若是校验结果指示当前帧数据产生错误的数据位数大于等于预设位数，为了防止错误位数过多，在纠正过程中出错的可能性较高，命令数据输入单元重新发送数据即可，提升了数据传输过程中的可靠性，提升了应用MIP显示技术的显示设备的刷新效率；若是校验结果指示当前帧数据发生错误，此时，第一变化数据可能与存在错误，所以在更新了当前帧数据之后重新将当前帧数据和上一帧数据进行对比，得到的第二变化数据作为显示数据，避免了因当前帧数据错误影响显示设备的刷新效率；除此之外还可以将接收到的当前帧数据固定写入第一缓存子单元进行缓存，当校验结果指示当前帧数据正确的时候，再将当前帧数据转存到第二缓存子单元，这样操作方便CRC校验单元在进行校验的时候只需要提取第一缓存子单元的数据帧进行缓存即可，不必判断当前帧需要从哪一个缓存子单元提取，此时的数据输入单元也不需要去判断当前帧数据要写入哪一个缓存子单元进行缓存，降低了操作过程中的功耗。
而数字电路本身不像模拟电路容易受到外部环境因素干扰，增强了数据传输过程中的稳定性，同时数字电路结构简单，易于维护和调节，容易制造，可以提升良率；另外，数字电路传输的信息可以用数字逻辑运算进行加密、解密处理，提升了数据传输的安全性，这些优势使得数字电路在通信、自动控制等不同的环境中得到广泛的应用，对应的，本申请通过数字电路实现的具有数据检错功能并具有一定的纠错能力的像素刷新存储器也可以得到广泛的应用。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的一种应用场景示意图；
图2为本申请一实施例提供的一种像素刷新存储方法的流程图；
图3为本申请一实施例提供的一种像素刷新存储器的结构示意图；
图4为本申请一实施例提供的一种生成多项式G(x)电路的结构示意图；
图5为本申请一实施例提供的另一种像素刷新存储器的结构示意图；
图6为本申请一实施例提供的一种CRC8与CRC16错误关系对应表；
图7为本申请一实施例提供的一种像素刷新存储装置的结构示意图；
图8为本申请一实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。
下面结合说明书附图对本申请实施例作进一步详细描述。
随着智能穿戴、移动应用等技术的发展，对超低功耗液晶LCD显示技术的发展提出了更高要求。像素内存储单元(Memory in Pixel,MIP)显示技术作为一种新型低功耗LCD显示技术，由于具有无需改变LCD工艺、无需新型材料开发、结构简单、成本低等特点，具有广阔的发展前景，
目前，MIP显示技术基本采用模拟电路进行数据锁存，整个电路结构设计复杂，所以在数据传输中不方便进行调试，以致应用MIP显示技术的显示设备刷新效率低。
基于此，本申请提供一种像素刷新存储方法，实现通过数字信号控制的像素刷新存储器，使用CRC校验提升应用MIP显示技术的显示设备的刷新效率。
图1为本申请提供的一种应用场景示意图，某应用MIP显示技术的显示设备在进行图像的刷新时，应用本申请的方法进行图像刷新。在图1的场景中应用MIP显示技术的显示设备是智能手表，在其他场景中也可以是其他智能穿戴设备。具体的，在智能手表确定需要刷新的图像对应的若干帧数据之后发送到像素刷新存储器，由像素刷新存储器对数据帧进行缓存校验，发送到显示模块，达到提升智能手表的刷新效率的目的。具体的实现方式可以参考以下实施例。
图2为本申请一实施例提供的一种像素刷新存储方法的流程图，本实施例的方法可以应用于以上场景中的应用MIP显示技术的显示设备中的像素刷新存储器，像素刷新存储器的结构可参考图3，包括数据输入单元301、缓存单元302和CRC校验单元303。如图2所示的，该方法包括：
S201、由数据输入单元接收当前帧数据。
需要刷新的数据以数据帧的形式传输到数据输入单元，当前帧数据是当前需要刷新的一帧数据。
数据输入单元接收上级发送的当前帧数据。
一些场景中，发送当前帧数据的上级可以是应用MIP显示技术的设备本身，该当前帧数据由应用MIP显示技术的设备生成并发送到数据输入单元。
另一些场景中，发送当前帧数据的上级可以是外部设备，该当前帧数据由应用MIP显示技术的设备接收外部输入的当前帧数据并发送到数据输入单元。
S202、按照设定规则，将该当前帧数据写入缓存单元进行缓存。
设定一种在缓存单元中固定的存储规则，将这种规则叫做设定规则，在接收到数据之后，按照设定规则进行数据缓存。在数据输入单元接收到当前帧数据之后，写入该当前数据帧的地址，在写时钟的周期内，根据写地址将数据发送到存储单元进行缓存。
S203、在CRC校验单元中对该当前帧数据进行校验。
本实施例采用的CRC模型为CRC16-MAXIM。对应生成多项式G(x)＝x16+x12+x5+1,生成多项式不是数值，是表达式可以看作二进制数据的编码依据。每个x对应的次数可以看做对应二进制数位置的值为1，比如这个G(x)可以写成：10_001_000_000_100_001_。(16次和0次项都存在，所以最高和最低位都是1)。
CRC编码器产生的帧由校验和位与数据位级联组成。这些冗余的校验和位在接收端用于错误检测。为了计算校验和位，选择了一个固定的生成器多项式G(x)，生成多项式对应的线性反馈移位寄存器如图4所示，图中r0-r15分别代表CRC16校验码的第0-15位，Data表示输入数据流，输入数据包括当前帧数据，CRC_Out为CRC校验结果。用生成器多项式除数据位，所得余数为校验和位。图4中的数据运算为异或操作，通过如图4所示的线性移位寄存器就实现了除法操作，得到CRC校验结果。
具体的，选择初值，根据CRC16的标准选择CRC寄存器的初值，本方案采用的模型初值为0x0000，将图4包含的r0-r15这16个寄存器归0；异或寄存，根据生成多项式G(x)＝x16+x12+x5+1，确定图4中插入异或的位置：当生成多项式对应次项存在时，插入一个异或。从右往左看，1对应x0,所以r15插入一个异或，左侧x5对应r10,所以插入一个异或(以此类推)。将第一个8位二进制数据(当前帧数据的第一个字节)与选择的初值的高8位(低位在前)异或，把结果放于CRC寄存器；数据左移，把CRC寄存器的内容左移一位(朝低位)，用0填补最高位(最后补0)，并检查左移后的移出位；在补0前，判断最高位(检查移出位)，若该位为0继续左移一位，若为1则CRC寄存器与多项式Hex码异或，然后左移一位；重复数据左移与判断最高位的步骤，直至8位全部移位计算结束，这样整个8位数据全部进行了处理；重复除选择初值外的其他步骤，将所有输入数据操作完成以上步骤，所得16位数即16位CRC校验码。
S204、若校验结果指示该当前帧数据正确，则将该当前帧数据发送到显示模块，以使该当前帧数据显示出来。
若CRC校验结果没有余数，则指示该当前帧数据正确，然后将该当前帧数据发送到显示模块，以使该当前帧数据中包含的每一个像素点的数据显示在显示模块上。
本实施例采用数字信号控制像素内存储单元，实现通过数字信号控制的像素刷新存储器。将输入的数据缓存后，进行CRC校验。数字电路中使用的CRC校验，可以在极短时间内完成校验码的计算，数据传输结果更加可靠，使刷新过程更加准确，提升应用MIP显示技术的显示设备的刷新效率。
在一些实施例中，上述的缓存单元包括第一缓存子单元和第二缓存子单元；像素刷新存储器的结构可参考图5，上述的像素刷新存储器还包括对比缓存单元504。
上述按照设定规则，将当前帧数据写入缓存单元进行缓存，具体可以包括：按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元。
对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据，并缓存在对比缓存单元中；任意相邻的两帧数据分别缓存在所述第一缓存子单元和所述第二缓存子单元。
上述若校验结果指示该当前帧数据正确，则将该当前帧数据发送到显示模块，以使该当前帧数据显示出来，具体可以包括：若校验结果指示所述当前帧数据正确，则将所述第一变化数据发送到显示模块，以使所述第一变化数据显示出来。
具体的，将当前帧数据写入第一缓存子单元，此时该当前帧数据的上一帧数据已经被存储在第二缓存子单元中了。将该当前帧数据和上一帧数据发送到对比缓存单元，确定出第一变化数据并缓存，等待CRC校验的结果，如果CRC校验的结果没有余数，则表明当前数据帧正确，将第一变化数据发送到显示模块，以使第一变化数据对应的像素点显示在应用MIP显示技术的显示设备上。
在另一些实施例中，将当前帧数据写入第二缓存子单元，此时该当前帧数据的上一帧数据已经被存储在第一缓存子单元中了。将该当前帧数据和上一帧数据发送到对比缓存单元，确定出第一变化数据并缓存，等待CRC校验的结果，如果CRC校验的结果没有余数，则表明当前数据帧正确，将第一变化数据发送到显示模块，以使第一变化数据对应的像素点显示在应用MIP显示技术的显示设备上。
本实施例将相邻的数据帧缓存到不同的缓存子单元，将接收的数据帧分别写入不同的缓存子单元，方便进行相邻两帧数据并确定第一变化数据并显示，相对于将当前帧数据完整刷新显示，本实施例只需要确定出第一变化数据并刷新显示，降低了显示设备刷新时的功耗，若是当前帧数据发生错误也不影响最终的显示，提升应用MIP显示技术的显示设备的刷新效率。
在一些实施例中，上述按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元，具体可以包括：若所述当前帧数据为第奇数帧数据，则将所述当前帧数据写入所述第一缓存子单元；若所述当前帧数据为第偶数帧数据，则将所述当前帧数据写入所述第二缓存子单元。
根据数据的奇偶顺序确定当前帧数据缓存在哪一个缓存子单元。在另一些实施例中，若所述当前帧数据为第偶数帧数据，则将所述当前帧数据写入所述第一缓存子单元；若所述当前帧数据为第奇数帧数据，则将所述当前帧数据写入所述第二缓存子单元。
本实施例根据数据的奇偶顺序将当前帧数据对应缓存进第一缓存子单元或者第二缓存子单元，将第奇数帧固定写入一个缓存子单元，第偶数帧对应写入另一个缓存子单元，避免交替写入的过程发生错误，导致数据被覆盖而影响数据的最终显示。
在一些实施例中，根据CRC校验的不同结果进行不同的操作。相对应的，若校验结果指示所述当前帧数据产生错误的数据位数小于预设位数，直接纠正所述当前帧数据，确定为更新后的当前帧数据；若校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据。
可以先预设一个数据错误位数，若当前帧数据产生错误的位数小于等于这一预设位数，直接在CRC校验单元中纠正并发送到对应的缓存子单元以覆盖掉错误的数据，确定为更新后的当前帧数据。
优选的，预设位数为2位，当前帧数据产生1位错误时，直接纠正当前帧数据；当校验结果指示当前帧数据产生了2位或2位以上的错误，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据。
对应于上述实施例中采用CRC16-MAXIM作为CRC模型的方案，产生的校验位还用于错误的更正。由于CRC校验结果所得错误图样与编码信息位无关，只与编码多项式有关。可以用查找表的方式代替传统校验电路。如图6查找表所示，展示CRC16以及CRC8校验冗余位以及对应数据位错误bit出现位置的关系。当最终CRC校验值结果在图6对照表的图样范围内，即可进行对应单bit数据位的翻转实现纠错，如果结果不在查找表内，丢弃所得数据并要求输入重新发送。
本实施例针对CRC校验的不同错误情况进行不同的操作。当CRC校验的结果指示当前帧数据错误的位数小于预设位数时，CRC校验单元可以在极短时间内完成校验码的计算，并对错误的位数进行纠正；而当CRC校验的结果指示当前帧数据错误的位数大于等于预设位数时，进行纠错可能达不到预期的效果，命令数据输入单元重新缓存当前帧数据，这样可以让数据传输结果更加可靠，刷新过程更加准确，提升应用MIP显示技术的显示设备的刷新效率。
在一些实施例中，重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
具体的，若CRC校验结果指示当前帧数据产生错误，那根据当前帧数据和当前帧数据的上一帧数据对比所得的第一变化数据可能是错误的。所以将更新后的当前帧数据与上一帧数据对比挑选变化的数据，确定为第二变化数据，并缓存在对比缓存单元中，代替发生错误的第一变化数据。
本实施例在当前帧数据发生错误时重新对比，以获得数据正确的第二变化数据，避免错误的第一变化数据的显示，提升应用MIP显示技术的显示设备刷新效率。
在一些实施例中，上述按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元，具体可以包括：将所述当前帧数据写入所述第一缓存子单元；在CRC校验单元中对所述当前帧数据进行校验之后，若校验结果指示所述当前帧数据正确，将所述当前帧数据转存进所述第二缓存子单元。
具体的，将当前帧数据直接写入第一缓存子单元进行缓存，若CRC校验结果指示当前帧数据正确，将第一缓存子单元中的当前帧数据发送到第二缓存子单元。例如，将第一帧数据写入第一缓存子单元进行缓存，然后进行CRC校验，若CRC校验结果指示第一帧数据正确，将第一帧数据发送到第二缓存子单元进行转存并显示；接收第二帧数据，将第二帧数据写入第一缓存子单元进行缓存，然后进行CRC校验，若CRC校验结果指示第二帧数据正确，将第二帧数据与第一帧数据进行对比确定出第一变化数据并显示，然后将第二帧数据发送到第二缓存子单元进行转存；接收第三帧数据，将第三帧数据写入第一缓存子单元进行缓存，然后进行CRC校验，若CRC校验结果指示第三帧数据正确，将第三帧数据与第二帧数据进行对比确定出第一变化数据并显示，然后将第三帧数据发送到第二缓存子单元进行转存……如此循环对于接收到的当前帧数据进行缓存。
在另一种实施例中，将当前帧数据直接写入第二缓存子单元进行缓存，若CRC校验结果指示当前帧数据正确，将第二存子单元中的当前帧数据发送到第一缓存子单元。
本实施例将当前数据帧固定输入到第一缓存子单元，CRC校验时只需要提取同一个缓存子单元的数据进行校验即可，也不需要数据输入单元根据奇偶性来判断当前数据帧对应的缓存单元是哪一个，降低了缓存、校验过程中功耗。
在另一些实施例中，本申请实现了一种实时嵌入式的低功耗通过数字信号控制的像素刷新存储器。
在接收到输入的数据后缓存，并通过乒乓操作分别按顺序依次写入两个RAM缓存，在传输完一帧的数据后进行CRC校验，如果每个数据帧的错误不超过1位则进行纠正并输出正确结果，同时对比上一帧，驱动并改变数据发生变化的像素点；如果有数据帧发生超过2位的错误，则要求该数据帧重新发送并重复上述流程。
当接收到上级数据的输入时，首先通过数据输入单元，根据设定规则写入至RAM缓存A(第一缓存子单元)或RAM缓存B(第二缓存子单元)，当RAM缓存完一帧图像数据后，开始对缓存数据进行CRC校验，如果每个数据帧的错误不超过1位则进行纠正并输出正确结果，同时对比上一帧图像，挑选出改变的数据，驱动并改变数据发生变化的像素点(显示)；如果有数据帧发生超过2位的错误，则要求该数据帧重新发送并重复上述流程。
另外，传统的屏幕刷新方案是将当前帧数据完整刷新显示，采用本申请的像素刷新存储方法则可以仅改变当前帧数据相比较上一帧数据发生变化的数据，其余部分保持不变即可，这样可以降低功耗，提升嵌入式设备续航能力。当受到外部环境因素影响发生图像数据错误时，该设计可以对抗少量的错误并纠正，当发生较多错误时，也可以检测出错误并要求重新发送数据，在接受到新的数据前保持上一帧数据不变。
在不改变应用MIP显示技术的显示设备的基础上通过数字电路实现具有数据检错功能并具有一定的纠错能力的像素刷新存储器。加入CRC数据校验，可以在极短时间内完成校验码的计算，数据传输结果更加可靠，使刷新过程更加准确，提升应用MIP显示技术的显示设备的刷新效率。
数字电路本身不像模拟电路容易受到外部环境因素干扰，增强了数据传输过程中的稳定性，同时数字电路结构简单，易于维护和调节，容易制造，可以提升良率；另外，数字电路传输的信息可以用数字逻辑运算进行加密、解密处理，提升了数据传输的安全性，这些优势使得数字电路在通信、自动控制等不同的环境中得到广泛的应用。
图3为本申请一实施例提供的一种像素刷新存储器的结构示意图，如图3所示，本实施例的像素刷新存储器300的结构具体可以包括：数据输入单元301、缓存单元302和CRC校验单元303。数据输入单元301与缓存单元302相连；CRC校验单元303与缓存单元302相连。
数据输入单元301接收当前数据帧并将当前数据帧写入缓存单元302进行缓存，将缓存好的当前帧数据在CRC校验单元303中进行校验，若校验结果指示当前帧数据正确，则将当前帧数据输出以显示。
图5为本申请一实施例提供的另一种像素刷新存储器的结构示意图，如图5所示，本实施例的像素刷新存储器500的结构具体可以包括：数据输入单元501、第一缓存子单元502、第二缓存子单元503、对比缓存单元504和CRC校验单元505。数据输入单元501与第一缓存子单元502、第二缓存子单元503相连；对比缓存单元与第一缓存子单元502、第二缓存子单元503相连；CRC校验单元与第一缓存子单元502、第二缓存子单元503相连。
数据输入单元501接收当前数据帧并将当前数据帧写入第一缓存子单元502进行缓存，此时当前帧数据的上一帧数据缓存在第二缓存子单元503，将当前帧数据与上一帧数据进行对比确定出第一变化数据缓存在对比缓存单元504，同时将当前帧数据在CRC校验单元505中进行校验后输出第一变化数据，若校验结果指示当前帧数据正确，则将第一变化数据输出以显示。
图7为本申请一实施例提供的一种像素刷新存储装置的结构示意图，如图7所示的，本实施例的像素刷新存储装置700包括：接收数据模块701、缓存数据模块702、校验数据模块703和刷新数据模块704。
接收数据模块701，用于由数据输入单元接收当前帧数据；
缓存数据模块702，用于按照设定规则，将所述当前帧数据写入缓存单元进行缓存；
校验数据模块703，用于在CRC校验单元中对所述当前帧数据进行校验；
刷新数据模块704，用于当校验结果指示所述当前帧数据正确时，将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来。
可选的，所述缓存数据模块702，具体用于：按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元；
所述像素刷新存储器700还包括对比缓存模块705，用于：对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据，并缓存在对比缓存单元中；任意相邻的两帧数据分别缓存在所述第一缓存子单元和所述第二缓存子单元；
所述刷新数据模块704，具体用于：若校验结果指示所述当前帧数据正确，则将所述第一变化数据发送到显示模块，以使所述第一变化数据显示出来。
可选的，所述缓存数据模块702，具体还用于：
若所述当前帧数据为第奇数帧数据，则将所述当前帧数据写入所述第一缓存子单元；
若所述当前帧数据为第偶数帧数据，则将所述当前帧数据写入所述第二缓存子单元。
可选的，所述像素刷新存储器700还包括更新数据模块706，用于：
若校验结果指示所述当前帧数据产生错误的数据位数小于预设位数，直接纠正所述当前帧数据，确定为更新后的当前帧数据；
若校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据。
可选的，所述像素刷新存储器700还包括重新对比模块707，用于：
重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
可选的，所述缓存数据模块702，具体还用于：
将所述当前帧数据写入所述第一缓存子单元；
在CRC校验单元中对所述当前帧数据进行校验之后，若校验结果指示所述当前帧数据正确，将所述当前帧数据转存进所述第二缓存子单元。
本实施例的装置，可以用于执行上述任一实施例的方法，其实现原理和技术效果类似，此处不再赘述。
图8为本申请一实施例提供的一种电子设备的结构示意图，如图8所示，本实施例的电子设备800可以包括：存储器801、处理器802、像素刷新存储器803和显示器804。
存储器801上存储有能够被处理器802加载并执行上述实施例中方法的计算机程序；像素刷新存储器803中存储有能被显示器804所显示的当前帧数据，像素刷新存储器803和显示器804相连。
其中，处理器802和存储器801相连，如通过总线相连。
可选地，电子设备800还可以包括收发器。需要说明的是，实际应用中收发器不限于一个，该电子设备800的结构并不构成对本申请实施例的限定。
处理器802可以是CPU(Central Processing Unit，中央处理器)，通用处理器，DSP(Digital Signal Processor，数据信号处理器)，ASIC(Application SpecificIntegrated Circuit，专用集成电路)，FPGA(Field Programmable Gate Array，现场可编程门阵列)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器802也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。
总线可包括一通路，在上述组件之间传送信息。总线可以是PCI(PeripheralComponent Interconnect，外设部件互连标准)总线或EISA(Extended Industry StandardArchitecture，扩展工业标准结构)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
存储器801可以是ROM(Read Only Memory，只读存储器)或可存储静态信息和指令的其他类型的静态存储设备，RAM(Random Access Memory，随机存取存储器)或者可存储信息和指令的其他类型的动态存储设备，也可以是EEPROM(Electrically ErasableProgrammable Read Only Memory，电可擦可编程只读存储器)、CD-ROM(Compact DiscRead Only Memory，只读光盘)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。
存储器801用于存储执行本申请方案的应用程序代码，并由处理器802来控制执行。处理器802用于执行存储器801中存储的应用程序代码，以实现前述方法实施例所示的内容。
其中，电子设备包括但不限于：移动电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。还可以为服务器等。图8示出的电子设备仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。
本实施例的电子设备，可以用于执行上述任一实施例的方法，其实现原理和技术效果类似，此处不再赘述。
本申请还提供一种计算机可读存储介质，存储有能够被处理器加载并执行如上实施例中的方法的计算机程序。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (8)

1.一种像素刷新存储方法，其特征在于，应用于通过数字电路实现的像素刷新存储器，所述像素刷新存储器包括数据输入单元、缓存单元和CRC校验单元；所述方法包括：
由数据输入单元接收当前帧数据；
按照设定规则，将所述当前帧数据写入缓存单元进行缓存；
在CRC校验单元中对所述当前帧数据进行校验；
若校验结果指示所述当前帧数据正确，则将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来；
若校验结果指示所述当前帧数据产生错误的数据位数小于预设位数，直接纠正所述当前帧数据，确定为更新后的当前帧数据；所述预设位数为预先设置的数据错误位数；
若校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据；
对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据；
重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
2.根据权利要求1所述的方法，其特征在于，所述缓存单元包括第一缓存子单元和第二缓存子单元；所述像素刷新存储器还包括对比缓存单元；
所述按照设定规则，将所述当前帧数据写入缓存单元进行缓存，包括：
按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元；
所述方法还包括：
将所述第一变化数据缓存在对比缓存单元中；任意相邻的两帧数据分别缓存在所述第一缓存子单元和所述第二缓存子单元；
所述若校验结果指示所述当前帧数据正确，则将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来，包括：
若校验结果指示所述当前帧数据正确，则将所述第一变化数据发送到显示模块，以使所述第一变化数据显示出来。
3.根据权利要求2所述的方法，其特征在于，所述按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元，包括：
若所述当前帧数据为第奇数帧数据，则将所述当前帧数据写入所述第一缓存子单元；
若所述当前帧数据为第偶数帧数据，则将所述当前帧数据写入所述第二缓存子单元。
4.根据权利要求2所述的方法，其特征在于，所述按照设定规则，将所述当前帧数据对应写入所述第一缓存子单元或所述第二缓存子单元，包括：
将所述当前帧数据写入所述第一缓存子单元；
在CRC校验单元中对所述当前帧数据进行校验之后，若校验结果指示所述当前帧数据正确，将所述当前帧数据转存进所述第二缓存子单元。
5.一种像素刷新存储器，其特征在于，包括：数据输入单元、缓存单元和CRC校验单元；
所述数据输入单元与缓存单元相连，用于接收当前帧数据并写入缓存单元进行缓存；
所述CRC校验单元与缓存单元相连，用于在CRC校验单元中对所述当前帧数据进行校验，若校验结果指示所述当前帧数据正确，则将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来；若校验结果指示所述当前帧数据产生错误的数据位数小于预设位数，直接纠正所述当前帧数据，确定为更新后的当前帧数据；所述预设位数为预先设置的数据错误位数；若校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据；对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据；重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
6.一种像素刷新存储装置，其特征在于，包括：
接收数据模块，用于由数据输入单元接收当前帧数据；
缓存数据模块，用于按照设定规则，将所述当前帧数据写入缓存单元进行缓存；
校验数据模块，用于在CRC校验单元中对所述当前帧数据进行校验；
刷新数据模块，用于当校验结果指示所述当前帧数据正确时，将所述当前帧数据发送到显示模块，以使所述当前帧数据显示出来；当校验结果指示所述当前帧数据产生错误的数据位数小于预设位数时，直接纠正所述当前帧数据，确定为更新后的当前帧数据；所述预设位数为预先设置的数据错误位数；当校验结果指示所述当前帧数据产生错误的数据位数大于等于预设位数时，命令数据输入单元将所述当前帧数据重新写入对应的缓存单元，确定为更新后的当前帧数据；对比所述当前帧数据与所述当前帧数据的上一帧数据，以确定出所述当前帧数据相对于所述上一帧数据发生变化的数据，确定为第一变化数据；重新对比所述更新后的当前帧数据与所述上一帧数据，得到第二变化数据，以覆盖掉对比缓存单元里的所述第一变化数据。
7.一种电子设备，其特征在于，包括：存储器、处理器、如权利要求5所述的像素刷新存储器和显示器；
所述存储器，用于存储程序指令；
所述处理器，用于调用并执行所述存储器中的程序指令，执行如权利要求1-4任一项所述的方法；
所述像素刷新存储器，用于存储校验当前帧数据；
所述显示器，用于显示当前帧数据。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序；所述计算机程序被处理器执行时，实现如权利要求1-4任一项所述的方法。
CN202211023266.9A 2022-08-25 2022-08-25 一种像素刷新存储方法、装置、电子设备及存储介质 Active CN115394261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211023266.9A CN115394261B (zh) 2022-08-25 2022-08-25 一种像素刷新存储方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211023266.9A CN115394261B (zh) 2022-08-25 2022-08-25 一种像素刷新存储方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN115394261A CN115394261A (zh) 2022-11-25
CN115394261B true CN115394261B (zh) 2023-07-18

Family

ID=84122394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211023266.9A Active CN115394261B (zh) 2022-08-25 2022-08-25 一种像素刷新存储方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN115394261B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200949822A (en) * 2007-11-26 2009-12-01 Tpo Displays Corp Display system and method for reducing power consumption of same
WO2013118644A1 (ja) * 2012-02-07 2013-08-15 シャープ株式会社 表示装置およびその駆動方法
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템
WO2014103918A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
CN113223464A (zh) * 2021-03-29 2021-08-06 青岛海信移动通信技术股份有限公司 一种墨水屏图像显示方法及墨水屏终端
CN113867677A (zh) * 2021-09-28 2021-12-31 北京大上科技有限公司 显示系统和电子墨水显示屏的刷新方法

Also Published As

Publication number Publication date
CN115394261A (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
US7404137B2 (en) Method and related apparatus for performing error checking-correcting
CN109524051B (zh) 用于执行并行读取-修改-写入操作的存储器器件
US8316280B2 (en) Error correcting device, method of error correction thereof, and memory device and data processing system including of the same
US20120151294A1 (en) Method and apparatus for correcting errors in memory device
US20080195919A1 (en) Semiconductor memory device for byte-based masking operation and method of generating parity data
JP2001351398A (ja) 記憶装置
US20180004597A1 (en) Low-Overhead Mechanism to Detect Address Faults in ECC-Protected Memories
US20110320913A1 (en) Reliability support in memory systems without error correcting code support
US10115444B1 (en) Data bit inversion tracking in cache memory to reduce data bits written for write operations
KR100403634B1 (ko) 고속 파이프라인 리드-솔로몬 디코더에 적용하기 위한메모리 장치와 메모리 액세스 방법 및 그 메모리 장치를구비한 리드-솔로몬 디코더
US10680656B2 (en) Memory controller, memory system including the same, and operation method thereof
US10824506B1 (en) Memory controller with parallel error checking and decompression
US20080163036A1 (en) Cyclic redundancy check code generating circuit, semiconductor memory device, and method of driving semiconductor memory device
CN115394261B (zh) 一种像素刷新存储方法、装置、电子设备及存储介质
US8239737B2 (en) Data line storage and transmission utilizing both error correcting code and synchronization information
CN112349343A (zh) 电路结构、芯片以及电子设备
KR20180127378A (ko) 동적 랜덤 액세스 메모리(dram) 캐시 태그들을 위한 공간 효율적인 저장소의 제공
JP2005086683A (ja) 誤り復号回路、データバス制御方法、及びデータバスシステム
KR20210150149A (ko) 신드롬과 부분 계수 정보를 병렬적으로 생성하는 에러 정정 장치 및 방법
CN1731363A (zh) 用于修改的奇偶校验的方法和装置
US20080091892A1 (en) Interleaving memory read/write method and apparatus executing same
TWI564869B (zh) 應用於顯示器的過驅動裝置及相關方法
CN116760958B (zh) 图像处理装置、系统、组件、设备及方法
US11983110B2 (en) Storage circuit, chip, data processing method, and electronic device
JPH0773114A (ja) 宇宙用デジタル計算機のメモリ制御回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant