WO2013118644A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

　ＲＡＭスルータイプの表示制御回路（６０）は、ホスト（１）から送信されたＤＳＩ規格のコマンドに基づいて生成されたＲＧＢデータがチェックサム回路（３３）に与えられる。チェックサム回路（３３）は、ＲＧＢデータのチェックサム値を求め、求めたチェックサム値に基づいてＲＧＢデータが更新されているか否かを判断する。更新されている場合には、ＲＧＢデータをラッチ回路（３４）に与えると共に、ＲＧＢデータが更新されていることを示すチェックサム処理データをタイミングジェネレータ（３５）に与えることによって、表示部（１５）に表示されている画像を直ちに強制リフレッシュする。

Description

表示装置およびその駆動方法

　本発明は、表示装置およびその駆動方法に関し、特に、休止駆動を行う表示装置およびその駆動方法に関する。

　従来、静止画像のように変化が少ない画像を表示する表示装置では、リフレッシュレートが例えば６０Ｈｚかそれ以上である通常駆動と、リフレッシュレートが例えば６０Ｈｚ未満である休止駆動（低周波駆動または間欠駆動ともいう）とが切り替え可能とする技術が提案されている。このため、表示すべき画像に合わせて適切な駆動を行うことにより、表示装置の低消費電力化を図ることができる。

　例えば、特許文献１には、液晶コントローラによって液晶モジュールを制御する表示装置が記載されている。液晶モジュールは、通常駆動モードと休止駆動モードとを有している。液晶コントローラは、通常駆動モードを示す動作信号または休止駆動モードを示す休止信号を液晶モジュールから受信すると、受信した動作／休止信号に基づいて、液晶モジュールを制御するために必要な各種の制御信号と、画像データとを液晶モジュールに送信し、表示画像をリフレッシュしたり、リフレッシュを休止したりする。

　また、特許文献２～６にも、休止駆動を行う表示装置が記載されている。具体的には、特許文献２は、低消費電力モード時に、特定の周辺回路の動作を継続しながら低消費電力化を図るマイクロコンピュータを開示している。特許文献３および特許文献４は、明るさ、コントラスト等の表示品位を満たした状態で、低消費電力化を図ることができる表示装置の駆動方法を開示している。特許文献５は、非リフレッシュ期間に、消費電力の大きな回路を停止させることによって、消費電力を低減する表示装置を開示している。特許文献６は、対向反転駆動型液晶表示パネルにおいて、非表示制御期間の動作を停止させたときに面内フリッカの不均一を招かないようにするための駆動装置を開示している。

国際公開第２０１０／０１０８９８号 日本の特開２０００－３４７７６２号公報 日本の特開２００１－２７８５２３号公報 日本の特開２００２－３４７７６２号公報 日本の特開２００４－７８１２４号公報 日本の特開２００５－３７６８５号公報

　しかし、例えば、１Ｈｚで画面のリフレッシュが行われる休止駆動の場合、リフレッシュは１秒間に１回しか行われない。このため、休止駆動の途中に画像が更新された場合、更新された画像は破棄されて表示されない場合がある。この場合、視聴者は表示された画像に違和感を覚える場合がある。

　また、特許文献１から６に開示された液晶表示装置は、休止駆動の途中に画像が更新されても、休止駆動を中断して更新された画像を表示することができない。この場合にも、視聴者は表示される画像に違和感を覚える場合がある。

　そこで、本発明は、休止駆動の途中で画像が更新された場合にも、視聴者が表示された画像に違和感を覚えることのない休止駆動を行うことができる表示装置およびその駆動方法を提供することを目的とする。

　本発明の第１の局面は、
　スイッチング素子と、前記スイッチング素子に接続された画素容量とを有する複数の画素形成部を含む表示部と、
　前記表示部を駆動する駆動回路と、
　外部から送信される画像データに基づいて前記駆動回路を制御する表示制御回路とを備える表示装置であって、
　前記表示制御回路は、前記画像データによって表わされる画像が更新されていることを検知する画像検知回路を含み、
　　前記画像検知回路は、前記表示部の画面をリフレッシュするためのリフレッシュ期間と前記画面のリフレッシュを休止するための非リフレッシュ期間とが所定の割合で現われるように所定の周期で休止駆動しているときに、前記画像データによって表わされる前記画像が更新されていることを検知したとき、前記休止駆動を中断して前記表示部の前記画面を強制的にリフレッシュすることを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記表示制御回路は、前記非リフレッシュ期間の回数をカウントするカウンタを有するタイミング制御回路をさらに含み、
　前記タイミング制御回路は、前記カウンタによってカウントした前記回数が所定値になったとき、前記画像データによって前記表示部の前記画面をリフレッシュすることを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　前記画像検知回路は、前記画像データに含まれる情報に基づいて前記画像が更新されているか否かを判定し、前記画像が更新されていると判定したとき、次のフレーム期間に前記画像データを前記駆動回路に出力することを特徴とする。

　本発明の第４の局面は、本発明の第１の局面において、
　前記表示制御回路は、前記画像データを保持することができる書き換え可能なフレームメモリをさらに備え、
　前記画像検知回路は、前記画像データに含まれる情報に基づいて前記画像が更新された画像か否かを判定すると共に、前記画像データを受信したフレーム期間に前記画像データを前記フレームメモリに書き込み、
　前記表示部に前記更新された画像を表示するとき、前記フレームメモリから前記画像データを読み出して、前記駆動回路に送信することを特徴とする。

　本発明の第５の局面は、本発明の第４の局面において、
　前記画像検知回路は、前記画像データを前記フレームメモリに格納された前のフレームの画像データと比較することにより、前記画像データが前記更新された画像のデータか否かを判定することを特徴とする。

　本発明の第６の局面は、本発明の第４の局面において、
　前記表示制御回路は、外部から送信されるデータから前記画像データとタイミング制御信号を取り出すインターフェース部をさらに含み、
　前記画像データは、前記フレームメモリに書き込まれ、前記タイミング制御信号はタイミング制御回路に与えられることを特徴とする。

　本発明の第７の局面は、本発明の第６の局面において、
　前記表示制御回路は、外部から送信されるコマンドに基づいて前記画像データをＲＡＭライトデータとして出力するコマンドレジスタをさらに備え、
　前記タイミング制御回路は前記タイミング制御信号を内部で生成して出力することを特徴とする。

　本発明の第８の局面は、本発明の第４の局面において、
　前記フレームメモリに前記画像データを書き込むよりも先に、前記フレームメモリに保持された画像データを読み出すことを特徴とする。

　本発明の第９の局面は、本発明の第１の局面において、
　前記表示制御回路はタイミング制御回路をさらに含み、
　前記タイミング制御回路は、外部の電子機器に、前記画像データを含むデータの送信を要求する送信要求信号を送信し、
　前記外部の電子機器は、前記送信要求信号に同期させて前記データを送信することを特徴とする。

　本発明の第１０の局面は、本発明の第１の局面において、
　前記画像検知回路は、メモリを有するチェックサム回路であり、
　前記チェックサム回路は、前記画像データのチェックサム演算を行うことにより求めたチェックサム値を、前記メモリに記憶されたチェックサム値と比較することによって、前記画像データが前のフレームの画像データと同じか否かをチェックすることを特徴とする。

　本発明の第１１の局面は、本発明の第１の局面において、
　前記画像検知回路は、前記画像データのヘッダに含まれる画像判定パケットに記載された画像更新情報に基づいて、前記画像データが更新された画像のデータか否かを判定することを特徴とする。

　本発明の第１２の局面は、本発明の第１の局面において、
　前記表示制御回路は、送信を予定されている前記画像データが更新された画像のデータか否かを示す画像更新情報を予め格納するコマンドレジスタをさらに備え、
　前記画像検知回路は、前記画像データを受信するごとに、前記コマンドレジスタに格納された前記画像更新情報を読み出して前記画像データが前記更新された画像のデータか否かを判定することを特徴とする。

　本発明の第１３の局面は、本発明の第１２の局面において、
　前記画像更新情報は、外部から変更することができることを特徴とする。

　本発明の第１４の局面は、本発明の第１の局面において、
　前記画素容量は、前記スイッチング素子に接続された画素電極と共通電圧が印加される対向電極とを含み、
　前記表示制御回路は、前記所定の周期ごとに前記画素電極と前記対向電極との間に印加される電圧の極性を反転させることにより前記共通電圧を生成する共通電圧生成回路をさらに含み、
　前記共通電圧生成回路は、前記画像検知回路によって前記画像データが更新されたことを検知したとき、直前の走査期間から前記画像データが更新されたときまでの期間と同じ期間に、前記画像の更新を検知したときと異なる極性の前記共通電圧を前記対向電極と前記画素電極との間に印加することを特徴とする。

　本発明の第１５の局面は、本発明の第１４の局面において、
　前記表示制御回路はカウンタを有するタイミング制御回路をさらに含み、
　前記タイミング制御回路は、直前のリフレッシュから前記画像データが更新されたときまでの期間を前記カウンタによってカウントすることを特徴とする。

　本発明の第１６の局面は、本発明の第１から第１５のいずれかの局面において、
　前記スイッチング素子は、前記表示部内に形成された走査線に制御端子が接続され、前記表示部内に形成された信号線に第１導通端子が接続され、表示すべき画像に応じた電圧が印加されるべき、前記表示部内の画素電極に第２導通端子が接続され、酸化物半導体によりチャネル層が形成された薄膜トランジスタであることを特徴とする。

　本発明の第１７の局面は、複数の画素形成部を含む表示部と、前記表示部を駆動する駆動回路と、外部から送信される画像データに基づいて前記駆動回路を制御する表示制御回路とを備える表示装置の駆動方法であって、
　前記表示制御回路は、前記画像データによって表わされる画像が更新されていることを検知する画像検知回路を含み、
　前記表示部の画面をリフレッシュするためのリフレッシュ期間と前記画面のリフレッシュを休止するための非リフレッシュ期間とが所定の割合で現われるように前記表示部の前記画面を休止駆動しているときに、前記外部から送信される前記画像データによって表わされる画像が更新されていることを検知したとき、前記休止駆動を中止して前記表示部の前記画面を強制的にリフレッシュするステップを備えていることを特徴とする。

　本発明の第１８の局面は、本発明の第１７の局面において、
　前記強制的にリフレッシュするステップは、
　　前記画像データに含まれる情報に基づいて前記画像データが更新された画像のデータか否かを判定するステップと、
　　前記画像データが前記更新された画像のデータであると判定されたとき、次のフレーム期間に前記画像データを前記駆動回路に出力するステップとをさらに備えることを特徴とする。

　本発明の第１９の局面は、本発明の第１７の局面において、
　前記表示制御回路は、前記画像データを保持することができる書き換え可能なフレームメモリをさらに備え、
　前記画像データに含まれる情報に基づいて前記画像データが更新された画像のデータか否かを判定するステップと、
　前記画像データが前記更新された画像のデータであると判定されたとき、前記画像データを受信したフレーム期間に前記画像データを前記フレームメモリに書き込むステップと、
　前記表示部に画像を表示するとき、前記フレームメモリから前記画像データを読み出して、前記駆動回路に送信するステップとさらに備えることを特徴とする。

　本発明の第１の局面によれば、表示装置が休止駆動しているときに、表示制御回路に設けられた画像検知回路によって画像が更新されたことを検知したとき、休止駆動を中断して画面を強制的にリフレッシュする。これにより、所定の周期の途中で画像が更新された場合にも、低消費電力化を図りつつ、視聴者が表示された画像に違和感を覚えることがない休止駆動を行うことができる。

　本発明の第２の局面によれば、タイミング制御回路に設けられたカウンタで休止期間をカウントすることにより、画像データの更新がされていなくても所定の周期で画像を更新することができる。これにより、休止期間の画像の表示品位を高く保つことができる。

　本発明の第３の局面によれば、画像データを書き込むためのフレームメモリを必要としないので、表示装置を小型化でき、また安価に製造することができる。

　本発明の第４の局面によれば、外部から送信された画像データは、更新された画像であるか否かに関わらず、フレームメモリに保持される。これにより、フレームメモリに書き込まれた画像データをいつでも読み出して表示することができるので、休止駆動を効果的に行うことができると共に、画像の品位を高く保つことができる。

　本発明の第５の局面によれば、入力された画像データとフレームメモリ内の画像データとを比較することによって画像が更新されているか否かを判定する。これにより、更新された画像であるか否かの判定を容易かつ確実に行うことができる。

　本発明の第６の局面によれば、外部から送信されるデータから取り出された画像データとタイミング制御信号とを用いることにより、画面のリフレッシュのタイミングと必要な画像データとを任意に制御できる。これにより、効果的に休止駆動を実現することができる。

　本発明の第７の局面によれば、外部から送信されるコマンドを用いて、画像データをＲＡＭライトデータとして出力し、タイミング制御信号を内部で生成して出力する。これにより、タイミング制御信号を外部から与えられなくても表示装置を駆動することができる。また、休止駆動を効果的に実現することができる。

　本発明の第８の局面によれば、フレームメモリに保持されたデータを先に読み出し、次にフレームメモリにデータを書き込むので、１フレーム期間に複数の画像が表示されることを防止できる。また、更新された画像データは次のフレーム期間に必ず表示されるので、画像データが破棄されることがなくなる。

　本発明の第９の局面によれば、タイミング制御信号が外部の電子機器に対して画像データを含むデータの送信を要求する送信要求信号を送信すれば、外部の電子機器は送信要求信号に同期してデータを表示装置に送信する。これにより、複数のフレームの画像が１つの画面に表示されるティアリングを防止することができる。また、表示装置の性能に合わせた最適な休止駆動を行うことができる。

　本発明の第１０の局面によれば、画像検知回路として、よく知られたチェックサム回路を用いることができる。これにより、更新された画像データであるか否かの判定を容易かつ確実に行うことができる。

　本発明の第１１の局面によれば、画像データのヘッダの画像判定パケットに記載された画像更新情報に基づいて、画像データが更新された画像のデータであるか否かの判定を容易かつ確実に行うことができる。

　本発明の第１２の局面によれば、コマンドレジスタに、送信を予定している画像データが更新された画像のデータか否かを示す画像更新情報がコマンドレジスタに予め格納されている。これにより、画像データが更新された画像のデータであるか否かの判定を容易かつ確実に行うことができる。

　本発明の第１３の局面によれば、画像更新情報は外部から変更することができるので、画像更新情報を容易に変更することができる。

　本発明の第１４の局面によれば、カウンタリフレッシュ駆動や休止駆動が行われているときに、更新された画像データが与えられて強制リフレッシュが行われたとき、再び所定の周期でリフレッシュ駆動と休止駆動を繰り返す前に、強制リフレッシュが行われる前後の対向電極と画素電極との間に印加される電圧の極性を反転させる期間が等しくなるように調整期間を設ける。これにより、表示される画像がちらつく等の問題が解消され、表示品位を向上させることができる。

　本発明の第１５の局面によれば、直前に行われたリクレッシュからデータが更新されるまでの期間をタイミング制御回路のカウンタによってカウントするので、カウントを容易かつ確実に行うことができる。

　本発明の第１６の局面によれば、画素形成部に設けられた薄膜トランジスタのチャネル層を酸化物半導体によって形成する。これにより、薄膜トランジスタのオフリーク電流が大幅に低減され、画素容量に書き込まれた電圧はより長期間保持される。

　本発明の第１７の局面によれば、第１の局面と同様の効果を奏することができる。

　本発明の第１８の局面によれば、第３の局面と同様の効果を奏することができる。

　本発明の第１９の局面によれば、第４の局面と同様の効果を奏することができる。

本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の構成を示すブロック図である。 本発明の第１の実施形態に係る液晶表示装置に含まれる表示制御回路の構成を示すブロック図である。 本発明の第１の実施形態に係る液晶表示装置に含まれる表示制御装置によって行われるカウンタリフレッシュを示す図である。 本発明の第１の実施形態に係る液晶表示装置に含まれる表示制御装置によって行われる強制リフレッシュを示す図である。 本発明の第１の実施形態に係る液晶表示装置の動作を示すタイミングチャートである。 本発明の第１の実施形態の変形例に係る液晶表示装置に含まれる表示制御回路の構成を示すブロック図である。 本発明の第２の実施形態に係る液晶表示装置に含まれる表示制御回路の構成を示すブロック図である。 本発明の第２の実施形態に係る液晶表示装置に含まれるＲＡＭキャプチャタイプの表示制御回路によって行われるカウンタリフレッシュを示す図である。 本発明の第２の実施形態に係る液晶表示装置に含まれるＲＡＭキャプチャタイプの表示制御回路によって行われる強制リフレッシュを示す図である。 本発明の第２の実施形態に係る液晶表示装置の動作を示すタイミングチャートである。 本発明の第２の実施形態の変形例に係る液晶表示装置に含まれる表示制御回路の構成を示すブロック図である。 本発明の第３の実施形態に係る液晶表示装置に含まれる表示制御回路の構成を示すブロック図である。 本発明の第３の実施形態に係る液晶表示装置の動作を示すタイミングチャートである。 本発明の第３の実施形態の変形例に係る液晶表示装置に含まれる表示制御回路の構成を示すブロック図である。 本発明の各実施形態に係る液晶表示装置を交流駆動する際に、各フレーム期間に画素電極と対向電極との間に印加される電圧の極性を示す図であり、より詳しくは、（ａ）は、カウンタリフレッシュのときの各フレーム期間に画素電極と対向電極との間に印加される電圧の極性を示す図であり、（ｂ）は、強制リフレッシュを行った後に調整期間を設けなかったときの各フレーム期間に画素電極と対向電極との間に印加される電圧の極性を示す図であり、（ｃ）は、強制リフレッシュを行った後に調整期間を設けたときの各フレーム期間に画素電極と対向電極との間に印加される電圧の極性を示す図である。 本発明の各実施形態の変形例に係る液晶表示装置に含まれる画像データのヘッダを利用する表示制御回路の構成を示すブロック図である。 本発明の各実施形態の変形例に係る液晶表示装置に含まれる画像の更新がどのフレームで行われるのかを予め設定可能な表示制御回路の構成を示すブロック図である。

　近年、携帯端末ではマルチメディア対応が進展し、プロセッサ、カメラ、ディスプレイ等間でのデータ転送速度が急速に向上している。このような状況に対応できるようにするために、携帯端末では、ＭＩＰＩ（Mobile Industry Processor Interface）アライアンスが策定したＭＩＰＩ－ＤＳＩ（Display Serial Interface）規格という高速シリアルインターフェース規格が注目を集めている。これは、ＭＩＰＩ－ＤＳＩ規格が、数Ｇｂｐｓのデータ転送に対応できる規格であり、多くのアーキテクチャ・オプションが用意されているので、次世代携帯端末の性能を飛躍的に高めてくれることが期待されているからである。

　そこで、本発明の各実施形態に係る液晶表示装置として、ＭＩＰＩ－ＤＳＩ規格のコマンドに基づいて駆動され、主に携帯端末に使用される表示装置を説明する。しかし、本発明の表示装置は、携帯端末に使用される液晶表示装置に限定されず、休止駆動される液晶表示装置において、静止画のように変化の少ない画像と動画等の変化の多い画像とを時系列に組み合わせて表示する場合に、広く効果的に使用される。

　本明細書では、後述する液晶表示装置に含まれる表示制御回路の構成を、３つの態様に分けて説明する。第１の態様は、ビデオモードを用い、かつＲＡＭ（Random Access Memory）を設けない態様である。以下では、このような第１の態様のことを「ビデオモードＲＡＭスルー」という。第２の態様は、ビデオモードを用い、かつＲＡＭを設ける態様である。以下では、このような第２の態様のことを「ビデオモードＲＡＭキャプチャー」という。第３の態様は、コマンドモードを用い、かつＲＡＭを設ける態様である。以下では、このような第３の態様のことを「コマンドモードＲＡＭライト」という。上記３つの態様の詳細は、以下に説明する各実施形態において詳細に説明する。

＜１．第１の実施形態＞
＜１．１　液晶表示装置の構成＞
　図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。図１に示すように、液晶表示装置は、液晶表示パネル１４と、バックライトユニット１８とを備えている。液晶表示パネル１４には、外部の電子機器と接続するためのＦＰＣ（Flexible Printed Circuit）１３が設けられている。また、液晶表示パネル１４上には、表示部１５、表示制御回路６０、信号線駆動回路１７、および走査線駆動回路１６が設けられている。走査線駆動回路１６および信号線駆動回路１７の双方またはいずれか一方は表示制御回路６０内に設けられていてもよい。また、走査線駆動回路１６および信号線駆動回路１７の双方またはいずれか一方は表示部１５と一体的に形成されていてもよい。液晶表示装置の外部には、主としてＣＰＵにより構成されるホスト（システム）１が設けられている。なお、走査線駆動回路１６および信号線駆動回路１７をまとめて駆動回路ということがある。

　表示部１５には、複数本（ｍ本）の信号線ＳＬ１～ＳＬｍと、複数本（ｎ本）の走査線ＧＬ１～ＧＬｎと、これらのｍ本の信号線ＳＬ１～ＳＬｍとｎ本の走査線ＧＬ１～ＧＬｎとの交差点に対応して設けられた複数個（ｍ×ｎ個）の画素形成部２０とが形成されている。以下、ｍ本の信号線ＳＬ１～ＳＬｍを区別しない場合にはこれらを単に「信号線ＳＬ」といい、ｎ本の走査線ＧＬ１～ＧＬｎを区別しない場合にはこれらを単に「走査線ＧＬ」という。ｍ×ｎ個の画素形成部２０はマトリクス状に形成されている。各画素形成部２０は、対応する交差点を通過する走査線ＧＬに制御端子としてのゲート端子が接続されると共に、当該交差点を通過する信号線ＳＬに第１導通端子としてのソース端子が接続されたＴＦＴ（スイッチング素子）２１と、ＴＦＴ２１の第２導通端子としてのドレイン端子に接続された画素電極２３と、ｍ×ｎ個の画素形成部２０に共通的に設けられた対向電極２４と、画素電極２３と対向電極２４との間に挟持され、複数個の画素形成部２０に共通的に設けられた図示しない液晶層とにより構成される。画素電極２３、対向電極２４および液晶層により形成される液晶容量は画素容量２２を構成する。なお、典型的には、画素容量２２に確実に電圧を保持すべく液晶容量に並列に補助容量が設けられていることが多く、この場合には画素容量２２は液晶容量および補助容量により構成される。

　本実施形態ではＴＦＴ２１として、例えば酸化物半導体をチャネル層に用いたＴＦＴ（以下「酸化物ＴＦＴ」という。）が用いられる。より詳細には、ＴＦＴ２１のチャネル層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とするＩＧＺＯ（ＩｎＧａＺｎＯｘ）により形成されている。以下では、ＩＧＺＯをチャネル層に用いたＴＦＴのことを「ＩＧＺＯ－ＴＦＴ」という。ＩＧＺＯ－ＴＦＴでは、アモルファスシリコン等をチャネル層に用いたシリコン系のＴＦＴに比べてオフリーク電流が大幅に低減される。このため、画素容量２２に書き込んだ電圧をより長期間保持することができる。なお、ＩＧＺＯ以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅（Ｃｕ）、シリコン（Ｓｉ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、および鉛（Ｐｂ）のうち少なくとも１つを含んだ酸化物半導体をチャネル層に用いた場合でも同様の効果が得られる。また、ＴＦＴ２１のチャネル層に酸化物半導体を用いる代わりに、多結晶シリコンを用いてもよい。

　表示制御回路６０は、典型的にはＩＣ（Integrated Circuit）として実現される。表示制御回路６０は、ＦＰＣ１３を介してホスト１からデータＤＡＴを受信し、これに応じて信号線用制御信号ＳＣＴ、走査線用制御信号ＧＣＴ、および共通電圧Ｖｃｏｍを生成して出力する。信号線用制御信号ＳＣＴは信号線駆動回路１７に与えられる。走査線用制御信号ＧＣＴは走査線駆動回路１６に与えられる。共通電圧Ｖｃｏｍは対向電極２４に与えられる。本実施形態では、ホスト１と表示制御回路６０との間におけるデータＤＡＴの送受信は、ＭＩＰＩ－ＤＳＩ規格に準拠したインターフェースを介して行われる。このＤＳＩ規格に準拠したインターフェースによれば、高速なデータ伝送が可能となる。本実施形態では、ＤＳＩ規格に準拠したインターフェースのビデオモードを用いる。

　信号線駆動回路１７は、信号線用制御信号ＳＣＴに応じて、信号線ＳＬに与えるべき駆動用画像信号を生成し出力する。信号線用制御信号ＳＣＴには、例えばＲＧＢデータＲＧＢＤに対応するデジタル画像信号、ソーススタートパルス信号、ソースクロック信号、およびラッチストローブ信号等が含まれる。信号線駆動回路１７は、ソーススタートパルス信号、ソースクロック信号、およびラッチストローブ信号に応じて、その内部の図示しないシフトレジスタおよびサンプリングラッチ回路等を動作させ、デジタル画像信号に基づいて得られたデジタル信号を図示しないＤＡ変換回路でアナログ信号に変換することにより駆動用画像信号を生成する。

　走査線駆動回路１６は、走査線用制御信号ＧＣＴに応じて、アクティブな走査信号の走査線ＧＬへの印加を所定周期で繰り返す。走査線用制御信号ＧＣＴには、例えばゲートクロック信号およびゲートスタートパルス信号が含まれる。走査線駆動回路１６は、ゲートクロック信号およびゲートスタートパルス信号に応じて、その内部の図示しないシフトレジスタ等を動作させ、走査信号を生成する。

　バックライトユニット１８は、液晶表示パネル１４の背面側に設けられ、液晶表示パネル１４の背面にバックライト光を照射する。バックライトユニット１８は、典型的には複数のＬＥＤ（Light Emitting Diode）を含んでいる。バックライトユニット１８は、表示制御回路６０により制御されるものであってもよく、または、その他の方法により制御されるものであってもよい。なお、バックライトユニット１８は、複数のＬＥＤの代わりに、複数の冷陰極線管を含んでいてもよい。また、液晶表示パネル１４が反射型である場合には、バックライトユニット１８は設ける必要がない。

　以上のようにして、信号線ＳＬに駆動用画像信号が印加され、走査線ＧＬに走査信号が印加され、バックライトユニット１８が駆動されることにより、ホスト１から送信された画像データに応じた画面が液晶表示パネル１４の表示部１５に表示される。

＜１．２　ビデオモードＲＡＭスルー＞
　図２は、本実施形態における、ビデオモードＲＡＭスルーに対応した表示制御回路６０（以下「ビデオモードＲＡＭスルーの表示制御回路６０」という。）の構成を示すブロック図である。図２に示すように、表示制御回路６０は、インターフェース部３１、コマンドレジスタ３７、ＮＶＭ（Non-volatile memory：不揮発性メモリ）３８、タイミングジェネレータ３５、ＯＳＣ（Oscillator：発振器）４０、チェックサム回路３３、ラッチ回路３４、内蔵電源回路３９、信号線用制御信号出力部３６、走査線用制御信号出力部４１を備えている。インターフェース部３１はＤＳＩ受信部３２を含み、チェックサム回路３３はメモリ３３ａを含み、タイミングジェネレータ３５はカウンタ３５ａを含む。なお、上述のように、走査線駆動回路１６および信号線駆動回路１７の双方またはいずれか一方は表示制御回路６０内に設けられていてもよい。なお、タイミングジェネレータ３５をタイミング制御回路ともいう。

　インターフェース部３１内のＤＳＩ受信部３２はＤＳＩ規格に準拠している。ビデオモードにおけるデータＤＡＴには、画像に関するデータを示すＲＧＢデータＲＧＢＤと、同期信号である垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、およびクロック信号ＣＬＫと、コマンドデータＣＭとが含まれている。コマンドデータＣＭには、各種制御に関するデータが含まれている。ＤＳＩ受信部３２は、ホスト１からデータＤＡＴを受信すると、データＤＡＴに含まれるＲＧＢデータＲＧＢＤをチェックサム回路３３に送信し、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、およびクロック信号ＣＬＫをタイミングジェネレータ３５に送信し、コマンドデータＣＭをコマンドレジスタ３７に送信する。なお、コマンドデータＣＭは、Ｉ²Ｃ（Inter Integrated Circuit）規格またはＳＰＩ（Serial Peripheral Interface）規格に準拠したインターフェースを介してホスト１からコマンドレジスタ３７に送信されてもよい。この場合、インターフェース部３１にはＩ²Ｃ規格またはＳＰＩ規格に準拠した受信部が含まれる。なお、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ等の信号をタイミング制御信号ＴＳともいう。

　チェックサム回路３３は、１画面分のＲＧＢデータＲＧＢＤを受信するごとに演算（チェックサム）してチェックサム値を求め、求めたチェックサム値をメモリ３３ａに記憶することができる。そこで、あるフレームのＲＧＢデータＲＧＢＤについてチェックサム値を求め、求めたチェックサム値をメモリ３３ａに記憶する。次に、その直後のフレームのＲＧＢデータＲＧＢＤについてチェックサムを行う。求めたチェックサム値とメモリ３３ａに記憶されているチェックサム値とを比較し、両者が同じ値である場合には同じ画像であると判定し、両者が異なる値である場合には、異なる画像であると判定する。そして、その結果をチェックサム処理データＣＳＤとしてタイミングジェネレータ３５に送信する。このように、チェックサム回路３３を用いるのは、ＲＧＢデータＲＧＢＤが更新されたデータであるか否かの判定を容易かつ確実に行うことができるからである。

　なお、以下の説明では、チェックサム値は、１画面分の画像データをチェックサムした値であり、フレームごとに１つずつ求めるとして説明する。しかし、例えば、あるラインまたはあるブロックのチェックサム値を求めてもよい。この場合、１画面のある一部分のチェックサム値が求められる。また、ラインごとまたはブロックごとにチェックサム値を求めてもよい。この場合、１画面のチェックサム値として、複数個の値が求められる。

　コマンドレジスタ３７はコマンドデータＣＭを保持する。ＮＶＭ３８には各種制御用の設定データＳＥＴが保持されている。コマンドレジスタ３７は、ＮＶＭ３８に保持された設定データＳＥＴを読み出し、また、コマンドデータＣＭに応じて設定データＳＥＴを更新する。コマンドレジスタ３７は、コマンドデータＣＭおよび設定データＳＥＴに応じて、タイミング制御信号ＴＳをタイミングジェネレータ３５に送信し、電圧設定信号ＶＳを内蔵電源回路３９に送信する。

　タイミングジェネレータ３５は、チェックサム回路３３から、チェックサム処理データＣＳＤを受信する。タイミングジェネレータ３５は、チェックサム処理データＣＳＤに基づき、画像が更新されていないと判定したときには、カウンタ３５ａのカウント値をインクリメントし、カウント値が所定値（カウンタ設定値）になったとき、同じ画像を継続して表示するために画面のリフレッシュを行う。一方、画像が更新されたと判定したとき、更新された画像を表示するために画面をリフレッシュする。

　また、タイミングジェネレータ３５は、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、およびクロック信号ＣＬＫと、タイミング制御信号ＴＳと、ＯＳＣ４０で生成される内蔵クロック信号ＩＣＫとに基づいて、ラッチ回路３４、信号線用制御信号出力部３６、および走査線用制御信号出力部４１を制御する制御信号を生成して送信する。また、タイミングジェネレータ３５は、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、およびクロック信号ＣＬＫと、タイミング制御信号ＴＳと、ＯＳＣ４０で生成される内蔵クロック信号ＩＣＫとに基づいて生成した垂直同期出力信号ＶＳＯＵＴをホスト１に送信する。ホスト１は、垂直同期出力信号ＶＳＯＵＴに同期して、データＤＡＴをＤＳＩ受信部３２に送信する。なお、垂直同期出力信号ＶＳＯＵＴは、フレームメモリ５１へのＲＧＢデータＲＧＢＤの書き込みタイミングとフレームメモリ５１からの読み出しタイミングが重複しないようにホスト１からのデータＤＡＴの送信タイミングを制御する信号である。しかし、本実施形態の表示制御回路６０にはフレームメモリが設けられていないので、複数のフレームの画像が１つの画面に表示されるティアリング（Tearing）は発生しない。このため、ビデオモードＲＡＭスルーの表示制御回路６０では、垂直同期出力信号ＶＳＯＵＴは必須の信号ではなく、またＯＳＣ４０も必須の構成要素ではない。なお、垂直同期出力信号ＶＳＯＵＴを送信要求信号ということがある。

　ラッチ回路３４は、タイミングジェネレータ３５の制御に基づいて１ライン分のＲＧＢデータＲＧＢＤを信号線用制御信号出力部３６に送信する。内蔵電源回路３９は、ホスト１から与えられる電源およびコマンドレジスタ３７から与えられる電圧設定信号ＶＳに基づいて、信号線用制御信号出力部３６および走査線用制御信号出力部４１で用いるための電源電圧および共通電圧Ｖｃｏｍを生成して出力する。

　信号線用制御信号出力部３６は、ラッチ回路３４からのＲＧＢデータＲＧＢＤ、タイミングジェネレータ３５からの制御信号、および内蔵電源回路３９からの電源電圧に基づいて信号線用制御信号ＳＣＴを生成し、これを信号線駆動回路１７に送信する。

　走査線用制御信号出力部４１は、タイミングジェネレータ３５からの制御信号および内蔵電源回路３９からの電源電圧に基づいて走査線用制御信号ＧＣＴを生成し、これを走査線駆動回路１６に送信する。

　休止駆動時には消費電力を低減するために、ラッチ回路３４、信号線用制御信号出力部３６、および走査線用制御信号出力部４１等の内部回路の動作が停止される。これにより、液晶表示装置が休止駆動されているときには、同じ画像が表示され続ける。

　このように、ビデオモードＲＡＭスルーの表示制御回路６０では、チェックサム回路３３とラッチ回路３４との間にフレームメモリが設けられていない。このため、強制リフレッシュは、後述するように、ＲＧＢデータが更新されたフレーム期間ではなく、次のフレーム期間に行われる。

　また、タイミングジェネレータ３５に内蔵されているカウンタ３５ａによってフレーム数をカウントし、カウンタ３５ａのカウント値が所定値（カウンタ設定値）になったとき、ＲＧＢデータが更新されていなくても、表示部１５に表示されている画像はカウンタリフレッシュによって更新される。

＜１．３　リフレッシュ動作＞
　本実施形態の液晶表示装置に含まれる表示制御回路６０の動作を説明する。図３は、所定の周期ごとに表示部１５に表示されている画像をリフレッシュ（カウンタリフレッシュ）する場合の表示制御回路６０の動作を示す図であり、図４は、所定の周期の途中で表示部１５に表示されている画像を強制的にリフレッシュ（強制リフレッシュ）する場合の表示制御回路６０の動作を示す図である。

　図３を参照して、画像が更新されていなくてもカウンタリフレッシュによって画面を更新する場合の表示制御回路６０の動作を説明する。なお、本明細書では、タイミングジェネレータ３５に設けられたカウンタ３５ａのカウント値が２になったときに、カウンタリフレッシュが行われるものとする。

　第１フレーム期間では、カウンタ３５ａのカウント値がカウント設定値である２になるので、チェックサム回路３３は、受信したＲＧＢデータのチェックサム値Ｓ１を求めつつ、ＲＧＢデータをラッチ回路３４に出力する。これにより、画像Ａがリフレッシュされる。このとき、チェックサム回路３３は、求めたチェックサム値Ｓ１をメモリ３３ａに記憶する。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値をリセットする。

　第２フレーム期間では、カウンタ３５ａのカウント値が０であるので、カウンタリフレッシュは行われない。チェックサム回路３３は、受信したＲＧＢデータのチェックサム値を求める。求めたチェックサム値Ｓ１は、メモリ３３ａに記憶されているチェックサム値Ｓ１と同じであることから、画像は更新されていないと判断される。そこで、チェックサム回路３３は、求めたチェックサム値Ｓ１によってメモリ３３ａに記憶されているチェックサム値Ｓ１を上書きし、ＲＧＢデータを破棄する。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値を１にし、休止駆動をする。

　第３フレーム期間では、カウンタ３５ａのカウント値が１であり、ＲＧＢデータのチェックサム値がＳ１である。そこで、第２フレーム期間の場合と同様に、チェックサム回路３３は、メモリ３３ａに記憶されているチェックサム値Ｓ１を上書きし、ＲＧＢデータを破棄する。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値を２にし、休止駆動をする。

　第４フレーム期間では、受信したＲＧＢデータのチェックサム値を求める。求めたチェックサム値Ｓ１は、第３フレーム期間のチェックサム値Ｓ１と同じ値であることから、画像は更新されていないと判断される。しかし、カウンタ３５ａのカウント値がカウント設定値２になる。そこで、チェックサム回路３３は、カウンタリフレッシュを行うために、ＲＧＢデータをラッチ回路３４に出力する。これにより、画像Ａがカウンタリフレッシュされる。このとき、チェックサム回路３３は、求めたチェックサム値Ｓ１によってメモリ３３ａに記憶されているチェックサム値Ｓ１を上書きする。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値をリセットする。

　第５フレーム期間では、第２フレーム期間と同様に、チェックサム値はＳ１であり、カウンタ３５ａのカウント値は０である。そこで、チェックサム回路３３は、求めたチェックサム値Ｓ１によってメモリ３３ａに記憶されているチェックサム値Ｓ１を上書きし、ＲＧＢデータを破棄する。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値を１にし、休止駆動をする。

　以下、同様にして、液晶表示装置は、画像Ａを継続して表示する場合、休止駆動を２フレーム期間行った後に、カウンタリフレッシュを１回行うことを繰り返す。

　次に、所定の周期の途中で画像が更新される場合について説明する。この場合、今まで表示されていた画像を、更新された画像にするために強制リフレッシュを行う必要がある。そこで、図４を参照して、強制リフレッシュによって画像を更新する場合の表示制御回路６０の動作を説明する。

　第１フレーム期間では、図３に示す第１フレーム期間の場合と同様にしてカウンタリフレッシュを行うので、その説明を省略する。

　第２フレーム期間では、カウンタ３５ａのカウント値は０であり、カウンタリフレッシュを行うタイミングではない。しかし、チェックサム回路３３によって求めたチェックサム値はＳ２であり、メモリ３３ａに記憶されているチェックサム値Ｓ１と異なる。これにより、チェックサム回路３３は、画像が画像Ａから画像Ｆに更新されたことを検知し、求めたチェックサム値Ｓ２によってメモリ３３ａに記憶されているチェックサム値Ｓ１を書き換えると共に、このフレームのＲＧＢデータを破棄する。また、タイミングジェネレータ３５に画像が更新されたことを示すチェックサム処理データＣＳＤを送信する。タイミングジェネレータ３５は、カウント値を１にし、休止駆動をする。

　第３フレーム期間では、カウンタ３５ａのカウント値は１である。しかし、タイミングジェネレータ３５は、第２フレーム期間に受信したチェックサム処理データＣＳＤによって、第２フレーム期間に画像が更新されていることを検知している。そこで、カウント値がカウント設定値２よりも小さくても、チェックサム回路３３のＲＧＢデータがラッチ回路３４に出力される。これにより、画面が強制リフレッシュされて、画像Ａが画像Ｆに更新される。このとき、チェックサム回路３３は、求めたチェックサム値Ｓ２によってメモリ３３ａに記憶されているチェックサム値Ｓ２を上書きし、タイミングジェネレータ３５はカウント値をリセットする。

　第４フレーム期間では、チェックサム回路３３によって求めたＲＧＢデータのチェックサム値Ｓ２は、メモリ３３ａに記憶されているチェックサム値Ｓ２と同じであるので、画像Ｆは更新されていない。また、カウンタ３５ａのカウント値は１であるので、カウンタリフレッシュを行うタイミングでもない。そこで、チェックサム回路３３は、求めたチェックサム値Ｓ２によってメモリ３３ａに記憶されているチェックサム値Ｓ２を上書きし、このフレームのＲＧＢデータを破棄する。タイミングジェネレータ３５はカウント値を１にし、休止駆動を行う。

　第５フレーム期間では、第４フレーム期間の場合と同様に、チェックサム回路３３によって求めたＲＧＢデータのチェックサム値Ｓ２によってメモリ３３ａに記憶されているチェックサム値Ｓ２を上書きし、このフレームのＲＧＢデータを破棄する。タイミングジェネレータ３５はカウント値を２にし、休止駆動を行う。

　このようにして、液晶表示装置は、画像Ａを継続して表示する場合、休止駆動を２フレーム期間行った後に、カウンタリフレッシュを１回行うことを繰り返す。しかし、休止駆動しているときに、画像Ａが画像Ｆに更新されれば、休止期間中であっても休止駆動を中止し、表示部１５に表示されている画像Ａを更新された画像Ｆに強制リフレッシュする。

＜１．４　タイミングチャート＞
　図５は、本実施形態に係る液晶表示装置の動作を示すタイミングチャートである。図５には、上から順に、垂直同期出力信号ＶＳＯＵＴ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、ＲＧＢデータ、ラッチ回路３４のデータ、および駆動用画像信号が示されている。なお、図５では、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣは負論理の信号である。

　図５に示す第１フレーム期間では、タイミングジェネレータ３５からホスト１に対して、垂直同期出力信号ＶＳＯＵＴが送信される。ホスト１は、垂直同期出力信号ＶＳＯＵＴを受信すると、垂直同期出力信号ＶＳＯＵＴの立ち上がりに同期して、液晶表示装置に垂直同期信号ＶＳＹＮＣ等の制御信号を送信する。また水平同期信号ＨＳＹＮＣの立ち下がりに同期して、有効なＲＧＢデータの範囲を示すデータイネーブル信号ＤＥがＬレベルからＨレベルに立ち上がり、データイネーブル信号ＤＥがＨレベルの期間に画像ＡのＲＧＢデータがチェックサム回路３３に与えられる。以下では、垂直同期出力信号ＶＳＯＵＴの説明を省略する。

　このとき、カウンタ３５ａのカウント値がカウント設定値である２であるので、カウンタリフレッシュが行われる。具体的には、チェックサム回路３３でチェックサム値を求めたＲＧＢデータは、ラッチ回路３４に送信される。これにより、画像Ａによって画面がカウンタリフレッシュされる。

　第２フレーム期間では、カウンタ３５ａのカウント値は０であるため、カウンタリフレッシュは行われない。また、チェックサム回路３３は、第１フレーム期間と同じ画像ＡのＲＧＢデータを受信しているので、チェックサム回路３３で求めたチェックサム値はメモリ３３ａに記憶されているチェックサム値と一致する。また、同時に、チェックサム回路３３は画像ＡのＲＧＢデータをラッチ回路３４に与えることなく破棄する。このため、液晶表示装置は休止駆動を行い、画面はリフレッシュされない。

　第３フレーム期間でも、カウンタリフレッシュも強制リフレッシュも行われず、液晶表示装置は休止駆動を継続する。

　第４フレーム期間では、カウンタ３５ａのカウント値がカウンタ設定値である２になるので、カウンタリフレッシュが行われる。データイネーブル信号ＤＥに合わせて画像ＡのＲＧＢデータが入力されると、チェックサム回路３３は画像Ａのチェックサム値を求める。チェックサム値を求めたＲＧＢデータはラッチ回路３４に与えられる。これにより、第１フレーム期間の場合と同様に、画像Ａによって画面がカウンタリフレッシュされる。

　第５フレーム期間では、カウンタ３５ａのカウント値は０である。しかし、チェックサム回路３３によって求めたチェックサム値は、メモリ３３ａに記憶されているチェックサム値と異なる。このことから、チェックサム回路３３に与えられたＲＧＢデータは、第４フレーム期間に与えられた画像Ａとは異なる画像Ｆのデータであると判断され、求めたチェックサム値によってメモリ３３ａに記憶されているチェックサム値を書き換える。しかし、このフレームの画像ＦのＲＧＢデータは、ラッチ回路３４に与えられることなく破棄される。これにより、第５フレーム期間には強制リフレッシュされず、液晶表示装置は画像Ａを表示する休止駆動を行う。このとき、画像Ａが画像Ｆに更新されたことはタイミングジェネレータ３５に送信される。

　第６フレーム期間では、カウンタ３５ａのカウント値は１であり、カウンタリフレッシュは行われない。しかし、タイミングジェネレータ３５は、第５フレーム期間において、画像Ａから画像Ｆに画像が更新されたことを検知している。そこで、タイミングジェネレータ３５は、強制リフレッシュを行うために、ラッチ回路３４等に制御信号を出力する。これにより、第６フレーム期間にラッチ回路３４に送信された画像ＦのＲＧＢデータによって、画面に表示されている画像Ａを画像Ｆに更新するために強制リフレッシュが行われる。また、強制リフレッシュが行われることによりカウンタ３５ａはリセットされる。

　第７および第８フレーム期間では、チェックサム回路３３は、画像Ｆのチェックサム値を求め、画像Ｆを破棄する。これにより、カウンタリフレッシュも強制リフレッシュも行われず、液晶表示装置は休止駆動を行う。

　第９フレーム期間では、カウンタ３５ａのカウント値がリフレッシュを行うためのカウンタ設定値である２になる。このため、第４フレーム期間の場合と同様にして、画像Ｆによって画面がカウンタリフレッシュされる。

　第１０フレーム期間では、カウンタ３５ａのカウント値は０であるので、カウンタリフレッシュは行われない。また、チェックサム値もメモリ３３ａに記憶されているチェックサム値と同じであるので、強制リフレッシュも行われない。そこで、第７フレーム期間の場合と同様に、ＲＧＢデータはラッチ回路３４に与えられることなく破棄され、液晶表示装置は休止駆動を行う。

＜１．５　効果＞
　表示装置の表示制御回路６０に設けられたチェックサム回路３３によって、与えられた画像データが更新されたデータであるか否をフレームごとに抽出したチェックサム値に基づいて判定する。休止駆動の途中であっても、更新された画像データであると判定されれば、休止駆動を中断して、更新された画像データを直ちに信号線駆動回路１７に出力し、直ちに強制リフレッシュを行う。これにより、低消費電力化を図りつつ、視聴者が表示された画像に違和感を覚えることがない休止駆動を行うことができる。

　また、タイミングジェネレータ３５に設けられたカウンタ３５ａで休止期間をカウントすることにより、画像データの更新がされていなくても所定の周期で画像を更新することができる。これにより、画像の表示品位を高く保つことができる。

　本実施形態に係る液晶表示装置は、ＲＧＢデータＲＧＢＤを書き込むためのフレームメモリを必要としない。これにより、液晶表示装置は小型化され、また安価に製造される。

＜１．６　変形例＞
　図６は、本実施形態の変形例に係る液晶表示装置に含まれる表示制御回路６１の構成を示すブロック図である。図６において、図２に示す構成要素と同じ構成要素には同じ符号を付して説明する。

　図２に示す表示制御回路６０では、チェックサム回路３３はインターフェース部３１とラッチ回路３４との間に設けられ、チェックサム回路３３でチェックサム値を求めたＲＧＢデータをラッチ回路３４に送信している。しかし、チェックサム回路３３を設ける位置はこれに限定されず、図６に示すように、ラッチ回路３４と信号線用制御信号出力部３６との間に設けてもよい。このように、チェックサム回路３３をラッチ回路３４と信号線用制御信号出力部３６との間に設けた場合にも、本実施形態に係る液晶表示装置と同様の効果を奏する。

＜２．第２の実施形態＞
　本発明の第２の実施形態に係るアクティブマトリクス型の液晶表示装置の構成は、図１に示す第１の実施形態に係るアクティブマトリクス型の液晶表示装置の構成と同じであるので、液晶表示装置の構成を示すブロック図およびその説明を省略する。

＜２．１　ビデオモードＲＡＭキャプチャー＞
　図７は、本実施形態における、ビデオモードＲＡＭキャプチャーに対応した表示制御回路７０（以下「ビデオモードＲＡＭキャプチャーの表示制御回路７０」という。）の構成を示すブロック図である。表示制御回路７０は、第１の実施形態の表示制御回路６０と同様に、ＤＳＩ受信部３２を含むインターフェース部３１、チェックサム回路３３、ラッチ回路３４、タイミングジェネレータ３５、コマンドレジスタ３７、ＯＳＣ４０、信号線用制御信号出力部３６、走査線用制御信号出力部４１、ＮＶＭ３８、および内蔵電源回路３９とを含み、さらにチェックサム回路３３とラッチ回路３４との間にフレームメモリ５１を備えている。

　ビデオモードＲＡＭスルーの表示制御回路６０ではチェックサム回路３３からラッチ回路３４にＲＧＢデータＲＧＢＤが直接送信されるが、ビデオモードＲＡＭキャプチャーの表示制御回路７０ではチェックサム回路３３から送信されるＲＧＢデータＲＧＢＤはフレームメモリ５１に書き込まれる。そして、フレームメモリ５１に書き込まれたＲＧＢデータＲＧＢＤは、タイミングジェネレータ３５で生成される制御信号に応じてラッチ回路３４に読み出される。

　また、タイミングジェネレータ３５は、上記垂直同期出力信号ＶＳＯＵＴをホスト１に送信する。垂直同期出力信号ＶＳＯＵＴは、フレームメモリ５１のＲＧＢデータＲＧＢＤの書き込みタイミングと読み出しタイミングが重複しないようにホスト１からのデータＤＡＴの送信タイミングを制御する信号である。ビデオモードＲＡＭキャプチャーの表示制御回路７０のその他の構成および動作は、ビデオモードＲＡＭスルーの表示制御回路６０におけるものと同様であるので、その説明を省略する。なお、ビデオモードＲＡＭキャプチャーの表示制御回路７０でもＯＳＣ４０は必須の構成要素ではない。

　チェックサム回路３３は、ＲＧＢデータＲＧＢＤのチェックサム値を求め、チェックサム値を求めたＲＧＢデータＲＧＢＤは、その値に関わらず、そのフレーム期間にフレームメモリ５１に書き込まれる。このようにして、フレームメモリ５１には、フレーム期間ごとに１画面分のＲＧＢデータＲＧＢＤが書き込まれる。

　タイミングジェネレータ３５は、カウンタ３５ａのカウント値がカウント設定値である２になったときには、画像が更新されていなくても、フレームメモリ５１に書き込まれたＲＧＢデータＲＧＢＤをラッチ回路３４に送信する。また、求めたチェックサム値が、メモリ３３ａに記憶されているチェックサム値と異なる場合には、画像は更新されていると判断され、カウンタ３５ａのカウント値にかかわらず、フレームメモリ５１に書き込まれたＲＧＢデータＲＧＢＤをラッチ回路３４に送信する。これによって、画面に表示されている画像がフレームメモリ５１に書き込まれているＲＧＢデータＲＧＢＤによってカウンタリフレッシュされたり、強制リフレッシュされたりする。

　また、フレームメモリ５１に書き込まれたＲＧＢデータのうち、ラッチ回路３４に与えられないＲＧＢデータＲＧＢＤは、次のフレーム期間に与えられたＲＧＢデータＲＧＢＤによって上書きされるまでフレームメモリ５１に保持されている。

　ビデオモードＲＡＭキャプチャーの表示制御回路７０では、フレームメモリ５１にＲＧＢデータＲＧＢＤを保持できるので、画面の更新がない場合には改めてホスト１から表示制御回路７０にデータＤＡＴを送信する必要がない。また、ホスト１から送信されるデータから取り出されたＲＧＢデータＲＧＢＤはチェックサム回路３３に与えられ、垂直同期信号ＶＳＹＮＣ等のタイミング制御信号ＴＳはタイミングジェネレータ３５に与えられる。これにより、画面のリフレッシュのタイミングと必要な画像データとを任意に制御できるので、効果的に休止駆動を実現することができる。

　なお、本実施形態では、更新されていない画像のＲＧＢデータＲＧＢＤもフレームメモリ５１に書き込まれるとして説明した。しかし、更新されていない画像のＲＧＢデータＲＧＢＤをフレームメモリ５１に書き込まずに、チェックサム回路３３で破棄してもよい。

＜２．２　リフレッシュ動作＞
　本実施形態の液晶表示装置に含まれる表示制御回路７０の動作について説明する。図８はカウンタリフレッシュを行う場合の表示制御回路７０の動作を示す図であり、図９は強制リフレッシュを行う場合の表示制御回路７０の動作を示す図である。

　図８を参照して、画像が更新されていなくても、カウンタリフレッシュによって画面をリフレッシュする場合の表示制御回路７０の動作を説明する。なお、この場合も、カウンタ３５ａのカウント値が２になったときには、画像が更新されていなくてもカウンタリフレッシュが行われるとする。

　図８に示すように、第１の実施形態の場合と異なり、画像ＡのＲＧＢデータがチェックサム回路３３に与えられれば、チェックサム回路３３はチェックサム値を求め、さらにチェックサム値にかかわらず、そのフレーム期間に１画面分のＲＧＢデータがフレームメモリ５１に書き込まれる。例えば、図示しない第０フレーム期間にチェックサム回路３３に送信されたＲＧＢデータは、第０フレーム期間にフレームメモリ５１に書き込まれ、第１フレーム期間にフレームメモリ５１から読み出されてラッチ回路３４に与えられる。第３フレーム期間にチェックサム回路３３に送信されたＲＧＢデータは、第３フレーム期間にフレームメモリ５１に書き込まれ、第４フレーム期間にフレームメモリ５１から読み出されてラッチ回路３４に与えられる。

　第３フレーム期間および第４フレーム期間を例に挙げて、カウンタリフレッシュについて説明する。第３フレーム期間では、カウンタ３５ａのカウント値が１であり、ＲＧＢデータのチェックサム値がＳ１である。そこで、チェックサム回路３３は、メモリ３３ａに記憶されているチェックサム値Ｓ１を上書きし、ＲＧＢデータをフレームメモリ５１に書き込む。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値を２にし、休止駆動をする。このように、メモリ３３ａにチェックサム値が記憶され、フレームメモリ５１に書き込まれているＲＧＢデータと、チェックサム回路３３に入力されたＲＧＢデータとについて、それぞれのチェックサム値を比較することにより、画像が更新されているか否かを判定する。これにより、画像が更新されているか否かを容易かつ確実に判定することができる。

　第４フレーム期間では、受信したＲＧＢデータのチェックサム値を求める。求めたチェックサム値Ｓ１は、第３フレーム期間のチェックサム値Ｓ１と同じ値であることから、画像は更新されていないと判断される。しかし、カウンタ３５ａのカウント値がカウント設定値である２になる。そこで、チェックサム回路３３は、カウンタリフレッシュを行うために、ＲＧＢデータをラッチ回路３４に出力する。これにより、画像Ａがカウンタリフレッシュされる。このとき、チェックサム回路３３は、求めたチェックサム値Ｓ１によってメモリ３３ａに記憶されているチェックサム値Ｓ１を上書きする。また、タイミングジェネレータ３５はカウンタ３５ａのカウント値をリセットする。その他の動作は、図３に示す場合と同じであるので、それらの動作の説明を省略する。

　次に、図９を参照して、所定の周期の途中で画像が更新されたときに行われる強制リフレッシュの際の表示制御回路７０の動作について説明する。この場合も、図９に示すように、第１の実施形態の場合と異なり、画像ＡのＲＧＢデータがチェックサム回路３３に与えられれば、チェックサム回路３３でチェックサム値が求められ、さらにチェックサム値にかかわらず、そのフレーム期間に１画面分のＲＧＢデータがフレームメモリ５１に書き込まれる。具体的には、図示しない第０フレーム期間にチェックサム回路３３に与えられたＲＧＢデータは、第０フレーム期間にフレームメモリ５１に書き込まれ、第１フレーム期間にフレームメモリ５１から読み出されてラッチ回路３４に送信される。第２フレーム期間にチェックサム回路３３に与えられたＲＧＢデータは、第２フレーム期間にフレームメモリ５１に書き込まれ、第３フレーム期間にフレームメモリ５１から読み出されてラッチ回路３４に与えられる。

　第２フレーム期間および第３フレーム期間を例に挙げて、強制リフレッシュについて説明する。第２フレーム期間では、チェックサム回路３３によって求めたチェックサム値はＳ２であり、メモリ３３ａに記憶されているチェックサム値Ｓ１と異なる。これにより、チェックサム回路３３は、画像が画像Ａから画像Ｆに更新されたことを検知し、求めたチェックサム値Ｓ２によってメモリ３３ａに記憶されているチェックサム値Ｓ１を書き換えると共に、ＲＧＢデータをフレームメモリ５１に書き込む。また、タイミングジェネレータ３５に、画像が更新されたことを示すチェックサム処理データＣＳＤを送信する。タイミングジェネレータ３５は、カウント値を１にし、休止駆動をする。

　第３フレーム期間では、カウンタ３５ａのカウント値は１である。しかし、タイミングジェネレータ３５は、第２フレーム期間に受信したチェックサム処理データＣＳＤによって、第２フレーム期間に画像が更新されていることを検知している。そこで、カウント値がカウント設定値２よりも小さくても、チェックサム回路３３のＲＧＢデータがラッチ回路３４に出力される。これにより、画面が強制リフレッシュされて、画像Ａが画像Ｆに更新される。このとき、チェックサム回路３３は、求めたチェックサム値Ｓ２によってメモリ３３ａに記憶されているチェックサム値Ｓ２を上書きし、タイミングジェネレータ３５はカウント値をリセットする。なお、カウンタリフレッシュおよびその他の動作は、図４に示す場合と同じであるので、それらの説明を省略する。

　このようにして、液晶表示装置は、画像Ａを継続して表示する場合、休止駆動を２フレーム期間行った後に、カウンタリフレッシュを１回行うことを繰り返す。しかし、休止駆動中に画像が更新されれば、休止駆動を中断し、画面に表示されている画像Ａを画像Ｆに更新するために強制リフレッシュを行う。

　なお、第１の実施形態では、画像が更新された場合、そのフレーム期間に与えられたＲＧＢデータは破棄され、次のフレーム期間に与えられたＲＧＢデータがラッチ回路３４に与えられる。これにより、表示部１５に表示される画像は、画像が更新されたフレーム期間の次のフレーム期間に与えられたＲＧＢデータに基づいて表示される。これに対し、本実施形態では、ＲＧＢデータはすべてフレームメモリ５１に書き込まれるので、表示部１５に表示される画像は更新されたときの画像であるが、画像が更新されたフレーム期間よりも最大１フレーム期間分だけ遅れて表示される。

　また、更新された画像のＲＧＢデータはフレームメモリ５１に書き込まれているので、休止期間中であっても、任意の行の画像、任意の点の画像、または任意のブロックの画像のＲＧＢデータを、フレームメモリ５１に書き込まれているＲＧＢデータに書き換えることができる。このように、１画面全体ではなく、画面の一部が更新された場合でも、同様に、画像の更新を検知して、強制リフレッシュが行われる。

　その他の回路の機能およびそれらの接続は、第１の実施形態の場合と同じであるので、それらの説明を省略する。

＜２．３　タイミングチャート＞
　図１０は、本実施形態に係る液晶表示装置の動作を示すタイミングチャートである。図１０には、上から順に、垂直同期出力信号ＶＳＯＵＴ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、ＲＧＢデータ（ＲＡＭライト）、表示ＲＡＭリード、および駆動用画像信号が示されている。ここで、表示ＲＡＭリードは、フレームメモリ５１に書き込まれたＲＧＢデータをラッチ回路３４に与えるタイミングを示す。また、図１０では、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣは負論理の信号である。

　図１０に示すように、第１フレーム期間では、タイミングジェネレータ３５からホスト１に対して、垂直同期出力信号ＶＳＯＵＴが送信される。ホスト１は、垂直同期出力信号ＶＳＯＵＴを受信すると、垂直同期出力信号ＶＳＯＵＴの立ち上がりに同期して、液晶表示装置に垂直同期信号ＶＳＹＮＣ等の制御信号を送信する。また水平同期信号ＨＳＹＮＣの立ち下がりに同期して、有効なＲＧＢデータの範囲を示すデータイネーブル信号ＤＥはＬレベルからＨレベルに立ち上がり、データイネーブル信号ＤＥがＨレベルの期間にＲＧＢデータがチェックサム回路３３に与えられる。以下では、垂直同期出力信号ＶＳＯＵＴの説明を省略する。

　このとき、カウンタ３５ａのカウント値がカウンタ設定値である２になるので、カウンタリフレッシュが行われる。カウンタリフレッシュに使用されるＲＧＢデータは、図示しない第０フレーム期間にチェックサム回路３３でチェックサム値を求め、フレームメモリ５１に書き込まれたＲＧＢデータである。フレームメモリ５１に書き込まれたＲＧＢデータは、第１フレーム期間に読み出されてラッチ回路３４に送信される。表示ＲＡＭリードは、ＲＧＢデータをフレームメモリ５１に書き込むタイミングよりも先に行われる。これにより、ＲＧＢデータは、表示ＲＡＭリードによってラッチ回路３４に与えられ、画面に表示された画像Ａはリフレッシュされる。

　第２および第３フレーム期間では、カウンタリフレッシュも強制リフレッシュも行われず、液晶表示装置は休止駆動を行う。このため、画面はリフレッシュされない。

　第４フレーム期間では、カウンタ３５ａのカウント値は、コマンドレジスタ３７に設定されたカウント設定値である２になる。これにより、第１フレーム期間と同様にして、カウンタリフレッシュが行われ、画面に表示された画像Ａはリフレッシュされる。

　第５フレーム期間では、カウンタ３５ａのカウント値は０であるが、チェックサム回路３３に与えられたＲＧＢデータのチェックサム値は、メモリ３３ａに記憶されているチェックサム値と異なる。このことから、チェックサム回路３３に与えられたＲＧＢデータは、第４フレーム期間における画像Ａと異なる画像ＦのＲＧＢデータであると判断され、求めたチェックサム値によってメモリ３３ａに記憶されているチェックサム値を書き換える。画像ＦのＲＧＢデータは、第５フレーム期間にフレームメモリ５１に書き込まれるが、ラッチ回路３４には送信されない。これにより、第５フレーム期間に強制リフレッシュは行われない。なお、第５フレーム期間にチェックサム回路３３からタイミングジェネレータ３５に対して、ＲＧＢデータが更新されたことを示すチェックサム処理データＣＳＤが送信される。

　第６フレーム期間では、カウンタ３５ａのカウント値は１であり、カウンタリフレッシュは行われない。しかし、第５フレーム期間において、画像Ａから画像Ｆへの画像更新が検知されている。そこで、第６フレーム期間には、フレームメモリ５１書き込まれているＲＧＢデータが読み出されてラッチ回路３４に送信される。具体的には、第６フレーム期間にも画像ＦのＲＧＢデータがチェックサム回路３３に送信されれば、チェックサム回路３３はＲＧＢデータのチェックサム値を求め、第６フレーム期間に、画像ＦのＲＧＢデータをフレームメモリ５１に書き込む。また、第５フレーム期間にフレームメモリ５１に書き込まれた画像ＦのＲＧＢデータを表示ＲＡＭリードして、ラッチ回路３４に与える。これにより、画面に表示されている画像Ａは画像Ｆに強制リフレッシュされる。このように、第１の実施形態と同様に、第５フレーム期間に表示部１５に表示されていた画像Ａが、第６フレーム期間に強制リフレッシュされて画像Ｆが表示されるようになる。しかし、第１の実施形態の場合と異なり、本実施形態では第５フレーム期間に更新された画像Ｆが表示される。

　第７および第８フレーム期間では、カウンタリフレッシュも強制リフレッシュも行われず、液晶表示装置は休止駆動を行う。このため、画面はリフレッシュされない。

　第９フレーム期間では、カウンタ３５ａのカウント値はカウンタ設定値である２になるので、第１フレーム期間と同様にしてカウンタリフレッシュが行われ、画面に表示された画像Ｆはリフレッシュされる。

　第１０フレーム期間では、カウンタリフレッシュも強制リフレッシュも行われず、液晶表示装置は休止駆動を行う。このため、画面はリフレッシュされない。

＜２．４　効果＞
　本実施形態に係る液晶表示装置の表示制御回路７０に、フレームメモリ５１を設けることにより、ホスト１から送信されたＲＧＢデータＲＧＢＤは、更新されたか否かに関わらず、フレームメモリ５１に書き込まれる。これにより、いつでもＲＧＢデータＲＧＢＤを読み出して表示することができるので、休止駆動を効果的に行うことができると共に、表示品位を高く保つことができる。また、更新されたＲＧＢデータＲＧＢＤは次のフレーム期間に必ず表示されるので、ＲＧＢデータＲＧＢＤが破棄されることがなくなる。その他の効果は、第１の実施形態の場合と同じなので、その説明を省略する。

＜２．５　変形例＞
　図１１は、本実施形態の変形例に係る液晶表示装置に含まれる表示制御回路７１の構成を示すブロック図である。図１１において、図７に示す構成要素と同じ構成要素には同じ符号を付して説明する。

　図７に示す表示制御回路７０では、チェックサム回路３３はＤＳＩ受信部３２とフレームメモリ５１との間に設けられ、チェックサム回路３３でチェックサム値を求めたＲＧＢデータをラッチ回路３４に与えている。しかし、チェックサム回路３３を設ける位置はこれに限定されず、図１１に示すように、フレームメモリ５１とラッチ回路３４との間に設けてもよい。また、図には示されていないが、ラッチ回路３４と信号線用制御信号出力部３６との間に設けてもよい。このように、チェックサム回路３３を、フレームメモリ５１とラッチ回路３４との間、または、ラッチ回路３４と信号線用制御信号出力部３６との間に設けた場合にも、本実施形態に係る液晶表示装置と同様の効果を奏する。

＜３．第３の実施形態＞
　本発明の第３の実施形態に係るアクティブマトリクス型の液晶表示装置の構成は、図１に示す第１の実施形態に係るアクティブマトリクス型の液晶表示装置の構成と同じであるので、液晶表示装置の構成を示すブロック図およびその説明を省略する。

　＜３．１　コマンドモードＲＡＭライト＞
　図１２は、本実施形態における、コマンドモードＲＡＭライトに対応した表示制御回路８０（以下「コマンドモードＲＡＭライトの表示制御回路８０」という。）の構成を示すブロック図である。コマンドモードＲＡＭライトの表示制御回路８０は、図４に示すように、上述のビデオモードＲＡＭキャプチャーの表示制御回路７０と同様の構成であるが、データＤＡＴに含まれるデータの種類が異なる。

　コマンドモードにおけるデータＤＡＴには、コマンドデータＣＭが含まれ、ＲＧＢデータＲＧＢＤ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ、およびクロック信号ＣＬＫは含まれない。ただし、コマンドモードにおけるコマンドデータＣＭには、画像に関するデータおよび各種タイミングに関するデータが含まれている。コマンドレジスタ３７は、コマンドデータＣＭのうちの、画像に関するデータに相当するＲＡＭライトデータＲＡＭＷをチェックサム回路３３に送信する。このＲＡＭライトデータＲＡＭＷは、上記ＲＧＢデータＲＧＢＤに相当する。また、コマンドモードでは、タイミングジェネレータ３５は垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣを受信しないので、内蔵クロック信号ＩＣＫおよびタイミング制御信号ＴＳに基づいてそれらに相当する内部垂直同期信号ＩＶＳＹＮＣおよび内部水平同期信号ＩＨＳＹＮＣを内部で生成する。タイミングジェネレータ３５は、これらの内部垂直同期信号ＩＶＳＹＮＣおよび内部水平同期信号ＩＨＳＹＮＣに基づいて、フレームメモリ５１、ラッチ回路３４、信号線用制御信号出力部３６、および走査線用制御信号出力部４１を制御する。また、タイミングジェネレータ３５は、上記垂直同期出力信号ＶＳＯＵＴに相当する送信制御信号ＴＥをホスト１に送信する。このように、垂直同期信号ＶＳＹＮＣのタイミング制御信号ＴＳを外部から与えられなくても、液晶表示装置を駆動することができる。

　その他の回路の機能およびそれらの接続は、第２の実施形態のビデオモードＲＡＭキャプチャーの表示制御回路７０と同じであるので、それらの説明を省略する。なお、本実施形態では、更新されていない画像のＲＧＢデータもフレームメモリ５１に書き込まれるとして説明した。しかし、更新されていない画像のＲＧＢデータをフレームメモリ５１に書き込まずに、チェックサム回路３３で破棄してもよい。

　なお、カウンタリフレッシュを行う場合の表示制御回路８０の動作を示す図、および、強制リフレッシュする場合の表示制御回路８０の動作を示す図は、それぞれ図８および図９とそれぞれ同じであるので、それらの図および説明を省略する。

＜３．２　タイミングチャート＞
　図１３は、本実施形態に係る液晶表示装置の動作を示すタイミングチャートである。図１３には、上から順に、送信制御信号ＴＥ、２Ｃ／３Ｃコマンド、ＲＡＭライトデータ、表示ＲＡＭリード、および駆動用画像信号が示されている。ここで、送信制御信号ＴＥは、ティアリングが生じないように、ホスト１からコマンドデータＣＭをＤＳＩ受信部３２に送信するタイミングを指定する信号であり、タイミングジェネレータ３５からホスト１に送信される。２Ｃ／３Ｃコマンドは、有効なＲＧＢデータの範囲を指定するためのＲＡＭライトコマンドである。表示ＲＡＭリードは、フレームメモリ５１に書き込まれたＲＧＢデータをラッチ回路３４に与えるタイミングを示す。また、図１３では、送信制御信号ＴＥは正論理の信号である。

　図１３に示すように、第１フレーム期間では、タイミングジェネレータ３５からホスト１に対して、送信制御信号ＴＥが送信される。ホスト１は、送信制御信号ＴＥを受信すると、送信制御信号ＴＥの立ち下がりに同期して、液晶表示装置に２Ｃ／３Ｃコマンドを送信する。２Ｃ／３Ｃコマンドが送信されれば、チェックサム回路３３にＲＡＭライトデータが与えられる。以下では、送信制御信号ＴＥの説明を省略する。なお、送信制御信号ＴＥを送信要求信号ということがある。

　このとき、カウンタ３５ａのカウント値は２であり、カウンタリフレッシュを行うタイミングである。チェックサム回路３３にＲＡＭライトデータを書き込む前に、表示ＲＡＭリードが先に行われる。これにより、第０フレーム期間にフレームメモリ５１に書き込まれたＲＧＢデータはラッチ回路３４に送信される。これにより、第０フレーム期間に送信されたＲＡＭライトデータにより表示される画像Ａによって画面がカウンタリフレッシュされる。このとき、カウンタ３５ａのカウント値がリセットされる。このように、表示ＲＡＭリードを先に行うことにより、１フレーム期間に複数の画像が表示されることを防止できる。

　また、表示ＲＡＭリードが行われた後に、チェックサム回路３３にＲＡＭライトが行われ、ＲＡＭライトデータがチェックサム回路３３に送信される。チェックサム回路３３はＲＡＭライトデータをＲＧＢデータに変換してチェックサム値を求め、さらにフレームメモリ５１に書き込む。このとき、ラッチ回路３４には、図示しない第０フレーム期間にチェックサム回路３３に与えられ、さらにフレームメモリ５１に書き込まれたＲＧＢデータがデータである。

　第２フレーム期間では、カウンタ３５ａのカウント値は０であるため、カウンタリフレッシュは行われない。また、チェックサム回路３３は、第１フレーム期間と同じ画像Ａを示すＲＡＭライトデータを与えられるので、そのチェックサム値はメモリ３３ａに記憶されているチェックサム値と一致し、強制リフレッシュも行われない。このため、液晶表示装置は休止駆動を行う。

　以下、同様にして、第３フレーム期間では、第２フレーム期間と同様に、カウンタリフレッシュも、強制リフレッシュも行われない。また、第４フレーム期間では、第１フレーム期間と同様にして、カウンタリフレッシュが行われる。

　第５フレーム期間では、画像Ａが画像Ｆに更新されている。チェックサム回路３３は、画像Ｆを表わすＲＡＭライトデータを受信すると、チェックサム値を求めてメモリ３３ａに記憶すると共に、ＲＡＭライトデータから求めたＲＧＢデータをフレームメモリ５１に書き込む。なお、第５フレーム期間では、カウンタリフレッシュも、強制リフレッシュも行われないので、液晶表示装置は休止駆動を行う。

　第６フレーム期間では、カウンタ３５ａのカウント値は１であり、カウンタリフレッシュは行われない。しかし、第５フレーム期間に、画像Ａから画像Ｆに画像が更新されたことが検知されているので、第６フレーム期間において強制リフレッシュが行われる。具体的には、第５フレーム期間と同じ画像ＦのＲＡＭライトデータがチェックサム回路３３に送信されれば、チェックサム回路３３はチェックサム値を求める。次に、チェックサム回路３３はメモリ３３ａに記憶されているチェックサム値と比較し、両者が同じ画像Ｆであることを確認する。

　そこで、表示ＲＡＭリードが先に行われ、第５フレーム期間にフレームメモリ５１に書き込まれたＲＧＢデータが読み出されて、ラッチ回路３４に送信される。これにより、画像Ａを画像Ｆに更新することにより画面を強制リフレッシュする。その後、チェックサム回路３３はＲＧＢデータをフレームメモリ５１に書き込む。

　以下同様にして、第７、第８および第１０フレーム期間では、第２フレーム期間と同様に、カウンタリフレッシュも、強制リフレッシュも行われない。また、第９フレーム期間では、第１フレーム期間と同様にして、カウンタリフレッシュが行われる。

＜３．３　効果＞
　本実施形態に係る液晶表示装置の効果は、第１および第２の実施形態に係る液晶表示装置の効果と同じなので、その説明を省略する。

＜３．４　変形例＞
　図１４は、本実施形態の変形例に係る液晶表示装置に含まれる表示制御回路９１の構成を示すブロック図である。図１４において、図１２に示す構成要素と同じ構成要素には同じ符号を付して説明する。

　図１２に示す表示制御回路８０では、チェックサム回路３３はインターフェース部３１とフレームメモリ５１との間に設けられ、チェックサム回路３３でチェックサム値を求めたＲＧＢデータをフレームメモリ５１に書き込んでいる。しかし、チェックサム回路３３を設ける位置はこれに限定されず、図１４に示すように、フレームメモリ５１とラッチ回路３４との間に設けてもよい。また、図１４には示されていないが、ラッチ回路３４と信号線用制御信号出力部３６との間に設けてもよい。このように、チェックサム回路３３を、フレームメモリ５１とラッチ回路３４との間、または、ラッチ回路３４と信号線用制御信号出力部３６との間に設けた場合にも、本実施形態に係る液晶表示装置と同様の効果を奏する。

＜４．　液晶表示装置の交流駆動＞
　図１５は、液晶表示装置を交流駆動する際に、各フレーム期間に画素電極２３と対向電極２４との間に印加される電圧の極性を示す図であり、より詳しくは、図１５（ａ）は、カウンタリフレッシュのときの各フレーム期間に画素電極２３と対向電極２４との間に印加される電圧の極性を示す図であり、図１５（ｂ）は、強制リフレッシュを行った後に調整期間を設けなかったときの各フレーム期間に画素電極２３と対向電極２４との間に印加される電圧の極性を示す図であり、図１５（ｃ）は、強制リフレッシュを行った後に調整期間を設けたときの各フレーム期間に画素電極２３と対向電極２４との間に印加される電圧の極性を示す図である。

　まず、図１５（ａ）を参照して、カウンタリフレッシュが行われている場合について説明する。カウンタリフレッシュは、リフレッシュ駆動を１回行った後に休止駆動（非リフレッシュ駆動）を２回行うことを繰り返すとしている。この際に、第１フレーム期間から第３フレーム期間までは画素電極２３と対向電極２４との間に正極性電圧を印加し、第４フレーム期間から第６フレーム期間までは画素電極２３と対向電極２４との間に負極性電圧を印加し、第７フレーム期間から第９フレーム期間では画素電極２３と対向電極２４との間に正極性電圧を印加する。以下、同様にして、極性を反転させた電圧を画素電極２３と対向電極２４との間に交互に印加する。なお、図１５（ａ）において、Ｒはリフレッシュ駆動を表わし、ＮＲは休止駆動を表わしている。また、図１５に示すカウンタリフレッシュは、リフレッシュ駆動を１回行った後に休止駆動を２回行うことを繰り返すとしているが、リフレッシュ駆動および休止駆動の回数はこれに限定されず、任意に設定することができる。また、対向電極２４に印加される共通電圧Ｖｃｏｍは内蔵電源回路３９によって生成されるので、内蔵電源回路３９を共通電圧生成回路ともいう。

　次に、図１５（ｂ）を参照して、カウンタリフレッシュの途中に画像が更新された場合について説明する。図１５（ｂ）に示すように、第１７フレーム期間の途中に、ホスト１から送信される画像データが更新されたために、第１８フレーム期間に強制リフレッシュが行われ、第１９および第２０フレーム期間は休止駆動される。このとき、画素電極２３と対向電極２４との間には、第１６フレーム期間と第１７フレーム期間に負極性電圧が印加され、第１８フレーム期間から第２０フレーム期間まで正極性電圧が印加される。その結果、第１６フレーム期間から第２０フレーム期間までの間で、正極性が印加される期間と、負極性が印加される期間とが異なり、画面に表示される画像がちらつく等の問題が生じる。

　そこで、図１５（ｃ）を参照して、カウンタリフレッシュの途中に画像が更新された場合に、このような問題が生じないような電圧印加方法を説明する。図１５（ｂ）に示す場合と同様に、対向電極２４には、第１６フレーム期間と第１７フレーム期間の２フレーム期間に負極性の電圧が印加されている。そこで、第１８フレーム期間と第１９フレーム期間に調整期間を設ける。この調整期間では、画素電極２３と対向電極２４との間に正極性電圧を印加する。調整期間を設けることにより、第１６フレーム期間から第１９フレーム期間までの間で、正極性が印加される期間と、負極性が印加される期間が等しくなるので、表示部１５に表示される画像がちらつく等の問題が解消される。その後、第２０フレーム期間からは通常の周期で画素電極２３と対向電極２４との間に正極性電圧と負極性電圧とが印加される。

　なお、図１５（ｃ）の場合において、液晶表示装置は、直近のリフレッシュ駆動を行った第１６フレーム期間および休止駆動が中断された第１７フレーム期間のフレーム期間数（この例では２）をチェックサム回路３３に設けられたカウンタ３５ａでカウントし、タイミングジェネレータ３５はカウントしたフレーム期間数と同じフレーム期間数を調整期間として設定する。

＜５．　各実施形態に共通する変形例＞
　上記各実施形態では、ＲＧＢデータによって表わされる画像が同じ画像であるか否かを判定するために、チェックサム回路３３によって、１画面分の画像データのチェックサム値を求めている。このため、チェックサム回路３３は、画像検知回路として機能する。

　しかし、このような機能を有する画像検知回路はチェックサム回路３３に限定されず、例えばホスト１から送信される画像データのヘッダを利用してもよい。図１６は、画像データのヘッダを利用する表示制御回路９０の構成を示すブロック図である。図１６に示す構成要素のうち、図２に示す構成要素と同じ構成要素には同じ参照符号を付している。

　表示制御回路９０には、図２に示すチェックサム回路３３の代わりに、パケット判定回路５３が設けられている。表示制御回路９０がホスト１から送信されるコマンドを受信すれば、パケット判定回路５３は、コマンドのヘッダに含まれる画像判定パケットに記載されたパケット値を読み取る。そして、パケット判定回路５３は、読み取ったパケット値が０であれば画像が更新されていないと判定し、１であれば画像が更新されていると判定する。このようにして、画像データが更新されているか否かを容易かつ確実に判定することができる。

　なお、ここでは、図２に示す表示制御回路６０の変形例として説明したが、図７に示す表示制御回路７０または図１２に示す表示制御回路８０においても、チェックサム回路３３をパケット判定回路５３に代えることにより、画像判定パケットに基づいて画像の更新の有無を判定することができる。

　図１７は、画像の更新がどのフレームで行われるのかを予め設定しておく表示制御回路９１の構成を示すブロック図である。図１７に示す構成要素のうち、図２に示す構成要素と同じ構成要素には同じ参照符号を付している。また、図２に示す表示制御回路６０において、ホスト１からコマンドレジスタ３７に、これから送信する予定のフレームのうち、画像の更新がどのフレームで行われるのかを予め送信し、コマンドレジスタ３７のメモリ３７ｂに格納しておく。また、チェックサム回路３３の代わりに、設定値判定回路５５を設け、設定値判定回路５５にＲＧＢデータが与えられるごとに、タイミングジェネレータ３５によってコマンドレジスタ３７のメモリ３７ｂに格納された設定値を読み出し、設定値判定回路５５に与えられた画像が更新された画像であるか否かを判定する。このような設定値判定回路５５も画像検知回路として機能する。これにより、更新された画像であるか否かの判断を迅速に行うことができる。なお、コマンドレジスタ３７のメモリ３７ｂに格納された設定値は外部から自由に書き換えることができる。

　なお、ここでは、図２に示す表示制御回路６０の変形例として説明したが、図７に示す表示制御回路７０または図１２に示す表示制御回路８０においても、チェックサム回路３３を設定値判定回路５５に代えることにより、コマンドレジスタ３７のメモリ３７ｂに記憶された設定値に基づいて画像の更新の有無を判定することができる。このように、直前に行われたリフレッシュからデータが更新されるまでの期間をタイミングジェネレータ３５のカウンタ３５ａによってカウントするので、カウントを容易かつ確実に行うことができる。

＜６．　その他＞
　上記各実施形態では液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、有機ＥＬ（Electro Luminescence）表示装置等の他の表示装置にも適用することができる。

　本発明は、休止駆動の途中で画像が更新された場合にも、休止駆動を中断して画像の更新を行うことにより視聴者が表示された画像に違和感を覚えることのない休止駆動を行うことができる表示装置に適用される。

　１…ホスト
　１５…表示部
　２０…画素形成部
　２１…薄膜トランジスタ（スイッチング素子）
　２２…液晶容量
　２３…画素電極
　２４…対向電極
　３１…インターフェース部
　３２…ＤＳＩ受信部
　３３…チェックサム回路（画像検知回路）
　３３ａ…メモリ
　３４…ラッチ回路
　３５…タイミングジェネレータ（タイミング制御回路）
　３５ａ…カウンタ
　３７…コマンドレジスタ
　３９…内蔵電源回路（共通電圧生成回路）
　５１…フレームメモリ
　５３…パケット判定回路
　６０、６１、７０、７１、８０、８１、９０…表示制御回路

Claims (19)

1. 　スイッチング素子と、前記スイッチング素子に接続された画素容量とを有する複数の画素形成部を含む表示部と、
   　前記表示部を駆動する駆動回路と、
   　外部から送信される画像データに基づいて前記駆動回路を制御する表示制御回路とを備える表示装置であって、
   　前記表示制御回路は、前記画像データによって表わされる画像が更新されていることを検知する画像検知回路を含み、
   　　前記画像検知回路は、前記表示部の画面をリフレッシュするためのリフレッシュ期間と前記画面のリフレッシュを休止するための非リフレッシュ期間とが所定の割合で現われるように所定の周期で休止駆動しているときに、前記画像データによって表わされる前記画像が更新されていることを検知したとき、前記休止駆動を中断して前記表示部の前記画面を強制的にリフレッシュすることを特徴とする、表示装置。
2. 　前記表示制御回路は、前記非リフレッシュ期間の回数をカウントするカウンタを有するタイミング制御回路をさらに含み、
   　前記タイミング制御回路は、前記カウンタによってカウントした前記回数が所定値になったとき、前記画像データによって前記表示部の前記画面をリフレッシュすることを特徴とする、請求項１に記載の表示装置。
3. 　前記画像検知回路は、前記画像データに含まれる情報に基づいて前記画像が更新されているか否かを判定し、前記画像が更新されていると判定したとき、次のフレーム期間に前記画像データを前記駆動回路に出力することを特徴とする、請求項１に記載の表示装置。
4. 　前記表示制御回路は、前記画像データを保持することができる書き換え可能なフレームメモリをさらに備え、
   　前記画像検知回路は、前記画像データに含まれる情報に基づいて前記画像が更新された画像か否かを判定すると共に、前記画像データを受信したフレーム期間に前記画像データを前記フレームメモリに書き込み、
   　前記表示部に前記更新された画像を表示するとき、前記フレームメモリから前記画像データを読み出して、前記駆動回路に送信することを特徴とする、請求項１に記載の表示装置。
5. 　前記画像検知回路は、前記画像データを前記フレームメモリに格納された前のフレームの画像データと比較することにより、前記画像データが前記更新された画像のデータか否かを判定することを特徴とする、請求項４に記載の表示装置。
6. 　前記表示制御回路は、外部から送信されるデータから前記画像データとタイミング制御信号を取り出すインターフェース部をさらに含み、
   　前記画像データは、前記フレームメモリに書き込まれ、前記タイミング制御信号はタイミング制御回路に与えられることを特徴とする、請求項４に記載の表示装置。
7. 　前記表示制御回路は、外部から送信されるコマンドに基づいて前記画像データをＲＡＭライトデータとして出力するコマンドレジスタをさらに備え、
   　前記タイミング制御回路は前記タイミング制御信号を内部で生成して出力することを特徴とする、請求項６に記載の表示装置。
8. 　前記フレームメモリに前記画像データを書き込むよりも先に、前記フレームメモリに保持された画像データを読み出すことを特徴とする、請求項４に記載の表示装置。
9. 　前記表示制御回路はタイミング制御回路をさらに含み、
   　前記タイミング制御回路は、外部の電子機器に、前記画像データを含むデータの送信を要求する送信要求信号を送信し、
   　前記外部の電子機器は、前記送信要求信号に同期させて前記データを送信することを特徴とする、請求項１に記載の表示装置。
10. 　前記画像検知回路は、メモリを有するチェックサム回路であり、
    　前記チェックサム回路は、前記画像データのチェックサム演算を行うことにより求めたチェックサム値を、前記メモリに記憶されたチェックサム値と比較することによって、前記画像データが前のフレームの画像データと同じか否かをチェックすることを特徴とする、請求項１に記載の表示装置。
11. 　前記画像検知回路は、前記画像データのヘッダに含まれる画像判定パケットに記載された画像更新情報に基づいて、前記画像データが更新された画像のデータか否かを判定することを特徴とする、請求項１に記載の表示装置。
12. 　前記表示制御回路は、送信を予定されている前記画像データが更新された画像のデータか否かを示す画像更新情報を予め格納するコマンドレジスタをさらに備え、
    　前記画像検知回路は、前記画像データを受信するごとに、前記コマンドレジスタに格納された前記画像更新情報を読み出して前記画像データが前記更新された画像のデータか否かを判定することを特徴とする、請求項１に記載の表示装置。
13. 　前記画像更新情報は、外部から変更することができることを特徴とする、請求項１２に記載の表示装置。
14. 　前記画素容量は、前記スイッチング素子に接続された画素電極と共通電圧が印加される対向電極とを含み、
    　前記表示制御回路は、前記所定の周期ごとに前記画素電極と前記対向電極との間に印加される電圧の極性を反転させることにより前記共通電圧を生成する共通電圧生成回路をさらに含み、
    　前記共通電圧生成回路は、前記画像検知回路によって前記画像データが更新されたことを検知したとき、直前の走査期間から前記画像データが更新されたときまでの期間と同じ期間に、前記画像の更新を検知したときと異なる極性の前記共通電圧を前記対向電極と前記画素電極との間に印加することを特徴とする、請求項１に記載の表示装置。
15. 　前記表示制御回路はカウンタを有するタイミング制御回路をさらに含み、
    　前記タイミング制御回路は、直前のリフレッシュから前記画像データが更新されたときまでの期間を前記カウンタによってカウントすることを特徴とする、請求項１４に記載の表示装置。
16. 　前記スイッチング素子は、前記表示部内に形成された走査線に制御端子が接続され、前記表示部内に形成された信号線に第１導通端子が接続され、表示すべき画像に応じた電圧が印加されるべき、前記表示部内の画素電極に第２導通端子が接続され、酸化物半導体によりチャネル層が形成された薄膜トランジスタであることを特徴とする、請求項１から１５のいずれか１項に記載の表示装置。
17. 　複数の画素形成部を含む表示部と、前記表示部を駆動する駆動回路と、外部から送信される画像データに基づいて前記駆動回路を制御する表示制御回路とを備える表示装置の駆動方法であって、
    　前記表示制御回路は、前記画像データによって表わされる画像が更新されていることを検知する画像検知回路を含み、
    　前記表示部の画面をリフレッシュするためのリフレッシュ期間と前記画面のリフレッシュを休止するための非リフレッシュ期間とが所定の割合で現われるように前記表示部の前記画面を休止駆動しているときに、前記外部から送信される前記画像データによって表わされる画像が更新されていることを検知したとき、前記休止駆動を中止して前記表示部の前記画面を強制的にリフレッシュするステップを備えていることを特徴とする、表示装置の駆動方法。
18. 　前記強制的にリフレッシュするステップは、
    　　前記画像データに含まれる情報に基づいて前記画像データが更新された画像のデータか否かを判定するステップと、
    　　前記画像データが前記更新された画像のデータであると判定されたとき、次のフレーム期間に前記画像データを前記駆動回路に出力するステップとをさらに備えることを特徴とする、請求項１７に記載の表示装置の駆動方法。
19. 　前記表示制御回路は、前記画像データを保持することができる書き換え可能なフレームメモリをさらに備え、
    　前記画像データに含まれる情報に基づいて前記画像データが更新された画像のデータか否かを判定するステップと、
    　前記画像データが前記更新された画像のデータであると判定されたとき、前記画像データを受信したフレーム期間に前記画像データを前記フレームメモリに書き込むステップと、
    　前記表示部に画像を表示するとき、前記フレームメモリから前記画像データを読み出して、前記駆動回路に送信するステップとさらに備えることを特徴とする、請求項１７に記載の表示装置の駆動方法。

Images