CN110474709B - 编码方法、设备及可读存储介质 - Google Patents
编码方法、设备及可读存储介质 Download PDFInfo
- Publication number
- CN110474709B CN110474709B CN201810451074.5A CN201810451074A CN110474709B CN 110474709 B CN110474709 B CN 110474709B CN 201810451074 A CN201810451074 A CN 201810451074A CN 110474709 B CN110474709 B CN 110474709B
- Authority
- CN
- China
- Prior art keywords
- bit
- bit stream
- bits
- stream
- bitstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000014509 gene expression Effects 0.000 description 15
- 230000009191 jumping Effects 0.000 description 13
- 230000015654 memory Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种编码方法，该方法包括：对第一比特流进行质量判断；若第一比特流不满足预设的质量标准，则对第一比特流进行转换，并输出第二比特流，其中，对第一比特流进行转换，并输出第二比特流的步骤包括：对不满足预设的质量标准的第一比特流中的第一特定位集进行逻辑运算；若逻辑运算的结果为第一结果，则对第一比特流中的第二特定位集进行取反；若逻辑运算的结果为第二结果，则对第一比特流中的第三特定位集进行取反。本发明还公开了一种编码装置和可读存储介质。通过上述方式，本发明能够保障第三比特流的编码质量。
Description
技术领域
本发明涉及数据传输领域，特别是涉及一种编码方法、设备及可读存储介质。
背景技术
在串行数据传输中，传输的数据可以被编码成包含有时钟频率分量的码流，使得接收端可以从码流中提取时钟同步信息，时钟同步信息可以保证接收端按照正确的时序从接收到的信号中再生出原始数据。
4B5B是常用的编码，将输入的4位数据转换为5位后输出。一般使用查找设计好的码表来完成编码和译码工作，因此发送端和接收端都需要额外的存储器来存储码表。4B5B编码还可能降低编码质量，即逻辑值相同的连续位数量过多，例如在使用4B5B编码传输8位数据时。低质量的编码不利于接收端提取时钟同步信息，并且带来较大的直流分量，提高误码率。
发明内容
本发明主要解决的技术问题是提供一种编码方法、设备及可读存储介质，能够解决现有技术中的编码可能降低编码质量的问题。
为了解决上述技术问题，本发明提供了一种编码方法，该方法包括：对第一比特流进行质量判断；若第一比特流不满足预设的质量标准，则对第一比特流进行转换，并输出第二比特流，其中，对第一比特流进行转换，并输出第二比特流的步骤包括：对不满足预设的质量标准的第一比特流中的第一特定位集进行逻辑运算；若逻辑运算的结果为第一结果，则对第一比特流中的第二特定位集进行取反；若逻辑运算的结果为第二结果，则对第一比特流中的第三特定位集进行取反。
为了解决上述技术问题，本发明提供了一种编码装置，该装置包括处理器，处理器用于执行指令以实现前述的方法。
为了解决上述技术问题，本发明提供了一种可读存储介质，存储有指令，指令被执行时实现前述的方法。
本发明的有益效果是：在编码过程中先判断第一比特流是否满足预设的质量标准，对不满足质量标准的第一比特流进行转换，并输出第二比特流，然后将输出的所述第一比特流或所述第二比特流与标识位进行组合，以形成第三比特流，转换之后第二比特流相比于第一比特流的编码质量得到了提升，第三比特流的编码质量得到保障。
附图说明
图1是本发明编码方法一实施例的流程示意图；
图2是本发明编码方法一具体实施例中的图1中S3的具体流程示意图；
图3是本发明编码方法又一具体实施例中的图1中S3的具体流程示意图；
图4是本发明编码方法又一具体实施例中的图1中S4的具体流程示意图；
图5是本发明编码方法又一具体实施例的流程示意图；
图6是本发明编码方法又一具体实施例的流程示意图；
图7是本发明编码方法又一具体实施例的流程示意图；
图8是本发明编码方法又一具体实施例的流程示意图；
图9是本发明编码设备一实施例的结构示意图；
图10是本发明可读存储介质一实施例的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细说明。以下各实施例中不冲突的可以相互结合。
如图1所示，本发明编码方法一实施例包括：
S1：对第一比特流进行质量判断。
第一比特流可以为未经编码的数据，其位数可以根据实际传输需求而定，例如8位、16位等。质量判断可以为判断第一比特流的质量是否满足预设的质量标准。该质量标准可以与第一比特流中逻辑值相同的连续位有关。一般来说，满足质量标准的第一比特流中的逻辑值相同的连续位数不超过一阈值，该阈值的大小可以与第一比特流的位数相关，例如第一比特流的位数的一半加上一个正整数。
在本发明一具体实施例中，第一比特流为8位比特流的情况下，若第一比特流满足以下条件a、b、c和d中的至少一个，则判定第一比特流不满足质量标准：
a.第一比特流中的第4位至第7位的逻辑值相同；
b.第一比特流中的第1位至第6位的逻辑值相同；
c.第一比特流中的第0位至第5位的逻辑值相同；
d.第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与第6位和第7位的逻辑值相反。
可选的，可以将上述判断方式转换为对以下逻辑表达式计算结果的判断：
NAND(NAND(bm[4～7]),NAND(bm[1～6]),NAND(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])),OR(bm[4～7]),OR(bm[1～6]),OR(bm[0～5]))(1)
其中，NAND为与非操作，OR为或操作，bm[i～j]为第一比特流的第i位至第j位，i和j均为0至7中的整数且i<j。
在式(1)中，当第一比特流的第4位至第7位均为1时，NAND(bm[4～7])为0。
当第一比特流的第1位至第6位均为1时，NAND(bm[1～6])为0。
当第一比特流的第0位至第5位均为1时，NAND(bm[0～5])为0。
当第一比特流的第6位至第7位均为1且第一比特流的第0位至第4位均为0时，NAND(bm[6～7])为0，OR(bm[0～4])为0，OR(NAND(bm[6～7]),OR(bm[0～4]))为0。
当第一比特流的第6位至第7位均为0且第一比特流的第0位至第4位均为1时，OR(bm[6～7])为0，NAND(bm[0～4])为0，OR(OR(bm[6～7]),NAND(bm[0～4]))为0。
当第一比特流的第4位至第7位均为0时，OR(bm[4～7])为0。
当第一比特流的第1位至第6位均为0时，OR(bm[1～6])为0。
当第一比特流的第0位至第5位均为0时，OR(bm[0～5])为0。
若式(1)的计算结果为1，意味着NAND(bm[4～7]),NAND(bm[1～6]),NAND(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])),OR(bm[4～7]),OR(bm[1～6]),OR(bm[0～5])中的至少一个为0，结合上面的各个逻辑式为0的条件，可以得到第一比特流满足条件a、b、c和d中的至少一个，则第一比特流不满足质量标准。若式(1)的计算结果为0，则第一比特流满足质量标准。
在本发明另一具体实施例中，第一比特流为8位比特流的情况下，若第一比特流同时满足以下所有条件e、f、g和h，则判定第一比特流满足质量标准：
e.第一比特流中的第4位至第7位中的至少两位的逻辑值不同；
f.第一比特流中的第1位至第6位中的至少两位的逻辑值不同；
g.第一比特流中的第0位至第5位中的至少两位的逻辑值不同；
h.满足以下子条件中的至少一个：
h1.第一比特流中的第6位和第7位的逻辑值不同。
h2.第一比特流中的第0位至第4位的逻辑值不同。
h3.第一比特流中的第6位和第7位的逻辑值相同。第0位至第4位的逻辑值相同，且与第6位和第7位的逻辑值相同。
可选的，可以将上述判断方式转换为对以下逻辑表达式计算结果的判断：
AND(XOR(bm[4～7]),XOR(bm[1～6]),XOR(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4])))(2)
其中，AND为与操作，NAND为与非操作，OR为或操作，XOR为异或操作；bm[i-j]为第一比特流的第i位至第j位，i和j均为0至7中的整数且i<j。
在式(2)中，当第一比特流的第4位至第7位的逻辑值不同(即其中至少两位的逻辑值不同)时，XOR(bm[4～7])为1。
当第一比特流的第1位至第6位的逻辑值不同时，XOR(bm[1～6])为1。
当第一比特流的第0位至第5位的逻辑值不同时，XOR(bm[0～5])为1。
bm[6～7]和bm[0～4]可以联合讨论。
当第一比特流的第6位和第7位的逻辑值不同时，NAND(bm[6～7])和OR(bm[6～7])均为1，无论第一比特流的第0位至第4位的逻辑值是否相同，OR(NAND(bm[6～7]),OR(bm[0～4]))和OR(OR(bm[6～7]),NAND(bm[0～4]))均为1。
当第一比特流的第0位至第4位的逻辑值不同时，NAND(bm[0～4])和OR(bm[0～4])均为1，无论第一比特流的第6位和第7位的逻辑值是否相同，OR(NAND(bm[6～7]),OR(bm[0～4]))和OR(OR(bm[6～7]),NAND(bm[0～4]))均为1。
在第一比特流的第6位和第7位的逻辑值相同且第一比特流的第0位至第4位的逻辑值相同的情况下：当第一比特流第6位和第7位均为0时，NAND(bm[6～7])为1，OR(NAND(bm[6～7]),OR(bm[0～4]))为1，同时OR(bm[6～7])为0，要满足OR(OR(bm[6～7]),NAND(bm[0～4]))为1，NAND(bm[0～4])应为1，即第一比特流的第0位至第4位均为0；当第一比特流第6位和第7位均为1时，OR(bm[6～7])为1，OR(OR(bm[6～7]),NAND(bm[0～4]))为1，同时NAND(bm[6～7])为0，要满足OR(NAND(bm[6～7]),OR(bm[0～4]))为1，OR(bm[0～4])应为1，即第一比特流的第0位至第4位均为1。
若式(2)的计算结果为1，意味着XOR(bm[4～7]),XOR(bm[1～6]),XOR(bm[0～5]),OR(NAND(bm[6～7]),OR(bm[0～4])),OR(OR(bm[6～7]),NAND(bm[0～4]))均为1，结合前一段的描述可以得到第一比特流同时满足所有条件e、f、g和h，则第一比特流满足质量标准。若式(2)的计算结果为0，则第一比特流不满足质量标准。
经过质量判断后，若第一比特流满足质量标准，则跳转到S2；若第一比特流不满足质量标准，则跳转到S3。
S2：输出第一比特流。
第一比特流满足预设的质量标准的情况下，不需要提高第一比特流的编码质量，可以直接输出。
跳转到S4。
S3：对第一比特流进行转换，并输出第二比特流。
转换的目的是为了提高第一比特流的编码质量。一般而言，转换之后得到的第二比特流可以满足预设的质量标准。输出第二比特流后跳转到S4。
如图2所示，在本发明一具体实施例中，本步骤可以具体包括：
S31：对第一比特流中的第一特定位集进行逻辑运算。
逻辑运算的结果可以为第一结果或第二结果，第一结果与第二结果不同。
若逻辑运算的结果为第一结果，则跳转到S32；若逻辑运算的结果为第二结果，则跳转到S33。
S32：对第一比特流中的第二特定位集进行取反。
S33：对第一比特流中的第三特定位集进行取反。
第一特定位集、第二特定位集、第三特定位集中包括至少一位。一般而言，第二特定位集和第三特定位集中的至少部分位不同。
完成取反之后的第一比特流即可作为第二比特流输出。
举例说明，第一比特流为8位比特流时，可以对第一比特流中的第0位和第1位进行异或操作。若异或操作的结果为1，意味着第一比特流中的第0位和第1位不同，第一比特流中的高位中连续多位逻辑值相同的可能性较大，则对第一比特流中的第4位、第5位和第7位进行取反；若异或操作的结果为0，意味着第一比特流中的第0位和第1位相同，第一比特流中的低位中连续多位逻辑值相同的可能性较大，则对第一比特流中的第0位、第3位、第5位和第6位进行取反。
如图3所示，在本发明又一具体实施例中，本方法可以包括：
S35：利用第一比特流或第二比特流对第三比特流进行赋值。
S36：对赋值后的第三比特流中与至少部分第一特定位集、第二特定位集或第三特定位集对应的位进行逻辑运算或进行取反。
本实施例与图2对应的实施例的主要区别在于对第三比特流进行了逻辑运算或取反操作。例如可以先对第一比特流中的第一特定位集进行逻辑运算，然后将第一比特流赋值给第三比特流，再对第三比特流进行取反。又或者先对第一比特流中的第一特定位集进行逻辑运算，然后对第一比特流中的第二/第三特定位集中的一部分进行取反得到第二比特流，然后将第二比特流赋值给第三比特流，再对第三比特流中与第二/第三特定位集的剩余部分对应的位进行取反。在最后一种情况中，取反操作分为两步，分别对第一比特流和第三比特流进行。在其他实施例中，取反操作也可以对第一比特流和第二比特流进行、或者第一、第二和第三比特流进行。
举例说明，第一比特流为8位比特流时，可以对第一比特流中的第0位和第1位进行异或操作。若异或操作的结果为1，意味着第一比特流中的第0位和第1位不同，第一比特流中的高位中连续多位逻辑值相同的可能性较大，则对第一比特流中的第4位和第7位进行取反；若异或操作的结果为0，意味着第一比特流中的第0位和第1位相同，第一比特流中的低位中连续多位逻辑值相同的可能性较大，则对第一比特流中的第0位、第3位和第6位进行取反。第一比特流经过第一次取反之后得到第二比特流，然后将第二比特流赋值给第三比特流，再对第三比特流中的第6位相当于第一/第二比特流中的第5位)进行取反(无论异或操作的结果是0还是1)。
S4：将输出的第一比特流或第二比特流与标识位进行组合，以形成第三比特流。
标识位的位数可以为1，也可以为更多。具体的，可以将标识位直接插入第一/第二比特流前/中/后以形成第三比特流，也可以将第一/第二比特流的至少部分位进行逻辑运算后插入标识位，也可以采用其他组合方式，在此不做限制。一般而言，标识位与第一/第二比特流的组合不应影响编码质量，即第三比特流仍满足预设的质量标准。为实现这一目标，标识位的逻辑值可以与其插入之后的相邻位(一位或者两位)中的至少一位的逻辑值不同。例如，标识位插入在第一/第二比特流的第0位之前，标识位的逻辑值与第一/第二比特流的第0位的逻辑值不同。
如图4所示，在本发明又一具体实施例中，本步骤可以具体包括：
S41：若输出的为第一比特流，则利用第一比特流的特定位以第二赋值方式对标识位赋值并将标识位与第一比特流进行组合；若输出的为第二比特流，则利用第二比特流的特定位以第一赋值方式对标识位赋值，并将标识位与第二比特流进行组合。
标识位可以是第一/第二比特流中的任意位。组合之后的第三比特流中，标识位可以与特定位对应的位相邻，也可以不相邻。第一赋值方式不同于第二赋值方式，以通过标识位和特定位能够区分第三比特流是否进行过质量调整。例如，第一赋值方式可以为直接赋值和取反赋值中的一种，第二赋值方式可以为直接赋值和取反赋值中的另一种。接收端可以通过标识位和特定位的异或结果来判断收到的第三比特流是否经过质量调整，从而选择不同的解码方式。举例说明，
若输出的为第一比特流，则可以将第三比特流的第0位(即标识位)的逻辑值设置为等于第一比特流的第0位的取反结果，其中第三比特流的第1位及后续位由第一比特流的第0位及后续位进行赋值获得。赋值和标识位设置之间的顺序并无限制，可以先将第一比特流的第0位的取反结果赋值给标识位，然后再将第一比特流的第0位及后续位赋值给第三比特流的第1位及后续位；也可以先将第一比特流的第0位及后续位赋值给第三比特流的第1位及后续位，然后再将第一比特流的第0位的取反结果或者第三比特流的第1位的取反结果赋值给标识位。
若输出的为第二比特流，则可以将第三比特流的第0位(即标识位)的逻辑值设置为等于第二比特流的第0位，其中第三比特流的第1位及后续位由第二比特流的第0位及后续位进行赋值获得。赋值和标识位设置之间的顺序并无限制，可以先将第二比特流的第0位赋值给标识位，然后再将第二比特流的第0位及后续位赋值给第三比特流的第1位及后续位；也可以先将第二比特流的第0位及后续位赋值给第三比特流的第1位及后续位，然后再将第二比特流的第0位或者第三比特流的第1位赋值给标识位。
在上面的例子中，标识位的逻辑值设置为等于第一比特流的第0位的取反结果或者等于第二比特流的第0位。实际也可以反过来，即标识位的逻辑值设置为等于第一比特流的第0位或者等于第二比特流的第0位的取反结果。
通过本实施例的实施，在编码过程中先判断第一比特流是否满足预设的质量标准，对不满足质量标准的第一比特流进行转换，并输出第二比特流，然后将输出的第一比特流或第二比特流与标识位进行组合，以形成第三比特流，转换之后第二比特流相比于第一比特流的编码质量得到了提升，从而保证了第三比特流的编码质量。
下面结合附图举例说明完整的编码过程。
如图5所示，在本发明又一具体实施例中，编码方法包括：
S101：获取第一比特流bm[0～7]。
S102：判断逻辑表达式(1)的计算结果是否为1。
图中的＝＝表示等于，＝表示赋值。
若逻辑表达式(1)的计算结果为1，则跳转到S103；若逻辑表达式(1)的计算结果为0，则跳转到S107。
S103：判断XOR(bm[0～1])的计算结果是否为1。
若XOR(bm[0～1])的计算结果为1，则跳转到S104；若XOR(bm[0～1])的计算结果为0，则跳转到S105。
S104：对bm[4]和bm[7]取反。
bm[]或bn[]前的～表示取反。
其余位不变，得到第二比特流，跳转到S106。
S105：对bm[0]、bm[3]和bm[6]取反。
其余位不变，得到第二比特流，跳转到S106。
S106：将第二比特流赋值给第三比特流的第1～8位，对第三比特流的第6位(bn[6]，等于第一和第二比特流的第5位)取反，将第二比特流的第0位赋值给第三比特流的第0位(bn[0]，为标识位)。
得到第三比特流bn[0～8]。
S107：将第一比特流赋值给第三比特流的第1～8位。
S108：将第三比特流的第0位(即标识位)设置为1。
得到第三比特流bn[0～8]。
如图6所示，在本发明又一具体实施例中，编码方法包括：
S201：获取第一比特流bm[0～7]。
S202：判断逻辑表达式(2)的计算结果是否为1。
图中的＝＝表示等于，＝表示赋值。
若逻辑表达式(2)的计算结果为1，则跳转到S203；若逻辑表达式(2)的计算结果为0，则跳转到S207。
S203：将第一比特流赋值给第三比特流的第1～8位。
S204：将第一比特流的第0位(等于第三比特流的第1位)的取反结果赋值给第三比特流的第0位(即标识位)。
得到第三比特流bn[0～8]。
S205：判断XOR(bm[0～1])的计算结果是否为1。
若XOR(bm[0～1])的计算结果为1，则跳转到S206；若XOR(bm[0～1])的计算结果为0，则跳转到S207。
S206：对bm[4]和bm[7]取反。
bm[]或bn[]前的～表示取反。
其余位不变，得到第二比特流，跳转到S208。
S207：对bm[0]、bm[3]和bm[6]取反。
其余位不变，得到第二比特流，跳转到S208。
S208：将第二比特流赋值给第三比特流的第1～8位，对第三比特流的第6位(bn[6]，等于第一和第二比特流的第5位)取反，将第二比特流的第0位赋值给第三比特流的第0位(bn[0]，为标识位)。
得到第三比特流bn[0～8]。
如图7所示，在本发明又一具体实施例中，编码方法包括：
S301：获取第一比特流bm[0～7]。
S302：判断逻辑表达式(1)的计算结果是否为1。
图中的＝＝表示等于，＝表示赋值。
若逻辑表达式(1)的计算结果为1，则跳转到S303；若逻辑表达式(1)的计算结果为0，则跳转到S308。
S303：判断XOR(bm[0～1])的计算结果是否为1。
若XOR(bm[0～1])的计算结果为1，则跳转到S304；若XOR(bm[0～1])的计算结果为0，则跳转到S305。
S304：对bm[4]和bm[7]取反。
bm[]或bn[]前的～表示取反。
跳转到S306。
S305：对bm[0]、bm[3]和bm[6]取反。
跳转到S306。
S306：对bm[5]取反。
其余位不变，得到第二比特流。
S307：将第二比特流的第0位的取反结果赋值给第三比特流的第0位(bn[0]，为标识位)，并将第二比特流赋值给第三比特流的第1～8位。
S308：将第一比特流赋值给第三比特流的第1～8位。
S309：判断第三比特流的第1位(等于第一比特流的第0位)是否为1。
若第三比特流的第1位为1，则跳转到S310；若第三比特流的第1位为0，则跳转到S311。
S310：将第三比特流的第0位(即标识位)设置为1。
得到第三比特流bn[0～8]。
S311：将第三比特流的第0位(即标识位)设置为0。
得到第三比特流bn[0～8]。
得到第三比特流bn[0～8]。
如图8所示，在本发明又一具体实施例中，编码方法包括：
S401：获取第一比特流bm[0～7]。
图中的＝＝表示等于，＝表示赋值。
S402：判断逻辑表达式(1)的计算结果是否为1。
若逻辑表达式(1)的计算结果为1，则跳转到S403；若逻辑表达式(1)的计算结果为0，则跳转到S407。
S403：判断XOR(bm[0～1])的计算结果是否为1。
若XOR(bm[0～1])的计算结果为1，则跳转到S404；若XOR(bm[0～1])的计算结果为0，则跳转到S405。
S404：对bm[4]、bm[5]和bm[7]取反。
bm[]或bn[]前的～表示取反。
其余位不变，得到第二比特流，跳转到S406。
S405：对bm[0]、bm[3]、bm[5]和bm[6]取反。
其余位不变，得到第二比特流，跳转到S406。
S406：将第二比特流的第0位的取反结果赋值给第三比特流的第0位(bn[0]，为标识位)，并将第二比特流赋值给第三比特流的第1～8位。
得到第三比特流bn[0～8]。
S407：将第一比特流赋值给第三比特流的第1～8位。
S408：判断第三比特流的第1位(等于第一比特流的第0位)是否为1。
若第三比特流的第1位为1，则跳转到S409；若第三比特流的第1位为0，则跳转到S410。
S409：将第三比特流的第0位(即标识位)设置为1。
得到第三比特流bn[0～8]。
S410：将第三比特流的第0位(即标识位)设置为0。
得到第三比特流bn[0～8]。
如图9所示，本发明编码设备一实施例包括：处理器110。除此之外，编码设备还可以包括存储器(图中未画出)。
处理器110控制编码设备的操作，处理器110还可以称为CPU(Central ProcessingUnit，中央处理单元)。处理器110可能是一种集成电路芯片，具有信号序列的处理能力。处理器110还可以是通用处理器、数字信号序列处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
处理器110用于执行指令以实现本发明编码方法任一实施例及可能的组合所提供的方法。
如图10所示，本发明可读存储介质一实施例包括存储器210，存储器210存储有指令，该指令被执行时实现本发明编码方法任一实施例及可能的组合所提供的方法。
存储器210可以包括只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、闪存(Flash Memory)、硬盘、光盘等。
在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (12)
1.一种编码方法，其特征在于，所述方法包括：
对第一比特流进行质量判断；
若所述第一比特流不满足预设的质量标准，则对所述第一比特流进行转换，并输出第二比特流，
其中，所述对所述第一比特流进行转换，并输出第二比特流的步骤包括：
对不满足预设的质量标准的第一比特流中的第一特定位集进行逻辑运算；
若所述逻辑运算的结果为第一结果，则对所述第一比特流中的第二特定位集进行取反；
若所述逻辑运算的结果为第二结果，则对所述第一比特流中的第三特定位集进行取反；
所述第一比特流为8位比特流；
所述对所述第一比特流进行转换，并输出第二比特流的步骤包括：
对所述第一比特流中的第0位和第1位进行异或操作；
若异或操作的结果为1，则对所述第一比特流中的第4位、第5位和第7位进行取反；
若异或操作的结果为0，则对所述第一比特流中的第0位、第3位、第5位和第6位进行取反。
2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：
利用所述第一比特流或第二比特流对第三比特流进行赋值；
其中所述对所述第一比特流中的第一特定位集进行逻辑运算的步骤、所述对所述第一比特流中的第二特定位集进行取反的步骤或者所述对所述第一比特流中的第三特定位集进行取反的步骤包括：
对赋值后的所述第三比特流中与至少部分所述第一特定位集、所述第二特定位集或所述第三特定位集对应的位进行逻辑运算或进行取反。
3.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：
利用所述第二比特流的第0位及后续位对第三比特流的第1位及后续位进行赋值；
其中，对所述第一比特流中的第0位、第3位、第4位、第6位、第7位进行取反是针对所述第一比特流进行操作，对所述第一比特流中的第5位进行取反是针对所述第三比特流中的第6位进行操作。
4.根据权利要求1所述的方法，其特征在于，所述第一比特流为8位比特流；
所述对第一比特流进行质量判断的步骤包括：
若所述第一比特流满足以下条件中的至少一个，则判定所述第一比特流不满足所述质量标准：
所述第一比特流中的第4位至第7位的逻辑值相同；
所述第一比特流中的第1位至第6位的逻辑值相同；
所述第一比特流中的第0位至第5位的逻辑值相同；
所述第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与所述第6位和第7位的逻辑值相反。
5.根据权利要求1所述的方法，其特征在于，所述第一比特流为8位比特流；所述对第一比特流进行质量判断的步骤包括：
若所述第一比特流同时满足以下条件，则判定所述第一比特流满足所述质量标准：
所述第一比特流中的第4位至第7位中的至少两位的逻辑值不同；
所述第一比特流中的第1位至第6位中的至少两位的逻辑值不同；
所述第一比特流中的第0位至第5位中的至少两位的逻辑值不同；
并且满足以下子条件中的至少一个：
所述第一比特流中的第6位和第7位的逻辑值不同；
所述第一比特流中的第0位至第4位的逻辑值不同；或者
所述第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与所述第6位和第7位的逻辑值相同。
6.根据权利要求1所述的方法，其特征在于，所述方法进一步包括:
将输出的所述第二比特流与标识位进行组合，以形成第三比特流,其中所述标识位由所述第二比特流的特定位赋值获得。
7.根据权利要求6所述的方法，其特征在于，所述方法进一步包括：
若所述第一比特流满足预设的质量标准，则输出所述第一比特流；
将输出的所述第一比特流与标识位进行组合，以形成第三比特流。
8.根据权利要求7所述的方法，其特征在于，所述将输出的所述第二比特流与标识位进行组合，以形成第三比特流包括：
利用所述第二比特流的特定位以第一赋值方式对所述标识位赋值，并将所述标识位与所述第二比特流进行组合；
所述将输出的所述第一比特流与标识位进行组合，以形成第三比特流包括：
利用所述第一比特流的特定位以第二赋值方式对所述标识位赋值并将所述标识位与所述第一比特流进行组合；
其中所述第一赋值方式不同于所述第二赋值方式，以通过所述标识位和所述特定位能够区分所述第三比特流是否进行过质量调整。
9.根据权利要求8所述的方法，其特征在于，所述第一赋值方式为直接赋值和取反赋值中的一种，所述第二赋值方式为直接赋值和取反赋值中的另一种。
10.根据权利要求9所述的方法，其特征在于，所述利用所述第二比特流的特定位以第一赋值方式对所述标识位赋值的步骤包括：
将所述第三比特流的第0位的逻辑值设置为等于所述第二比特流的第0位，其中所述第三比特流的第1位及后续位由所述第二比特流的第0位及后续位进行转换和赋值获得；
所述利用所述第一比特流的特定位以第二赋值方式对所述标识位赋值的步骤包括：
将所述第三比特流的第0位的逻辑值设置为等于所述第一比特流的第0位的取反结果，其中所述第三比特流的第1位及后续位由所述第一比特流的第0位及后续位进行赋值获得。
11.一种编码设备，其特征在于，包括处理器，所述处理器用于执行指令以实现如权利要求1-10中任一项所述的方法。
12.一种可读存储介质，存储有指令，其特征在于，所述指令被执行时实现如权利要求1-10中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810451074.5A CN110474709B (zh) | 2018-05-11 | 2018-05-11 | 编码方法、设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810451074.5A CN110474709B (zh) | 2018-05-11 | 2018-05-11 | 编码方法、设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110474709A CN110474709A (zh) | 2019-11-19 |
| CN110474709B true CN110474709B (zh) | 2021-11-05 |
Family
ID=68504410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810451074.5A Active CN110474709B (zh) | 2018-05-11 | 2018-05-11 | 编码方法、设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110474709B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112492386A (zh) * | 2020-11-09 | 2021-03-12 | Tcl华星光电技术有限公司 | 解码方法、解码装置及可读存储介质 |
| CN112929032A (zh) * | 2021-01-26 | 2021-06-08 | Tcl华星光电技术有限公司 | 数据编码方法、装置、存储介质及计算机设备 |
| CN113407358B (zh) * | 2021-03-19 | 2023-10-31 | Tcl华星光电技术有限公司 | 数据编码方法、装置及存储介质 |
| CN113438051A (zh) * | 2021-06-11 | 2021-09-24 | Tcl华星光电技术有限公司 | 编码方法、编码装置及存储介质 |
| CN113473130B (zh) * | 2021-06-21 | 2023-10-03 | Tcl华星光电技术有限公司 | 编码方法、解码方法、编码装置、解码装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101039165A (zh) * | 2006-03-14 | 2007-09-19 | 华为技术有限公司 | 基于多天线自适应调制编码的信息反馈方法及其装置 |
| CN102497249A (zh) * | 2011-10-07 | 2012-06-13 | 友达光电股份有限公司 | 编码方法、编码装置、解码方法、解码装置、数据传送装置及数据接收装置 |
| CN104360976A (zh) * | 2014-11-27 | 2015-02-18 | 杭州国芯科技股份有限公司 | 一种ddr接口的数据编解码方法 |
| CN107293305A (zh) * | 2017-06-21 | 2017-10-24 | 惠州Tcl移动通信有限公司 | 一种基于盲源分离算法改善录音质量的方法及其装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077743A (en) * | 1989-09-20 | 1991-12-31 | Board Of Trustees Of The University Of Illinois | System and method for decoding of convolutionally encoded data |
| US7586924B2 (en) * | 2004-02-27 | 2009-09-08 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Apparatus and method for coding an information signal into a data stream, converting the data stream and decoding the data stream |
| CN104052577B (zh) * | 2014-06-23 | 2017-11-24 | 硅谷数模半导体（北京）有限公司 | 信号传输的处理方法和装置及视频数据的传输方法和系统 |
| CN104679448B (zh) * | 2015-02-05 | 2017-10-03 | 深圳市硅格半导体有限公司 | 数据比特流转换的方法和装置 |
-
2018
- 2018-05-11 CN CN201810451074.5A patent/CN110474709B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101039165A (zh) * | 2006-03-14 | 2007-09-19 | 华为技术有限公司 | 基于多天线自适应调制编码的信息反馈方法及其装置 |
| CN102497249A (zh) * | 2011-10-07 | 2012-06-13 | 友达光电股份有限公司 | 编码方法、编码装置、解码方法、解码装置、数据传送装置及数据接收装置 |
| CN104360976A (zh) * | 2014-11-27 | 2015-02-18 | 杭州国芯科技股份有限公司 | 一种ddr接口的数据编解码方法 |
| CN107293305A (zh) * | 2017-06-21 | 2017-10-24 | 惠州Tcl移动通信有限公司 | 一种基于盲源分离算法改善录音质量的方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110474709A (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110474709B (zh) | 编码方法、设备及可读存储介质 | |
| CN110474711B (zh) | 编码方法、设备及可读存储介质 | |
| CN108768587B (zh) | 编码方法、设备及可读存储介质 | |
| CN108847916B (zh) | 编码方法、设备及可读存储介质 | |
| CN108777606B (zh) | 解码方法、设备及可读存储介质 | |
| CN110474710B (zh) | 编码方法、设备及可读存储介质 | |
| US11817882B2 (en) | Decoding method, decoding device, and readable storage medium | |
| CN104052577A (zh) | 信号传输的处理方法和装置及视频数据的传输方法和系统 | |
| KR100969748B1 (ko) | 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템 | |
| US9749122B2 (en) | Method of synchronizing a fountain code transmitting end and receiving end | |
| CN108768906B (zh) | 加扰方法、设备及可读存储介质 | |
| CN109309548B (zh) | 编码方法、设备及可读存储介质 | |
| CN108965173B (zh) | 解扰方法、设备及可读存储介质 | |
| CN110620635A (zh) | 解码方法、设备及可读存储介质 | |
| CN113542377B (zh) | 一种将不同格式码流下载到fpga的方法及系统 | |
| CN110087080B (zh) | 解码方法、设备及可读存储介质 | |
| JP2007306212A (ja) | 送信装置、受信装置、通信システム、及び通信方法 | |
| US7903004B2 (en) | Decoding apparatus and method | |
| CN111193648B (zh) | 降低can总线负载的数据发送方法、终端设备及存储介质 | |
| CN105099571A (zh) | 一种音频通信方法 | |
| CN111600784B (zh) | 数据处理方法、网络设备、主控板及逻辑芯片 | |
| CN113407358B (zh) | 数据编码方法、装置及存储介质 | |
| CN109639608B (zh) | 数据编码的方法 | |
| CN111491306B (zh) | 子帧识别方法、装置、存储介质及电子设备 | |
| CN112702068B (zh) | 编码数据处理方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |