CN108965173B

CN108965173B - 解扰方法、设备及可读存储介质

Info

Publication number: CN108965173B
Application number: CN201810619509.2A
Authority: CN
Inventors: 王拂依; 张裕桦; 曹丹
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd
Current assignee: TCL Huaxing Photoelectric Technology Co Ltd
Priority date: 2018-06-12
Filing date: 2018-06-12
Publication date: 2020-07-31
Anticipated expiration: 2038-06-12
Also published as: CN108965173A; WO2019237625A1

Abstract

本发明公开了一种解扰方法，该方法包括：利用前一解扰序列获取当前解扰序列，其中当前解扰序列的第一位集是由前一解扰序列的第二位集直接赋值得到的，当前解扰序列的第三位集是由前一解扰序列中的特征位集的逻辑运算结果赋值得到的，第三位集由当前解扰序列中除第一位集之外的所有其他位组成，特征位集包括多个特征位，其中至少两个特征位之间的间距大于或等于序列长度的一半；利用当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据。本发明还公开了一种解扰装置和可读存储介质。通过上述方式，本发明能够降低误码率并减少传输过程中的电磁干扰。

Description

解扰方法、设备及可读存储介质

技术领域

本发明涉及数据传输领域，特别是涉及一种解扰方法、设备及可读存储介质。

背景技术

在串行数据传输中，传输的数据可以被编码成包含有时钟频率分量的码流，使得接收端可以从码流中提取时钟同步信息，时钟同步信息可以保证接收端按照正确的时序从接收到的信号中再生出原始数据。

实际传输过程中，传输的码流中往往会出现较长的连续相同的逻辑值，这样的码流质量低，会影响接收端提取时钟同步信息，可能出现解码错误(即误码)。此外，规律性较强的码流频谱分布不均匀，某个或者某些频率分量的功率过大，在传输过程中可能造成强电磁干扰。

发明内容

本发明主要解决的技术问题是提供一种解扰方法、设备及可读存储介质，能够解决现有技术中的低质量码流带来的解码错误以及规律性强的码流在传输中造成强电磁干扰的问题。

为了解决上述技术问题，本发明提供了一种解扰方法，该方法包括：利用前一解扰序列获取当前解扰序列，其中当前解扰序列的第一位集是由前一解扰序列的第二位集直接赋值得到的，当前解扰序列的第三位集是由前一解扰序列中的特征位集的逻辑运算结果赋值得到的，第三位集由当前解扰序列中除第一位集之外的所有其他位组成，特征位集包括多个特征位，其中至少两个特征位之间的间距大于或等于序列长度的一半；利用当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据。

为了解决上述技术问题，本发明提供了一种解扰装置，该装置包括处理器，处理器用于执行指令以实现前述的方法。

为了解决上述技术问题，本发明提供了一种可读存储介质，存储有指令，指令被执行时实现前述的方法。

本发明的有益效果是：利用前一解扰序列获取当前解扰序列，其中当前解扰序列的第一位集是由前一解扰序列的第二位集移位赋值得到的，当前解扰序列的第三位集是由前一解扰序列中的特征位集的逻辑运算结果赋值得到的，第三位集由当前解扰序列中除第一位集之外的所有其他位组成，特征位集包括多个特征位，其中至少两个特征位之间的间距大于或等于序列长度的一半；再利用当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据。上述步骤循环执行，总体而言，解扰序列具有一定的均衡性，即其中的“0”和“1”数量相对均衡，由于解扰序列和加扰序列完全相同，加扰序列也具有同样的特性，使得加扰之后的扰码数据低质量的概率大大降低，并且接近白噪声信号的统计特性，降低误码率并减少传输过程中的电磁干扰。

附图说明

图1是本发明解扰方法一实施例的流程示意图；

图2是本发明解扰方法一具体实施例的示意图；

图3是本发明解扰方法另一具体实施例的示意图；

图4是本发明解扰方法另一实施例的流程示意图；

图5是本发明解扰设备一实施例的结构示意图；

图6是本发明可读存储介质一实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本发明进行详细说明。以下各实施例中不冲突的可以相互结合。

如图1所示，本发明解扰方法一实施例包括：

S1：利用前一解扰序列获取当前解扰序列。

发送端的原始数据被分为多个位数相同的组，每组被称为一个码字。在传输前，发送端可以利用扰码器生成当前扰码序列以对当前原始数据，即当前码字进行加扰。

解扰一般在接收端进行。接收端在提取出当前扰码数据后，可以利用解扰器生成当前解扰序列以对当前扰码数据进行解扰。扰码器和解扰器可以为线性反馈移位寄存器(Linear feedback shift register，LFSR)，可以由软件或者硬件实现。

当前解扰序列的第一位集是由前一解扰序列的第二位集移位赋值得到的。当前解扰序列的第三位集是由前一解扰序列中的特征位集的逻辑运算结果赋值得到的，逻辑运算一般为异或。第三位集由当前解扰序列中除第一位集之外的所有其他位组成，即以当前解扰序列的所有位为全集，第一位集和第三位集互为对方的补集。前一解扰序列和当前解扰序列长度相同。

特征位集包括多个特征位，其中至少两个特征位之间的间距大于或等于序列长度的一半，序列长度是指前一解扰序列和当前解扰序列的长度。这意味着，至少一个特征位在前一解扰序列的前半部分，至少一个特征位在前一解扰序列的后半部分。可选的，至少两个相邻的特征位之间的间距大于或等于序列长度的一半，例如序列长度为8位，特征位集包括第1、2、7位，其中第2位和第7位之间的间距为5位，大于序列长度的一半。进一步的，特征位可以位于前一解扰序列的前1/4和后1/4。

得到当前解扰序列后，可以采用同样的方法利用当前解扰序列得到下一解扰序列，下一解扰序列可以用于对下一码字的解扰。解扰序列设置有初始值，以用于生成后续的解扰序列。解扰序列的初始值由LFSR的生成多项式决定，多项式中所有系数不为0的项对应的位(以下简称初始位)的逻辑值相同，其余所有位逻辑值相同，且两者的逻辑值相反。特征位集可以与初始位组成的集合完全相同，也可以部分相同。一般而言，初始位中除第三位集反向移位的对应位之外的其他位均为特征位。从初始值开始，得到的解扰序列依次连接起来，可以形成长周期的序列。一般而言，单个解扰序列的位数为n，对应的长周期为2ⁿ-1。

S2：利用当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据。

具体的，将当前解扰序列中的预定位集与当前扰码数据逐位进行异或逻辑运算得到当前原始数据。预定位集中位可以是连续的，也可以是不连续的，与当前原始数据进行异或的顺序也并无限制。为保障解扰效果，对于不同的解扰序列，预定位集是固定的。

可选的，预定位集与第三位集没有交集，即预定位集是第一位集的子集，使得每次实际解扰所用的预定位集都是移位赋值得到的，进一步保障其均衡性。

解扰器和加扰器的配置参数完全相同，且二者同步工作，使得对于每一个码字，对其进行加扰的序列和进行解扰的序列都完全相同，预定位集也完全相同。由于异或逻辑运算满足a⊕a＝0，b⊕0＝b，因此，将当前解扰序列中的预定位集与当前原始数据逐位进行异或逻辑运算即可得到当前扰码数据。

通过本实施例的实施，利用前一解扰序列获取当前解扰序列，其中当前解扰序列的第一位集是由前一解扰序列的第二位集移位赋值得到的，当前解扰序列的第三位集是由前一解扰序列中的特征位集的逻辑运算结果赋值得到的，第三位集由当前解扰序列中除第一位集之外的所有其他位组成，特征位集包括多个特征位，其中至少两个特征位之间的间距大于或等于序列长度的一半；再利用当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据。上述步骤循环执行，总体而言，解扰序列具有一定的均衡性，即其中的“0”和“1”数量相对均衡，由于解扰序列和加扰序列完全相同，加扰序列也具有同样的特性，使得加扰之后的扰码数据低质量(即连续相同的逻辑值的数量大于预设阈值)的概率大大降低，并且接近白噪声信号的统计特性，降低误码率并减少传输过程中的电磁干扰。

下面结合附图举例说明具体的解扰过程。

如图2所示，在本发明解扰方法一具体实施例中，当前解扰序列和前一解扰序列的位数均为16，第一位集为第1-15位，第二位集为第0-14位，第三位集为第0位，特征位集包括第3、12、14和15位，特征位均属于序列的前1/4或后1/4。LFSR的生成多项式G(x)为X¹⁶+X¹⁴+X¹²+X³+1，式中的第一个项X¹⁶表示单个解扰序列的位数为16。

使用逻辑表达式来表达当前解扰序列的获取方式，当前解扰序列tt[i]为第i个解扰序列，前一解扰序列tt[i-1]为第i-1个解扰序列。

tt[i,j]＝tt[i-1,j-1]，j＝1,2,…,15

其中，

表示异或逻辑运算。解扰序列的初始值tt[0]为1001000000001010。

预定位集为第6-13位，当前原始数据为Din[i]，当前扰码数据为Dout[i]，当前扰码数据和当前原始数据的位数均为8。

如图3所示，在本发明解扰方法另一具体实施例中，当前解扰序列和前一解扰序列的位数均为16，第一位集为第0-14位，第二位集为第1-15位，第三位集为第15位，特征位集包括第0、1、3和12位，特征位均属于序列的前1/4或后1/4。LFSR的生成多项式G(x)为X¹⁶+X¹²+X³+X+1，式中的第一个项X¹⁶表示单个解扰序列的位数为16。

tt[i,j-1]＝tt[i-1,j]，j＝1,2,…,15

其中，

表示异或逻辑运算。解扰序列的初始值tt[0]为1101000000001000。

在发送端，经过加扰之后，扰码数据低质量的概率大大降低，可以直接用于传输。但仍有可能出现低质量的扰码数据。为了进一步降低误码率，发送端可以在加扰之后进一步对扰码数据进行编码，对应的，接收端解码之后再进行解扰。下面结合附图描述解扰之前先解码的过程，其中与前述实施例相同的部分不再赘述。

如图4所示，本发明解扰方法另一实施例包括：

S11：利用前一解扰序列获取当前解扰序列。

S11与S12-15之间的执行顺序仅为示意而非限制。

S12：对接收数据中的特定位和标识位进行异或逻辑运算以判断接收数据是否经过了质量调整。

接收数据可以是接收端接收到的数据，为未经解码和解扰的数据，其位数可以根据实际传输需求而定，例如9位、17位等。接收数据的位数大于当前扰码数据的位数。在编码过程中，需要判断当前扰码数据的质量是否满足质量标准，如果不满足则需要对当前扰码数据进行质量调整。该质量标准可以与当前扰码数据中逻辑值相同的连续位有关。一般来说，满足质量标准的当前扰码数据中的逻辑值相同的连续位数不超过一阈值，该阈值的大小可以与当前扰码数据的位数相关，例如当前扰码数据的位数的一半加上一个正整数。

接收数据包括标识位和特定位，用于区分当前扰码数据是否经过了质量调整。标识位和特定位的位数以及在接收数据中的位置并无限制。例如，接收数据的位数为9，特定位可以为第1位，标识位可以为第0位。可以对接收数据中的特定位和标识位进行异或逻辑运算得到运算结果，然后根据运算结果来判断当前扰码数据是否经过了质量调整。

具体的，若运算结果不等于1(即等于0)，意味着特定位和标识位相同，则判定当前扰码数据经过了质量调整，若运算结果等于1，意味着特定位和标识位不同，则判定当前扰码数据未经过质量调整。

当然也可以反过来，即若运算结果等于1，则判定当前扰码数据经过了质量调整，若运算结果不等于1，则判定当前扰码数据未经过质量调整。

实际应用中，选择哪种运算结果和是否经过质量调整的判断结果之间的对应关系可以由发送端在编码过程中选择的标识位的赋值方式决定。

若运算结果表示接收数据经过了质量调整，则跳转到S13；否则跳转到S14。

S13：将当前接收数据转换成调整数据。

一般而言，转换过程与发送端编码过程中的质量调整过程相对应，从而将质量调整后的接收数据中的部分位恢复为当前扰码数据得到调整数据。然后跳转到S15。

S14：直接输出接收数据。

跳转到S15。

S15：将输出的接收数据或调整数据中的标识位忽略以形成当前扰码数据。

若当前扰码数据未经质量调整，直接输出的接收数据为当前扰码数据和标识位的组合；若当前扰码数据经过了质量调整，对接收数据进行了转换之后输出的调整数据为当前扰码数据和标识位的组合。将输出的接收数据或调整数据中的标识位忽略可以形成当前扰码数据，从而完成解码。

S16：利用当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据。

在上述实施例中，接收端先对接收数据进行解码再进行解扰，由于发送端加扰之后的数据质量不满足标准的概率大大降低，需要进行质量调整的概率大大降低，相应的接收端需要对接收数据进行转换的概率也大大降低，从而提高解码过程的实时性。

如图5所示，本发明解扰设备一实施例包括：处理器110。除此之外，解扰设备还可以包括存储器(图中未画出)。

处理器110控制解扰设备的操作，处理器110还可以称为CPU(Central ProcessingUnit，中央处理单元)。处理器110可能是一种集成电路芯片，具有信号序列的处理能力。处理器110还可以是通用处理器、数字信号序列处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

处理器110用于执行指令以实现本发明解扰方法任一实施例及可能的组合所提供的方法。

如图6所示，本发明可读存储介质一实施例包括存储器210，存储器210存储有指令，该指令被执行时实现本发明解扰方法任一实施例及可能的组合所提供的方法。

存储器210可以包括只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、闪存(Flash Memory)、硬盘、光盘等。

在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种解扰方法，其特征在于，所述方法包括：

利用前一解扰序列获取当前解扰序列，其中所述当前解扰序列的第一位集是由所述前一解扰序列的第二位集移位赋值得到的，所述当前解扰序列的第三位集是由所述前一解扰序列中的特征位集的逻辑运算结果赋值得到的，所述第三位集由所述当前解扰序列中除所述第一位集之外的所有其他位组成，所述特征位集包括多个特征位，其中至少两个相邻的所述特征位之间的间距大于或等于序列长度的一半；

利用所述当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据，所述预定位集与所述第三位集没有交集。

2.根据权利要求1所述的方法，其特征在于，所述特征位位于所述前一解扰序列的前1/4和后1/4。

3.根据权利要求1所述的方法，其特征在于，所述当前解扰序列和所述前一解扰序列的位数均为16，所述第一位集为第1-15位，所述第二位集为第0-14位，所述第三位集为第0位，所述特征位集包括第3、12、14和15位。

4.根据权利要求1所述的方法，其特征在于，所述当前解扰序列和所述前一解扰序列的位数均为16，所述第一位集为第0-14位，所述第二位集为第1-15位，所述第三位集为第15位，所述特征位集包括第0、1、3和12位。

5.根据权利要求3或4所述的方法，其特征在于，

所述预定位集为第6-13位。

6.根据权利要求1所述的方法，其特征在于，所述利用所述当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据包括：

将所述当前解扰序列中的预定位集与所述当前扰码数据逐位进行异或逻辑运算得到所述当前原始数据。

7.根据权利要求1所述的方法，其特征在于，所述利用所述当前解扰序列中的预定位集对当前扰码数据进行解扰得到当前原始数据之前进一步包括：

对接收数据中的特定位和标识位进行异或逻辑运算以判断所述接收数据是否经过了质量调整；

若运算结果表示所述接收数据经过了所述质量调整，则将当前所述接收数据转换成调整数据，若所述运算结果表示所述接收数据未经过所述质量调整，则直接输出所述接收数据；

将输出的所述接收数据或所述调整数据中的所述标识位忽略以形成所述当前扰码数据。

8.一种解扰设备，其特征在于，包括处理器，所述处理器用于执行指令以实现如权利要求1-7中任一项所述的方法。

9.一种可读存储介质，存储有指令，其特征在于，所述指令被执行时实现如权利要求1-7中任一项所述的方法。