KR20000001332A

KR20000001332A - 아날로그-디지털 변환 장치

Info

Publication number: KR20000001332A
Application number: KR1019980021540A
Authority: KR
Inventors: 차욱진
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-06-10
Filing date: 1998-06-10
Publication date: 2000-01-15
Also published as: KR100318446B1

Abstract

본 발명은 SAR의 효율적 설계로 아날로그-디지털 변환 속도를 개선한 아날로그-디지털 변환 장치를 제공하기 위한 것으로서, 이를 위해 본 발명은 SAR 수단은 코아로부터 입력되는 다수의 어드레스 및 제1 제어 신호에 응답하여, 상기 채널 선택 신호 및 상기 아날로그-디지털 변환의 시작을 알리는 변환 시작 신호를 생성하는 제1 수단; 상기 어드레스 및 제2 제어 신호에 응답하여, 상기 아날로그-디지털 장치를 인에이블하기 위한 인에이블 신호를 생성하는 제2 수단; 상기 코아로부터 입력되는 시스템 클럭 신호 및 상기 아날로그-디지털 변환을 위한 테스트 클럭 신호를 입력받아 두 개의 클럭 신호 중 하나를 선택하며, 선택된 클럭 신호를 다시 분주하여 상기 SAR 수단의 기준 클럭으로 사용하는 제3 수단; 상기 SAR 수단의 동작 시작과 끝을 알리는 블록으로, 상기 아날로그 입력 신호가 디지털 신호로 변환 완료됨을 알리는 변환 마침 신호를 생성하여 상기 결과 저장 수단으로 출력하는 제4 수단; 및 상기 기준 클럭 및 상기 인에이블 신호에 응답하여 상기 비교 수단으로 입력되는 상기 기준 전압에 해당하는 디지털 신호를 만드는 제5 수단을 포함한다.

Description

아날로그-디지털 변환 장치

본 발명은 아날로그-디지털 변환 장치(Analog-Digital converter)에 관한 것으로서, 특히 SAR(Successive Approximation Register) 방식의 아날로그-디지털 변환 장치에 관한 것이다.

먼저 아날로그-디지털 변환(이하, AD 변환이라 함) 원리를 간단히 살펴보면, 아날로그-디지털 변환 장치(이하, ADC라 함)는 아날로그 형태의 입력 신호를 내부의 세분화된 기준 전압과 비교하여 이를 디지털 값으로 변환시킨다. 나이퀘스트(Nyquist) 정리에 따르면, AD 변환에서의 기준 전압은 입력 아날로그 신호에 포함된 최고주파수의 2배 이상으로 샘플링되어야만 원신호를 재현할 수 있다. 따라서 고주파 신호일수록 고속의 아날로그-디지털 변환 장치가 요구된다. 또 ADC의 출력 비트수가 많을수록 입력 아날로그 신호의 레벨이 더 세분화되어 디지털로 나타내는 ADC의 분해능력(resolution)이 높다.

도 1은 종래의 가장 간단하고, 가장 빠른 플래시 타입의 아날로그-디지털 변환기를 도시한 것으로서, 다수개의 기준 전압을 생성하는 전압 생성부(10) 및 아날로그 입력 신호와 전압 생성부(10)로부터 입력되는 각 기준 전압을 비교하는 비교부(12)로 구성된다. 전압 생성부(10)는 전원 전압과 접지 전원 사이에 직렬로 연결된 다수개의 저항 소자를 포함하고, 각 저항 소자 사이의 노드에 인가되는 전압을 기준 전압으로 하여 비교부(12)로 출력한다. 비교부(12)는 전압 생성부(10)로부터 출력되는 각 기준 전압을 양의 단자(+)에, 아날로그 입력 신호를 음의 단자(-)에 입력받아 비교한 후 아날로그 입력 신호가 기준 전압보다 큰 경우에 "1"의 신호를, 작은 경우에 "0"의 신호를 출력하는 다수개의 비교기(COM)를 포함한다.

플래시 타입의 N비트 아날로그-디지털 변환기의 경우에 2^N개의 저항을 이용하여 기준 전압을 생성하고, 또한 (2^N-1)개의 비교기를 이용하여 각각의 기준 전압과 아날로그 입력 신호를 비교한 후 결과 신호를 출력한다. 이 출력신호를 우선 디코딩(priority decoding)하여 입력 아날로그 신호에 해당하는 최종 디지털 신호를 얻게 된다.

전술한 플래시 타입의 아날로그-디지털 변환기의 경우 한 번에 아날로그-디지털 변환이 가능하다는 장점이 있지만, 하드웨어 부담이 커 문제가 된다.

이러한 하드웨어적인 부담을 덜기 위한 방법으로 SAR 방식의 ADC가 제안되었는데, 도 2는 8비트 SAR 방식의 아날로그-디지털 변환기에 대한 일실시예이다. SAR 방식의 아날로그-디지털 변환기 구조는 비교기(12), 디지털-아날로그 변환기(DAC, 14) 및 SAR(20)과 이를 제어하는 제어부(18)로 이루어진다.

최초에 비교기(12)는 멀티플렉서(10)를 통해 선택된 채널의 아날로그 입력(Vi)을 8비트 DAC(14)로부터 출력되는 Vr/2인 기준 전압과 비교한다. 이때, Vi>Vr/2 이면 비교기(12)는 '1'을 출력하고, 그 비교 결과에 응답하여 제어부(18)는 SAR(20)의 내용을 변경하고, 다시 SAR(20)은 변경된 내용의 8비트를 8비트 DAC(14)를 통해 변환한 후 다시 아날로그 입력(Vi)과 비교하는 과정을 거친다. 이때, SAR(20)로부터 출력되어 8비트 DAC(14)를 통해 비교기(12)로 입력되는 기준 전압은 제어부(18)에 의한 SAR(20)의 값 변화에 따라 Vr/2+Vr/4 또는 0+Vr/4 등이 될 수 있다. 최초 동작 시 제어부(18)에 의해 SAR(20)의 모든 비트가 '0'으로 초기화되고, 비교 결과에 따라 최상위 비트로부터 시작하여 각 비트가 차례로 '1'로 셋되어진다.

상술한 바와 같은 SAR 방식의 ADC는 구조가 비교적 간단하고, 동작 수행이 정확하기 때문에 많이 사용되나, 제어부로부터 입력되는 제어 신호에 의해 변화된 기준 전압을 생성하기 위한 SAR을 좀더 효율적으로 설계할 필요가 있다.

본 발명은 상기의 제반 요구사항에 기반하여 안출된 것으로서, SAR의 효율적 설계로 아날로그-디지털 변환 속도를 개선한 아날로그-디지털 변환 장치를 제공하는 데 그 목적이 있다.

도 1은 종래 기술에 따른 플래시 타입 아날로그-디지털 변환기를 도시한 도면.

도 2는 본 발명에 따른 8비트 SAR 방식의 아날로그-디지털 변환기를 도시한 도면.

도 3은 본 발명에 따른 SAR의 내부 블록도.

* 도면의 주요 부분에 대한 설명

10 : 멀티플렉서 12 : 비교기

14 : DAC 16 : 결과 레지스터

18 : 제어부 20 : SAR

상기 목적을 달성하기 위한 본 발명은 SAR(Successive Approximation Register) 방식의 아날로그-디지털 변환 장치에 있어서, 채널 선택 신호에 응답하여 다수의 아날로그 채널 중 하나를 선택하여 아날로그 입력 신호를 출력하는 선택 수단; 상기 아날로그 입력 신호를 양의 단자에, 기준 전압을 음의 단자에 입력받아 비교하는 비교 수단; 상기 비교 수단으로부터 출력되는 비교 결과에 응답하여 제어 신호를 생성하여 출력하는 제어 수단; 상기 제어 신호에 응답하여 상기 기준 전압에 해당하는 디지털 신호를 출력하는 SAR 수단; 상기 기준 전압에 해당하는 디지털 신호를 아날로그 기준 전압으로 변환하는 디지털-아날로그 변환 수단; 및 상기 아날로그-디지털 변환을 수행한 최종 디지털 신호를 저장하는 결과 저장 수단을 포함하여 이루어지되, 상기 SAR 수단은 코아로부터 입력되는 다수의 어드레스 및 제1 제어 신호에 응답하여, 상기 채널 선택 신호 및 상기 아날로그-디지털 변환의 시작을 알리는 변환 시작 신호를 생성하는 제1 수단; 상기 어드레스 및 제2 제어 신호에 응답하여, 상기 아날로그-디지털 장치를 인에이블하기 위한 인에이블 신호를 생성하는 제2 수단; 상기 코아로부터 입력되는 시스템 클럭 신호 및 상기 아날로그-디지털 변환을 위한 테스트 클럭 신호를 입력받아 두 개의 클럭 신호 중 하나를 선택하며, 선택된 클럭 신호를 다시 분주하여 상기 SAR 수단의 기준 클럭으로 사용하는 제3 수단; 상기 SAR 수단의 동작 시작과 끝을 알리는 블록으로, 상기 아날로그 입력 신호가 디지털 신호로 변환 완료됨을 알리는 변환 마침 신호를 생성하여 상기 결과 저장 수단으로 출력하는 제4 수단; 및 상기 기준 클럭 및 상기 인에이블 신호에 응답하여 상기 비교 수단으로 입력되는 상기 기준 전압에 해당하는 디지털 신호를 만드는 제5 수단을 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.

도 2에 도시된 8비트 SAR 방식의 아날로그-디지털 변환기를 구체적으로 살펴보면, SAR 방식의 아날로그-디지털 변환기 구조는 채널 선택 신호에 응답하여 7개의 아날로그 채널 중 하나를 선택하여 출력하는 멀티플렉서(10), 멀티플렉서(10)로부터 출력되는 아날로그 입력 신호를 양의 단자(+)에, 기준 전압을 음의 단자(-)에 입력받아 비교하여 기준 전압보다 아날로그 입력 신호가 작으면 '0'을, 크면 '1'을 출력하는 비교기(12), 상기 비교기(12)로부터 출력되는 디지털 신호에 응답하여 제어 신호를 생성한 후 SAR(20)로 출력하는 제어부(18), 제어 신호에 응답하여 상기 비교기(12)로 입력되는 기준 전압에 해당하는 디지털 신호를 출력하는 SAR(20), 상기 기준 전압에 해당하는 디지털 신호를 아날로그 기준 전압으로 변환하는 DAC(14) 및 아날로그-디지털 변환 장치를 수행한 최종 결과의 디지털 신호를 저장하는 결과 레지스터(16)로 이루어진다.

본 발명의 8비트 아날로그-디지털 변환 장치는 기준 전압과 아날로그 입력 신호 간의 8번에 걸친 비교 과정을 통해 즉, 8번의 변환 과정을 통해 최종적으로 아날로그 입력 신호에 대한 디지털 신호를 얻을 수 있다. 이때, 기준 전압은 비교 결과에 따라 SAR(20)이 1비트씩 변화하는 디지털 신호를 출력함으로써 그에 따라 변화된다.

도 3은 SAR의 내부 블록도를 도시한 것이다.

제1 블록(30)은 코아(core)로부터 입력되는 다수의 어드레스 및 제어 신호에 응답하여, 다수의 채널로부터 입력되는 아날로그 입력 신호 중 하나의 채널을 선택하기 위한 채널 선택 신호 및 아날로그-디지털 변환의 시작을 알리는 변환 시작 신호를 생성한다. 이를 위해 코아로부터 입력되는 다수의 어드레스를 저장하기 위한 플립플롭(flipflop)들과, 플립플롭에 저장된 신호로부터 디코딩 동작을 수행함으로써 다수의 채널 중 하나를 선택한다.

제2 블록(32)은 코아로부터 입력되는 다수의 어드레스 및 제어 신호에 응답하여, 코아가 AD 변환을 요구하지 않는 경우 ADC를 디스에이블하고, AD 변환을 필요로하는 경우 ADC를 인에이블하기 위한 인에이블/디스에이블 신호를 생성한다. 어드레스 및 제어 신호의 논리곱-디코딩 로직으로 구성된다.

제3 블록(34)은 코아로부터 입력되는 시스템 클럭 신호가 매우 느린 관계로 ADC를 위한 보다 빠른 테스트 클럭 신호를 시스템 클럭 신호와 함께 입력받아 두 개의 클럭 신호 중 하나를 선택하며, 선택된 클럭 신호를 다시 4분주하여 실제 SAR의 기준 클럭으로 사용한다.

제4 블록(36)은 SAR 동작의 시작과 끝을 알리는 블록으로, ADC로 입력된 아날로그 입력 신호가 디지털 신호로 변환 완료됨을 알리는 변환 마침 신호를 생성한다. 변환 마침 신호에 응답하여 변환된 디지털 신호가 A/D 결과 레지스터(16)에 저장된다. 또한, SAR 회로가 동작 중에 코아로부터 동작 중지 신호를 받았을 경우 진행 여부를 결정한다.

제5 블록(40)은 SAR의 핵심 부분으로, 변환을 위해 비교기(12)로 입력되는 기준 전압(VREF)에 해당하는 디지털 신호를 만들어 낸다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은, SAR을 컴팩트하게 설계함으로써 아날로그-디지털 변환 시 변환 속도를 개선할 수 있는 효과가 있다.

Claims

SAR(Successive Approximation Register) 방식의 아날로그-디지털 변환 장치에 있어서,

채널 선택 신호에 응답하여 다수의 아날로그 채널 중 하나를 선택하여 아날로그 입력 신호를 출력하는 선택 수단;

상기 아날로그 입력 신호를 양의 단자에, 기준 전압을 음의 단자에 입력받아 비교하는 비교 수단;

상기 비교 수단으로부터 출력되는 비교 결과에 응답하여 제어 신호를 생성하여 출력하는 제어 수단;

상기 제어 신호에 응답하여 상기 기준 전압에 해당하는 디지털 신호를 출력하는 SAR 수단;

상기 기준 전압에 해당하는 디지털 신호를 아날로그 기준 전압으로 변환하는 디지털-아날로그 변환 수단; 및

상기 아날로그-디지털 변환을 수행한 최종 디지털 신호를 저장하는 결과 저장 수단

을 포함하여 이루어지되,

상기 SAR 수단은

코아로부터 입력되는 다수의 어드레스 및 제1 제어 신호에 응답하여, 상기 채널 선택 신호 및 상기 아날로그-디지털 변환의 시작을 알리는 변환 시작 신호를 생성하는 제1 수단;

상기 어드레스 및 제2 제어 신호에 응답하여, 상기 아날로그-디지털 장치를 인에이블하기 위한 인에이블 신호를 생성하는 제2 수단;

상기 코아로부터 입력되는 시스템 클럭 신호 및 상기 아날로그-디지털 변환을 위한 테스트 클럭 신호를 입력받아 두 개의 클럭 신호 중 하나를 선택하며, 선택된 클럭 신호를 다시 분주하여 상기 SAR 수단의 기준 클럭으로 사용하는 제3 수단;

상기 SAR 수단의 동작 시작과 끝을 알리는 블록으로, 상기 아날로그 입력 신호가 디지털 신호로 변환 완료됨을 알리는 변환 마침 신호를 생성하여 상기 결과 저장 수단으로 출력하는 제4 수단; 및

상기 기준 클럭 및 상기 인에이블 신호에 응답하여 상기 비교 수단으로 입력되는 상기 기준 전압에 해당하는 디지털 신호를 만드는 제5 수단

을 포함하여 이루어지는 아날로그-디지털 변환 장치.
제 1 항에 있어서,

상기 제1 수단은

상기 다수의 어드레스를 저장하기 위한 플립플롭; 및

상기 플립플롭에 저장된 신호를 입력받아 디코딩하는 디코딩 수단

을 포함하는 것을 특징으로 하는 아날로그-디지털 변환 장치.
제 1 항에 있어서,

상기 제2 수단은

상기 다수의 어드레스 및 상기 제2 제어 신호를 입력받는 논리곱-디코딩 로직을 포함하는 것을 특징으로 하는 아날로그-디지털 변환 장치.