JPH06103111A - 情報処理装置のデバッグ方式 - Google Patents
情報処理装置のデバッグ方式Info
- Publication number
- JPH06103111A JPH06103111A JP4105135A JP10513592A JPH06103111A JP H06103111 A JPH06103111 A JP H06103111A JP 4105135 A JP4105135 A JP 4105135A JP 10513592 A JP10513592 A JP 10513592A JP H06103111 A JPH06103111 A JP H06103111A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- operation code
- processor
- trap
- memory decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】命令コードで索引されるメモリデコーダにプロ
セッサの動作を停止させる指示ビットをもつことにり、
プロセッサのデータ採取を容易に行なう。 【構成】命令のオペレーションコードによって索引さ
れ、命令の制御情報を保持し、該制御情報を書き換え可
能なメモリデコーダ１を有する。メモリデコーダ１の制
御情報は、後続の命令の取り出し及び制御を抑止して、
以後のプロセッサの動作を停止させるプロセッサ動作停
止指示ビットを有する。
セッサの動作を停止させる指示ビットをもつことにり、
プロセッサのデータ採取を容易に行なう。 【構成】命令のオペレーションコードによって索引さ
れ、命令の制御情報を保持し、該制御情報を書き換え可
能なメモリデコーダ１を有する。メモリデコーダ１の制
御情報は、後続の命令の取り出し及び制御を抑止して、
以後のプロセッサの動作を停止させるプロセッサ動作停
止指示ビットを有する。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置のデバッグ
方式に関し、特に、ハードウェアのデータ採取のための
状態の保存機能を持つ情報処理装置のデバッグ方式に関
する。
方式に関し、特に、ハードウェアのデータ採取のための
状態の保存機能を持つ情報処理装置のデバッグ方式に関
する。
【０００２】
【従来の技術】従来の情報処理装置のデバッグ方式とし
ては、プログラム・イベント・レコーディング（プログ
ラム事象記録）方式が広く知られている。プログラム・
イベント・レコーディング方式の例としては、命令の取
り出し，オペランドの取り出し，オペランドの格納等に
使用される実効アドレスに対し、割り出しマスク（命令
の取り出し，オペランドの取り出し，オペランドの格納
等のアクセス時に割り出すか否かを指定する。）及びト
ラップアドレス（直接同一アドレスの時もあれば、スタ
ートアドレスとエンドアドレスとにより範囲指定するこ
ともある。）によって、メモリへのアクセス時に、メモ
リへアクセスを行う実効アドレスがトラップアドレスに
一致するかあるいは範囲内であれば、割り出しマスクに
より割り出しが指定されている場合に、プログラム・イ
ベント・レコーディングの割り出しを行ない、後続命令
の実行を止めて、自命令実行後の後続命令実行まち（ス
タート機能により再実行可能な状態）となるように制御
を行なう方式である。
ては、プログラム・イベント・レコーディング（プログ
ラム事象記録）方式が広く知られている。プログラム・
イベント・レコーディング方式の例としては、命令の取
り出し，オペランドの取り出し，オペランドの格納等に
使用される実効アドレスに対し、割り出しマスク（命令
の取り出し，オペランドの取り出し，オペランドの格納
等のアクセス時に割り出すか否かを指定する。）及びト
ラップアドレス（直接同一アドレスの時もあれば、スタ
ートアドレスとエンドアドレスとにより範囲指定するこ
ともある。）によって、メモリへのアクセス時に、メモ
リへアクセスを行う実効アドレスがトラップアドレスに
一致するかあるいは範囲内であれば、割り出しマスクに
より割り出しが指定されている場合に、プログラム・イ
ベント・レコーディングの割り出しを行ない、後続命令
の実行を止めて、自命令実行後の後続命令実行まち（ス
タート機能により再実行可能な状態）となるように制御
を行なう方式である。
【０００３】
【発明が解決しようとする課題】上述したプログラム・
イベント・レコーディング方式などの従来の情報処理装
置のデバック方式は、本来、ソフトウェアのデバッグが
主な目的であるために、命令を先取りして解読する先行
制御ユニットや解読した命令を実行する演算ユニット等
に各機能を分割し、パイプライン方式により命令の実行
を行なう情報処理装置では、先行制御ユニットがプログ
ラム・イベント・レコーディングにより割り出しによっ
て停止状態となっても、すでに後続命令の先取りが始ま
っており、再スタートによる後続命令の実行を可能とす
るために、通常、先取りした後続命令に対してはキャン
セルを行い、ハードウェア状態のクリアを行なうので、
ハードウェアのデバッグに必要な情報の履歴が無く、デ
ータの採取が極めて困難であるという問題点を有してい
る。
イベント・レコーディング方式などの従来の情報処理装
置のデバック方式は、本来、ソフトウェアのデバッグが
主な目的であるために、命令を先取りして解読する先行
制御ユニットや解読した命令を実行する演算ユニット等
に各機能を分割し、パイプライン方式により命令の実行
を行なう情報処理装置では、先行制御ユニットがプログ
ラム・イベント・レコーディングにより割り出しによっ
て停止状態となっても、すでに後続命令の先取りが始ま
っており、再スタートによる後続命令の実行を可能とす
るために、通常、先取りした後続命令に対してはキャン
セルを行い、ハードウェア状態のクリアを行なうので、
ハードウェアのデバッグに必要な情報の履歴が無く、デ
ータの採取が極めて困難であるという問題点を有してい
る。
【０００４】
【課題を解決するための手段】本発明の情報処理装置の
デバッグ方式は、命令のオペレーションコードによって
索引され、命令の制御情報を保持し、該制御情報を書き
換え可能なメモリデコーダを有し、前記メモリデコーダ
の制御情報として後続の命令の取り出し及び制御を抑止
し、以後のプロセッサの動作を停止させるプロセッサ動
作停止指示ビットを有することにより、情報処理装置の
デバッグを行なうことにより構成されている。
デバッグ方式は、命令のオペレーションコードによって
索引され、命令の制御情報を保持し、該制御情報を書き
換え可能なメモリデコーダを有し、前記メモリデコーダ
の制御情報として後続の命令の取り出し及び制御を抑止
し、以後のプロセッサの動作を停止させるプロセッサ動
作停止指示ビットを有することにより、情報処理装置の
デバッグを行なうことにより構成されている。
【０００５】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。図１は、本発明のハードウェア構成の一
実施例を示す図である。また、図２は、本実施例の使用
時におけるテストプログラムのパッチ方法の一例を示す
図である。さらに、図３は、メモリデコーダ１へのパッ
チの一例を示す図である。
して説明する。図１は、本発明のハードウェア構成の一
実施例を示す図である。また、図２は、本実施例の使用
時におけるテストプログラムのパッチ方法の一例を示す
図である。さらに、図３は、メモリデコーダ１へのパッ
チの一例を示す図である。
【０００６】図１に示すように、メモリデコーダ１は、
命令のオペレーションコードにより索引され、命令の制
御情報を格納している。
命令のオペレーションコードにより索引され、命令の制
御情報を格納している。
【０００７】また、図２に本実施例の使用時におけるテ
ストプログラムのパッチ方法を示しており、図２（Ａ）
に示すような命令シークエンスで命令が供給され、ＩＣ
が００Ｄ６番地に存在するＯ命令にて不正動作が発生し
た場合には、Ｏ命令を実行した際のハードウェアのデー
タを採取する必要が生じるので、図２（Ｂ）に示すよう
に、図２（Ａ）に示す本来のテストプログラムの不正動
作を起こしたＯ命令の直後のＳ命令（ＩＣが００ＤＡ番
地）のオペレーションコード部をトラップ用のオペレー
ションコード“９Ｃ”に書き換える。
ストプログラムのパッチ方法を示しており、図２（Ａ）
に示すような命令シークエンスで命令が供給され、ＩＣ
が００Ｄ６番地に存在するＯ命令にて不正動作が発生し
た場合には、Ｏ命令を実行した際のハードウェアのデー
タを採取する必要が生じるので、図２（Ｂ）に示すよう
に、図２（Ａ）に示す本来のテストプログラムの不正動
作を起こしたＯ命令の直後のＳ命令（ＩＣが００ＤＡ番
地）のオペレーションコード部をトラップ用のオペレー
ションコード“９Ｃ”に書き換える。
【０００８】トラップ用のオペレーションコードは、事
前に適当なオペレーションコードを選ぶ（未使用オペレ
ーションコード等）。ここでは、９Ｃを選んでいる。そ
して、図３（Ａ）に、本来のメモリデコーダ１に格納さ
れたオペレーションコード９Ｃの制御情報を示してい
る。これを、図３（Ｂ）に示すように、プロセッサ停止
指示ビットに“１”を立てて、トラップ用にパッチす
る。
前に適当なオペレーションコードを選ぶ（未使用オペレ
ーションコード等）。ここでは、９Ｃを選んでいる。そ
して、図３（Ａ）に、本来のメモリデコーダ１に格納さ
れたオペレーションコード９Ｃの制御情報を示してい
る。これを、図３（Ｂ）に示すように、プロセッサ停止
指示ビットに“１”を立てて、トラップ用にパッチす
る。
【０００９】以上の準備を行なった後に、図２（Ｂ）の
テストプログラムを実行する。図１に示すメモリデコー
ダ１では、ＩＣが００Ｄ６番地のＯ命令を実行後に、オ
ペレーションコード９Ｃが供給されると、図３（Ｂ）に
示すように、プロセッサ停止指示ビットが“１”にパッ
チされているために、プロセッサ停止指示を発行して、
後続命令の取り出し及び制御を抑止し、プロセッサの動
作を停止する。
テストプログラムを実行する。図１に示すメモリデコー
ダ１では、ＩＣが００Ｄ６番地のＯ命令を実行後に、オ
ペレーションコード９Ｃが供給されると、図３（Ｂ）に
示すように、プロセッサ停止指示ビットが“１”にパッ
チされているために、プロセッサ停止指示を発行して、
後続命令の取り出し及び制御を抑止し、プロセッサの動
作を停止する。
【００１０】
【発明の効果】以上説明したように、本発明の情報処理
装置のデバッグ方式は、テストプログラム等で不正動作
が発生した際に、不正動作をしたと思われる命令の後続
命令のオペレーションコード部分を、適当なオペレーシ
ョンコードを選んでトラップ用としておいたオペレーシ
ョンコードに書き換え、トラップ用のオペレーションコ
ードで索引するメモリデコーダの制御情報のプロセッサ
停止指示ビットを有効とするようにパッチした後に、ト
ラップ用に書き換えたテストプログラムを実行し、プロ
セッサを停止せしめるので、必要なハードウェア情報の
採取のための状態保存を可能にするという効果を有して
いる。
装置のデバッグ方式は、テストプログラム等で不正動作
が発生した際に、不正動作をしたと思われる命令の後続
命令のオペレーションコード部分を、適当なオペレーシ
ョンコードを選んでトラップ用としておいたオペレーシ
ョンコードに書き換え、トラップ用のオペレーションコ
ードで索引するメモリデコーダの制御情報のプロセッサ
停止指示ビットを有効とするようにパッチした後に、ト
ラップ用に書き換えたテストプログラムを実行し、プロ
セッサを停止せしめるので、必要なハードウェア情報の
採取のための状態保存を可能にするという効果を有して
いる。
【図面の簡単な説明】
【図１】本発明のハードウェア構成の一実施例を示す図
である。
である。
【図２】本実施例の使用時におけるテストプログラムの
パッチ方法の一例を示す図である。
パッチ方法の一例を示す図である。
【図３】メモリデコーダ１へのパッチの一例を示す図で
ある。
ある。
１ メモリデコーダ
Claims (1)
- 【請求項１】 命令のオペレーションコードによって索
引され、命令の制御情報を保持し、該制御情報を書き換
え可能なメモリデコーダを有し、前記メモリデコーダの
制御情報として後続の命令の取り出し及び制御を抑止
し、以後のプロセッサの動作を停止させるプロセッサ動
作停止指示ビットを有することにより、情報処理装置の
デバッグを行なうことを特徴とする情報処理装置のデバ
ッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105135A JPH06103111A (ja) | 1992-04-24 | 1992-04-24 | 情報処理装置のデバッグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105135A JPH06103111A (ja) | 1992-04-24 | 1992-04-24 | 情報処理装置のデバッグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103111A true JPH06103111A (ja) | 1994-04-15 |
Family
ID=14399313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4105135A Pending JPH06103111A (ja) | 1992-04-24 | 1992-04-24 | 情報処理装置のデバッグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113297083A (zh) * | 2021-05-27 | 2021-08-24 | 山东云海国创云计算装备产业创新中心有限公司 | 一种跨平台ic测试方法、装置、设备及介质 |
-
1992
- 1992-04-24 JP JP4105135A patent/JPH06103111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113297083A (zh) * | 2021-05-27 | 2021-08-24 | 山东云海国创云计算装备产业创新中心有限公司 | 一种跨平台ic测试方法、装置、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6708326B1 (en) | Method, system and program product comprising breakpoint handling mechanism for debugging and/or monitoring a computer instruction sequence | |
| JP7011594B2 (ja) | プログラム・ループ制御 | |
| JP7011595B2 (ja) | 分岐命令 | |
| JP2019509574A (ja) | プログラム・ループ制御 | |
| JP7079241B2 (ja) | 処理回路による命令実行を示すトレースストリームを生成し処理するための装置および方法 | |
| JP4275451B2 (ja) | 不正メモリアクセス検知方法及びそのプログラム | |
| JPH06103111A (ja) | 情報処理装置のデバッグ方式 | |
| JP7444610B2 (ja) | コンテキスト・データ管理 | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JP3012618B1 (ja) | 被検査プログラムのデバグ方法とそのデバグ方式 | |
| JP3079238B2 (ja) | デバッグ装置 | |
| JP3029355B2 (ja) | 命令のシングルステップ実行方式 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS63178343A (ja) | 中断点の設定方式 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPS6029840A (ja) | 実行プログラムの中断方式 | |
| JPH02100720A (ja) | 実行許可付き命令方式 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH0212535A (ja) | 命令実行方式 | |
| JPS58165149A (ja) | 情報処理装置 | |
| JPH04369751A (ja) | メモリ破壊検出方式 | |
| JPH1165886A (ja) | 計算機のプログラムデバック方式 | |
| JPS62282331A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980728 |