JPH01298444A - プログラム実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はプログラム実行制御方式にかかり、詳しくは、
関数型言語で記述されたプログラムを直接実行する演算
処理装置（以下、プロセッサという）において、デパッ
クのためのプロセッサのシンクルステップ（−命令−単
位実行）動作（以下、ステップ動作という）を実行する
ためのプログラム実行制御方式に関する。

（従来の技術） いわゆるストアード・プログラム方式のプロセッサでは
、一般に、実行可能な形式に変換されてプログラムメモ
リに格納されたオブジェクトコードを読み出してデコー
ドするフェッチユニットと、デコードされた信号群によ
って制御される命令レジスタ等の各種レジスタ、演算ユ
ニット等を備えている。

関数型言語で記述されたプログラムを直接解釈、実行す
るプロセッサ（以下、直接実行形のプロセッサという）
においては、前記フェッチユニット等の基本的な機能の
ほかに、読み出されたオブジェクトコードの実行順序を
操作して実行可能な形式に変換する、いわゆる構文解析
機能が必要になる。かかる構文解析機能は、例えばマク
ロ命令制御部やマクロ命令レジスタ、命令スタック等に
より実現され、これら以外にも種々の構成が提案されて
いるが、通常はＦ　Ｉ　ＬＯ（Ｆｉｒｓｔ　Ｉｎ　Ｌａ
５ｔＯｕｔ）スタック等を用いて命令の実行順序を制御
している。

例えば、次の（１）式の演算を、直接実行形のプロセッ
サによって行なう場合について考賂してみる。

Ａ＋（Ｂ−Ｃ）／Ｄ　　・・・・・・（１）これをボー
ランド記法を用いて展開すると、次式％式％ 直接実行形のプロセッサでは、この（２）式が機械語に
展開されて第３図に示す如くプログラムメモリ２１に格
納されているが、これらのオブジェクトコードを順次読
み出すだけでは式の実行順序が決まらないため、構文解
析部による並べ替えが必要になる。

すなわち、第３図の処理■〜［相］の順でプログラムメ
モリ２１から一語ずつを読み出し、これが命令コードで
あれば第４図に示す如く命令用スタック２２にブツシュ
ダウンして格納する。また、オペランド（Ａ−Ｄ）であ
れば演算結実用スタック２３にブツシュダウンして格納
し、処理■〜■のようにオペランドが続けて読み出され
た場合には、命令用スタック２２の先頭にある命令コー
ドをポツプアップして演算を実行し、その結果を、演算
の対象となったオペランドをポツプアップした後の演算
結実用スタック２３に格納する。

更に、１１　）　ＩＩ　（右括弧）コードが読み出され
た場合、このコードは対応する命令の処理の終わりを示
すものであり、その時点で命令用スタック２２から読み
出された命令により、前回実行された命令の結果と次に
読み出されるオペランドとの間で演算を行ない、その結
果を再び演算結実用スタック２３に格納する。例えば、
第３図の処理■において、“）”コードが読み出された
場合には、対応する処理■の命令コード゛ｌ　（ＩＩの
終了であると共に、この時の演算結実用スタック２３の
先頭には第４図に示すように演算結果である（Ｂ−Ｃ）
が格納され、かつ命令用スタック２２の先頭には’ｌ　
（／　ＩＩが格納されているため、これらを対にして次
の処理■において読み出されたオペランド（Ｌ　ｐ　Ｉ
Ｉとの間で（Ｂ−Ｃ）／Ｄの演算が実行され。

この結果が（Ｂ　−Ｃ）をポツプアップした後の演算結
実用スタック２３にブツシュダウンして格納されること
となる。

ここで、直接実行形でないプロセッサにおいては、演算
を実行する場合にレジスタ・メモリを作業場所として用
い、オブジェクトに対して何らかの作用を行なう命令コ
ードの系列によってプログラミングするのが一般的であ
る。

例えば、先の（１）式の値を求める場合、プログラムメ
モリ２１′の内容は第５図に示すような命令系列になる
。これらの命令は、処理■がオペランドＢをアキュムレ
ータにロードし、処理■がアキュムレータの内容（Ｂ）
からオペランドＣを減算してその結果をアキュムレータ
に入れ、処理■がアキュムレータの内容（Ｂ−Ｃ）をオ
ペランドＤにより除算してその結果をアキュムレータに
入れ、処理■がアキュムレータの内容（Ｂ−Ｃ）／Ｄに
オペ　；ランドＡを加算してその結果をアキュムレータ
に入わることを示している。

この場合、デパックのために、プロセッサが一命令を実
行した後にプロセッサの状態を監視するべくその動作を
停止させるステップ動作は、■Ｌｏｒｄ　Ｂ＠Ｓｕｂ　
Ｃ＠Ｄｉｖ　Ｄ　　■Ａｄｄ　Ａの順で行なわれ、その
結果は■Ｂの値■（Ｂ−Ｃ”）の値■（Ｂ−Ｃ）／Ｄの
値■（Ｂ−Ｃ）／Ｄ＋Ａの値となる。そして、上記演算
動作では各命令コードの作用するオペランドの大きさな
いし数が決まっているため、一つの命令を実行した後に
プロセッサの処理が停止した時は、次に実行するべき命
令が格納されたメモリアドレスがプログラムカウンタに
自動的に入るようになっている。

このように、ステップ動作による一命令実行後のプロセ
ッサの状態を知ることはデパックのために不可欠である
ため、処理停止後のプロセッサの状態を収集するために
は特別なメカニズムを必要とするのが普通である。

（発明が解決しようとする課題） これに対して、直接実行形のプロセッサによりステップ
動作を行なう場合、先の（２）式や第３図に示したよう
にパ（＋”　ｆｆｌ　（／　ＩＩ　、　ＩＩ　（−”　
等の各命令コードが作用するオペランドの大きさないし
数（メモリ上で占めるワード数）が−様でなく不定であ
るため、ステップ動作に際して次に実行するべき命令が
決まらないという問題があり、デバッグのためのステッ
プ動作を簡略かつ正確に実行する方式の提供が従来から
要請されていた。

本発明は上記問題点を解決するために提案されたもので
、その目的とするところは、直接実行形のプロセッサに
おいて簡略かつ正確なステップ動作を可能とし、デパッ
クの容易化を図ったプログラム実行制御方式を提供する
ことにある。

（課題を解決するための手段） 上記目的を達成するため１本発明は、関数型言語で記述
されたプログラムを直接実行するプロセッサにおいて、
プログラムのシングルステップ動作に際し、プログラム
を構成する命令の処理の終わりを示す命令コード、例え
ば“）”コードの存在を常時監視し、このコードがプロ
グラムメモリから読み出された場合にプログラムの実行
を停止させると共に、前記ｉｔ　）　ｕコードに代えて
プロセッサの状態を収集する命令を実行させることを特
徴とする。

（作用） 本発明によれば、通常動作モードにおいて、プログラム
中の″）”コードは命令の処理の終わりを示すものとし
て従来と同様に処理される。また、ステップ動作モード
では、プログラムメモリから″）”コードが読み出され
ると、コントローラがプログラムメモリの読み出しや命
令ホールド用レジスタのセット等の動作を停止し、ｌ（
）　Ｉｔコードに代えてプロセッサの状態収集命令を実
行する。

その後、パルス状の継続スタート信号を印加することに
より、上記ステップ動作が抑制されて命令ホールド用レ
ジスタに保持されていた“）”コード本来の処理が実行
され、以後のプログラムメモリ内の命令コードの読み出
し、セット等が行なわれた後、次の“）″コードが読み
出された時点で再び上記状態収集命令を実行する。

（実施例） 以下、図に沿って本発明の一実施例を説明する。

第１図は、本発明が適用される直接実行形のプロセッサ
における構文解析部の要部構成を示したものである。

図において、１は機械語に展開されたプログラムが格納
されるプログラムメモリ、２はプログラムカウンタ、３
はプログラムメモリ１から読み出した命令コードを一時
的に記憶する命令ホールド用レジスタ、４はプログラム
メモリ１からの命令コードを、命令の処理の終わりを示
す′″）″コードと照合するコンパレータ、５は命令ホ
ールド用レジスタ３から出力された命令コードとステッ
プ動作時の１′）”コードとをセレクト信号により切り
換えて出力するセレクタ、６はセレクタ５から出力され
た命令コードを実行命令として一時的に記憶する実行命
令用レジスタ、７はプログラムの通常動作／ステップ動
作を区別させるラン／ステップ信号の反転信号と、上位
プロセッサ等のマスタデバイスによってコントロールさ
れるパルス状の継続スタート信号の反転信号と、コンパ
レータ４においてプログラムメモリーから読み出した命
令コードが″）”コードである場合に出力される一致信
号とを入力とし、停止信号を出力するアンドゲート、８
は前記継続スタート信号及び停止信号を入力とし、プロ
グラムメモリーに対するリード信号、命令ホールド用レ
ジスタ３に対するセット信号、セレクタ５に対するセレ
クト信号、プログラムカウンタ２に対するカウントアツ
プ信号、及び、図示されていない演算部に対する命令実
行信号を出力するコントローラである。

ここで、本実施例では、（２）式の演算をステップ動作
により行なう場合、 （＋　Ａ　（／辷！し旦ユＤ）　　　・・・・・・（２
）′の如＜、　　１．（−Ｂ　　Ｃ）、　Ｉｌ、　（／
　　Ｔの結果Ｄ）、ｍ、（＋ＡＩＩの結果）の順に各命
令を順次実行する。この結果１例えば各オペランドをＡ
＝１゜Ｂ＝６．Ｃ＝２．Ｄ＝２と仮定すると、ステップ
動作による各命令の実行結果は、Ｉ、４．Ｉｌ、２゜■
・３となり、これらの結果は適宜表示されて演算結果の
検証に供されることになる。

次に、上記ステップ動作時における各部の作用を１通常
動作モード時の作用と共に以下に説明する・まず、プロ
グラムメモリ１には、前記同様に（２）式が機械語に展
開されて第２図に示すように格納されている。これらの
オブジェクトコードは。

プログラムカウンタ２によるプログラムアドレスの指定
により順次読み出され、デコード、実行と順次処理され
ていく。

通常動作モードにおいて、例えばステップ■の１１　）
　Ｉ＋コードが読み出された場合にはプロセッサは本来
の動作を行ない、これを命令の処理の終わりとして実行
する。しかるにステップ動作モードでは、例えば継続ス
タート信号が“ＬＯν”レベル、ラン／ステップ信号も
“Ｌ　Ｏｗ　７ルベルにある状態で、プログラムメモリ
１内のオブジェクトコードを順次読み出し、デコード、
実行していく過程において、ステップＩの１１　）　Ｉ
Ｉコードが読み出されるとコンパレータ４がこれを検出
して一致信号を出力する。　。

この一致信号はアンドゲート７の一入力端子に入力され
るが、これによって停止信号がアクティブ（“Ｈｉｇｈ
”レベル）となり、コントローラ８はリード信号、セッ
ト信号等の出力を停止すると共にセレクト信号を出力す
る。これに伴い、セクレタ５はプロセッサの状態収集命
令として”　）　５ｔｅＰ用″コードを本来の１１　）
　ｒｔコードに代えて選択し、実行命令用レジスタ６を
介して実行させる。

これにより、１ステップ分の演算結果である（Ｂ−Ｃ）
が出力され、プロセッサの状態を検証することができる
。すなわち、第２図のステップＩは、第３図における処
理■に対応している。

その後、継続スタート信号を印加することにより、この
信号が“Ｈｉｇｈ”レベルの期間だけアンドゲート７か
らの停止信号はインアクティブとなり、ステップ動作が
抑制されて一時的に通常動作モードに移行する。従って
、プログラムメモリ１の読み出しや命令ホールド用レジ
スタ３のセット等が再開されると共に、既にプログラム
メモリ１から読み出されて命令ホールド用レジスタ３に
保持されていたｒｔ　）　ｕコードはその本来の意味に
復帰し、ａｔ　）　＋を本来の動作、すなわち対応する
ｒｔ　（ｕの命令の処理終了を行なう。つまり、ｕ　）
　ｕコードは通常動作モードとステップ動作モードとで
異なった機能を持ち、特にステップ動作モードでは状態
収集命令として働く。

更に、継続スタート信号が“Ｌｏｗ”レベルに戻ると再
びステップモードに戻り、第２図のステップ■における
次のｌ（）　Ｉ＋コードが読み出されるまでコントロー
ラ８の作用により連続的に命令コードのリードやセット
が行なわれ、１１　）　１１コードが読み出されると、
上記同様の動作を繰り返すことで自動的にステップ動作
が行なわれる。

従って、第２図のステップ■によってＣＢ−Ｃ）／Ｄの
値が出力され、またステップ■によって（Ｂ−Ｃ）／Ｄ
＋Ａの値が出力されることになり。

これら各ステップ■、■は第３図における処理■。

■にそれぞれ対応するものである。

（発明の効果） 以上述べたように本発明によれば、ステップ動作におい
てプログラムメモリ内の命令コードを監視し、特定の命
令コードが読み出された場合にこの命令コードに代えて
プロセッサの状態収集命令を実行させるようにしたので
、プログラムメモリ内の命令コードが作用するオペラン
ドの大きさや数に拘らず、常に自動的かつ簡単にステッ
プ動作を行なわせることができ、デバッグ動作が容易に
なるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例が適用される演算処理装置の
構文解析部の要部構成を示す図、第２図゛はプログラム
メモリの内容を示す図、第３図は一般的な直接実行形の
プロセッサにおけるプログラムメモリの内容を示す図、
第４図は同じく命令用スタック及び演算結実用スタック
の内容を示す図、第５図は従来のストアードプログラム
方式のプロセッサにおけるプログラムメモリの内容を示
す図である。 １・・・プログラムメモリ ２・・・プログラムカウンタ ３・・・命令ホールド用レジスタ ４・・・コンパレータ　　　　　５・・・セレクタ６・
・・実行命令用レジスタ　　７・・・アンドゲート８・
・・コントローラ

Claims (1)

1. 【特許請求の範囲】 関数型言語で記述されたプログラムの構文を解析して前
   記プログラムを直接実行する演算処理装置において、 プログラムのシングルステップ動作に際し、前記プログ
   ラムを構成する命令の処理の終わりを示す命令コードを
   プログラムメモリから読み出した際に、前記プログラム
   の実行を停止させて前記演算処理装置の状態を収集する
   命令を実行させることを特徴とするプログラム実行制御
   方式。